專(zhuān)利名稱(chēng)：微電子裝置及其微機(jī)電共振器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子裝置及其微機(jī)電共振器的制造方法，特別是涉及一種具 有較低生產(chǎn)成本的微電子裝置及其微機(jī)電共振器的制造方法。
背景技術(shù)：
微機(jī)電系統(tǒng)(MicroElectromechanicalSystem，MEMS)技術(shù)的發(fā)展開(kāi)辟了一個(gè)全
新的技術(shù)領(lǐng)域和產(chǎn)業(yè)，其已被廣泛地應(yīng)用于各種具有電子與機(jī)械雙重特性的微電子裝置 中，例如壓力感應(yīng)器、加速器與微型麥克風(fēng)等。在這些微電子裝置的公知制造工藝中，通常是將微機(jī)電共振器與CMOS電路分 別形成在不同的基底上，再將二者封裝在一起而形成微電子裝置。然而，此種作法較為 繁瑣，導(dǎo)致上述微電子裝置的生產(chǎn)成本難以降低。由此可見(jiàn)，上述現(xiàn)有的微電子裝置及其微機(jī)電共振器的制造方法在結(jié)構(gòu)與使用 上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問(wèn)題， 相關(guān)廠(chǎng)商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成， 而一般產(chǎn)品又沒(méi)有適切結(jié)構(gòu)能夠解決上述問(wèn)題，因此，如何改善微機(jī)電共振器的制造方 法，以簡(jiǎn)化微電子裝置的整體制造工藝，從而降低微電子裝置的生產(chǎn)成本，此顯然是相 關(guān)業(yè)者急欲解決的問(wèn)題。因此如何能創(chuàng)設(shè)一種新的微電子裝置及其微機(jī)電共振器的制造 方法，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的微機(jī)電共振器的制造方法存在的缺陷，而提供 一種新的微機(jī)電共振器的制造方法，所要解決的技術(shù)問(wèn)題是使其簡(jiǎn)化微電子裝置的制造 工藝，從而降低微電子裝置的生產(chǎn)成本，非常適于實(shí)用。本發(fā)明的另一目的在于，提供一種新的微電子裝置，所要解決的技術(shù)問(wèn)題是使 其具有較低的生產(chǎn)成本，從而更加適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提 出的微機(jī)電共振器的制造方法，其是先形成具有待懸浮部的層疊主體，其包括硅基底、 多層金屬層以及隔離層，其中絕緣層形成于硅基底上，金屬層形成于絕緣層上。而且， 層疊主體具有至少一第一蝕刻通道，其自金屬層延伸至硅基底內(nèi)。隔離層則填于第一蝕 刻通道內(nèi)。接著，移除部分隔離層，以形成第二蝕刻通道而暴露出硅基底，且隔離層剩 余的部分覆蓋住第一蝕刻通道的側(cè)壁。然后，以覆蓋于第一蝕刻通道側(cè)壁的隔離層為掩 模，通過(guò)第二蝕刻通道等向性蝕刻硅基底，以移除待懸浮部下方的部分硅基底。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微機(jī)電共振器的制造方法，其中形成該第一蝕刻通道的方法為非等向性 蝕刻。前述的微機(jī)電共振器的制造方法，其中移除部分該隔離層的方法為深反應(yīng)離子蝕刻法。 前述的微機(jī)電共振器的制造方法，其中通過(guò)該第二蝕刻通道等向性蝕刻該硅基 底內(nèi)部的方法包括采用氟化氙氣體蝕刻。前述的微機(jī)電共振器的制造方法，其中該層疊主體更包括一絕緣層，形成于該 些金屬層與該硅基底之間。前述的微機(jī)電共振器的制造方法，其中形成該層疊主體的方法包括提供該硅 基底；在該硅基底上形成該絕緣層；移除部分的該絕緣層與部分的該硅基底，以形成至 少一第一開(kāi)口；在該第一開(kāi)口內(nèi)填入一第一氧化層；以及在該絕緣層上依序形成該些金 屬層，且各該些金屬層分別具有填有一第二氧化層的至少一第二開(kāi)口，位于該第一開(kāi)口 上方，其中該第一氧化層與該些第二氧化層構(gòu)成該隔離層，該第一開(kāi)口與該些第二開(kāi)口 構(gòu)成該第一蝕刻通道，且該些第二開(kāi)口至少其中之一小于該第一開(kāi)口，而使該些金屬層 至少其中之一突出于該第一開(kāi)口上方。前述的微機(jī)電共振器的制造方法，其中在形成該第二蝕刻通道的制造工藝中， 是以突出于該第一開(kāi)口上方的該金屬層作為掩模而移除部分該隔離層。前述的微機(jī)電共振器的制造方法，其中該絕緣層的材質(zhì)為非摻雜的多晶硅。前述的微機(jī)電共振器的制造方法，其中該些金屬層包括鋁層及鎢層。前述的微機(jī)電共振器的制造方法，其中該隔離層的材質(zhì)為二氧化硅。前述的微機(jī)電共振器的制造方法，其中該層疊主體的第一蝕刻通道為多個(gè)，分 別位于該待懸浮部的兩側(cè)。本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出 的一種微電子裝置，其包括硅基底、CMOS電路以及微機(jī)電共振器。其中，CMOS電路 形成于硅基底上。硅基底具有蝕空區(qū)，微機(jī)電共振器懸浮于此蝕空區(qū)上方并與CMOS電 路相隔至少一個(gè)第二蝕刻通道。其中，第二蝕刻通道連通硅基底的蝕刻區(qū)。微機(jī)電共振 器包括硅層、多層金屬層及隔離層。其中，這些金屬層配置于硅層上方，隔離層則覆蓋 于硅層與這些金屬層的側(cè)壁上。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的微電子裝置，其中該微機(jī)電共振器更包括一絕緣層，配置于該硅層與該 些金屬層之間。前述的微電子裝置，其中該絕緣層的材質(zhì)為非摻雜的多晶硅。前述的微電子裝置，其中該些金屬層包括多個(gè)第一金屬層與多個(gè)第二金屬層， 且該些第一金屬層與該些第二金屬層彼此交錯(cuò)堆疊于該硅層上方。前述的微電子裝置，其中該些第一金屬層的材質(zhì)為鎢。前述的微電子裝置，其中該些第二金屬層的材質(zhì)為鋁。前述的微電子裝置，其中該隔離層的材質(zhì)為二氧化硅。借由上述技術(shù)方案，本發(fā)明微電子裝置及其微機(jī)電共振器的制造方法至少具有 下列優(yōu)點(diǎn)及有益效果1、本發(fā)明的微機(jī)電共振器的制造方法可與CMOS電路的制造過(guò)程相整合，以在 制造微電子裝置時(shí)，將微機(jī)電共振器與CMOS電路整合制作于同一基底上，藉此簡(jiǎn)化微 電子裝置的制造工藝，進(jìn)而降低微電子裝置的生產(chǎn)成本。
2、本發(fā)明的微機(jī)電共振器包括耐高溫且不易產(chǎn)生材料疲乏的硅層，因此可具有 良好的工作效能。綜上所述，本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠(chéng)為一新 穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手 段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu) 點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖IA至圖IC繪示本發(fā)明的一實(shí)施例中微機(jī)電共振器在制造流程中的剖面示意 圖。圖2A至圖2C繪示本發(fā)明的一實(shí)施例中層疊主體于制造流程中的剖面示意圖。圖3繪示為本發(fā)明的另一實(shí)施例中微電子裝置的部分剖面示意圖。10 微電子裝置 100 微機(jī)電共振器11 層疊主體110 待懸浮部12 硅基底120 蝕空區(qū)121 硅層13 絕緣層14 金屬層140 鎢層141 鋁層142 第一蝕刻通道1422:第一開(kāi)口1424:第二開(kāi)口144 第二蝕刻通道 16 隔離層162 第一氧化層 164 第二氧化層200 CMOS 電路
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明 目的所采取的技術(shù)手段及功效，以下結(jié) 合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的微電子裝置及其微機(jī)電共振器的制造方法的具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。圖IA至圖IC繪示本發(fā)明的一實(shí)施例中微機(jī)電共振器在制造流程中的剖面示意 圖。請(qǐng)參閱圖IA所示，本實(shí)施例的微機(jī)電共振器的制造方法實(shí)施流程是先形成層疊主體 11，其包括硅基底12、多層金屬層14以及隔離層16，并具有待懸浮部110。其中，金屬 層14形成于硅基底12上，且為了避免金屬層14與硅基底12相互短路，本實(shí)施例是在金 屬層14與硅基底12之間形成有絕緣層13，其材質(zhì)例如是非摻雜的多晶硅。層疊主體11 具有第一蝕刻通道142，其是自金屬層14延伸至硅基底12內(nèi)。隔離層16則是填于第一 蝕刻通道142內(nèi)。需要指出的是，本實(shí)施例的金屬層14具有兩個(gè)第一蝕刻通道142，分 別位于待懸浮部110的兩側(cè)，但本發(fā)明并不將第一蝕刻通道142的數(shù)量限定于此。承上述，這些金屬層14可包括交錯(cuò)堆疊的鎢層140及鋁層141，而隔離層16的 材質(zhì)可為二氧化硅。圖2A至圖2C繪示本發(fā)明的一實(shí)施例中層疊主體在制造流程中的剖 面示意圖。請(qǐng)參閱圖2A，在本實(shí)施例中，形成層疊主體11的方法是先提供硅基底12，接著在硅基底12上形成絕緣層13，然后再移除部分的硅基底12與絕緣層13，以形成第 一開(kāi)口 1422，并在第一開(kāi)口 1422內(nèi)填入第一氧化層162。請(qǐng)參閱圖2B至圖2C，在硅基底12上依序形成多層金屬層14，且各金屬層14分 別具有填有第二氧化層164且位于第一開(kāi)口 1422上方的第二開(kāi)口 1424。其中，第一氧化 層162與第二氧化層164構(gòu)成隔離層16，第一開(kāi)口 1422與多個(gè)第二開(kāi)口 1424構(gòu)成第一蝕 刻通道142。詳細(xì)來(lái)說(shuō)，本實(shí)施例在形成第一氧化層162之后，先在基底12上形成具有第二 開(kāi)口 1424的鎢層140，接著再在第二開(kāi)口 1424內(nèi)填充第二氧化層164，如圖2B所示。其 中，第二開(kāi)口 1424位于第一開(kāi)口 1422上方。然后，在鎢層140上形成同樣具有第二開(kāi) 口 1424的鋁層141，再在此第二開(kāi)1424內(nèi)填充另一第二氧化層164，如圖2C所示。如 此重復(fù)上述步驟，即可形成圖IA所示的多層金屬層14及填充于第一蝕刻通道142內(nèi)的隔 離層16。其中，第一開(kāi)1422與第二開(kāi)口 1424的形成方法可為非等向性蝕刻法。 特別的是，由第一開(kāi)口 1422與第二開(kāi)口 1424所構(gòu)成的第一蝕刻通道142，其延 伸至硅基底12內(nèi)的深度可依照所欲制成的微機(jī)電共振器的目標(biāo)性能而定。具體來(lái)說(shuō)，若 所欲制成的微機(jī)電共振器需具有高共振頻率，則可加深第一蝕刻通道142延伸至硅基底 12內(nèi)的深度。請(qǐng)參閱圖IB所示，在形成層疊主體11后，接續(xù)即移除部分隔離層16，以形成 第二蝕刻通道144而暴露出硅基底12，而隔離層16剩余的部分則覆蓋住第一蝕刻通道 142的側(cè)壁。詳細(xì)來(lái)說(shuō)，移除部分隔離層16的方法可為深反應(yīng)離子蝕刻法(Deep Reactive Ion Etching, DRIE)。值得一提的是，為了在第一蝕刻通道142的側(cè)壁上留下部分的隔離層16，在形 成層疊主體11的過(guò)程中，可控制至少一層金屬層14的第二開(kāi)口 1424的尺寸小于第一開(kāi) 口 1422的尺寸，而使至少一層金屬層14突出于第一開(kāi)口 1422上方。如此一來(lái)，在形成 第二蝕刻通道144時(shí)，即可以此突出于第一開(kāi)口 1422上方的金屬層14作為掩模來(lái)移除部 分隔離層16，進(jìn)而在第一蝕刻通道142的側(cè)壁上留下部分隔離層16。請(qǐng)?jiān)俅螀㈤唸DIA及圖2C，本實(shí)施例例如是將鋁層141的第二開(kāi)口 1424的尺寸 D2設(shè)計(jì)為小于硅基底12的第一開(kāi)口 1422的尺寸D1,但本發(fā)明并不限定于此。在其他 實(shí)施例中，也可以是將鎢層140的第二開(kāi)口 1424的尺寸設(shè)計(jì)為小于硅基底12的第一開(kāi)口 1422的尺寸。當(dāng)然，本發(fā)明更可以將鎢層140與鋁層141的第二開(kāi)口 1424的尺寸一并設(shè) 計(jì)為小于第一開(kāi)口 1422的尺寸。另外，本發(fā)明亦不限定用哪一層金屬層14來(lái)作為移除部分隔離層16時(shí)的掩模， 前文僅為本發(fā)明的一實(shí)施例。熟習(xí)此技藝者可自行依據(jù)實(shí)際需求來(lái)做調(diào)整。請(qǐng)參閱圖1C，以覆蓋于第一蝕刻通道142的側(cè)壁的隔離層16為掩模，通過(guò)第二 蝕刻通道144等向性蝕刻硅基底12，以移除待懸浮部110下方的部分硅基底12，而在硅 基底12內(nèi)形成蝕空區(qū)120。此即大致完成至少部分地懸在硅基底12上方的微機(jī)電共振 器100。詳細(xì)來(lái)說(shuō)，通過(guò)第二蝕刻通道144等向性蝕刻硅基底12內(nèi)部的方法可采用氟化 氙(XeF2)氣體蝕刻法。而且，由于在第一蝕刻通道142的側(cè)壁形成有隔離層16作為掩 模，因此與隔離層16相接觸的部分硅基底12可受到保護(hù)而不會(huì)被蝕刻移除，從而在移除 待懸浮部110下方的部分硅基底12時(shí)，可使部分硅基底12保留在微機(jī)電共振器100中。
承上所述，由于硅材料為晶格結(jié)構(gòu)，不但可抗高溫，且不易產(chǎn)生機(jī)械疲乏的問(wèn) 題，因此底部是由硅層所構(gòu)成的微機(jī)電共振器100可其具有較佳的工作性能。其中，微 機(jī)電共振器100例如為射頻共振器(RF Resonator)。由上述可知，本發(fā)明是以CMOS制造工藝來(lái)制作微機(jī)電共振器，因此本發(fā)明的 微機(jī)電共振器可與CMOS電路制作在同一基底上，以節(jié)省后續(xù)的結(jié)合制造工藝步驟。為 使熟習(xí)此技藝者更加了解本發(fā)明，以下將舉實(shí)施例說(shuō)明本發(fā)明的微電子裝置的結(jié)構(gòu)。圖3繪示為本發(fā)明的另一實(shí)施例中微電子裝置的部分剖面示意圖。請(qǐng)參閱圖IA 與圖3所示，微電子裝置10包括微機(jī)電共振器100與CMOS電路200。其中，CMOS電 路200例如是與層疊主體11以相同的制造工藝形成在硅基底12上。微機(jī)電共振器100 懸浮于硅基底12的蝕空區(qū)120上方，且其包括硅層121、多層金屬層14與隔離層16。 其中，金屬層14是由彼此交錯(cuò)堆疊的鎢層140與鋁層141所構(gòu)成，并配置于硅層121上 方。在本實(shí)施例中，微機(jī)電共振器100還包括有絕緣層13，其材質(zhì)例如是非摻雜的多晶 硅，配置于金屬層14與硅層121之間，以避免金屬層14與硅層121之間發(fā)生短路。另 夕卜，隔離層16覆蓋于硅層121的側(cè)壁上。詳細(xì)來(lái)說(shuō)，本實(shí)施例的隔離層16亦覆蓋住鎢 層140與絕緣層13的側(cè)壁，其材質(zhì)例如是二氧化硅。值得一提的是，微機(jī)電共振器100與CMOS電路200是以第二蝕刻通道144相 隔，而硅基底12內(nèi)的蝕空區(qū)120即是通過(guò)第二蝕刻通道144蝕刻而成。換言之，第二蝕 刻通道144是與硅基底12內(nèi)部的蝕空區(qū)120相連通。由此可見(jiàn)，上述微機(jī)電共振器100的制造方法可與CMOS電路200的制造過(guò)程相 整合。換言之，微機(jī)電共振器100與CMOS電路200可共同形成在同一硅基底12上， 以便于在制作CMOS電路200的過(guò)程中同時(shí)進(jìn)行微機(jī)電共振器100的部分制造工藝。如 此一來(lái)，即可藉由簡(jiǎn)化微電子裝置10的制造工藝來(lái)降低其生產(chǎn)成本。綜上所述，在本發(fā)明微機(jī)電共振器的制造方法中，是先在第一蝕刻通道的側(cè)壁 形成隔離層來(lái)保護(hù)硅基底，以使硅基底與隔離層相接觸的部分在形成蝕空區(qū)的蝕刻過(guò)程 中可受到保護(hù)而不會(huì)被移除。如此一來(lái)，在硅基底的蝕刻制造工藝后，所形成的微機(jī)電 共振器仍可在底部保有部分的硅層，而具有較佳的工作性能。此外，本發(fā)明的微機(jī)電共振器的制造方法還可與CMOS電路的制造過(guò)程相整 合，以便于在同一基底上完成包括微機(jī)電共振器與CMOS電路的微電子裝置的制造工 藝，進(jìn)而降低微電子裝置的生產(chǎn)成本。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限 制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專(zhuān)業(yè) 的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許 更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā) 明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技 術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種微機(jī)電共振器的制造方法，其特征在于其包括下列步驟形成一層疊主體，其包括一硅基底、多層金屬層以及至少一隔離層，其中該些金屬 層形成于該硅基底上方，且該層疊主體具有自該些金屬層延伸至該硅基底內(nèi)的至少一第 一蝕刻通道，該隔離層是填于該第一蝕刻通道內(nèi)，該層疊主體具有一待懸浮部；移除部分該隔離層，以形成一第二蝕刻通道而暴露出該硅基底，且該隔離層剩余的 部分至少部分覆蓋住該第一蝕刻通道的側(cè)壁；以及以覆蓋于該第一蝕刻通道的側(cè)壁的該隔離層為掩模，通過(guò)該第二蝕刻通道等向性蝕 刻該硅基底，以移除該待懸浮部下方的部分該硅基底，而在該硅基底內(nèi)形成一蝕空區(qū)。
2.根據(jù)權(quán)利要求1所述的微機(jī)電共振器的制造方法，其特征在于其中形成該第一蝕刻 通道的方法為非等向性蝕刻，且移除部分該隔離層的方法為深反應(yīng)離子蝕刻法。
3.根據(jù)權(quán)利要求1所述的微機(jī)電共振器的制造方法，其特征在于其中通過(guò)該第二蝕刻 通道等向性蝕刻該硅基底內(nèi)部的方法包括采用氟化氙氣體蝕刻。
4.根據(jù)權(quán)利要求1所述的微機(jī)電共振器的制造方法，其特征在于其中形成該層疊主體 的方法包括提供該硅基底；在該硅基底上形成一非摻雜的多晶硅絕緣層；移除部分的該絕緣層與部分的該硅基底，以形成至少一第一開(kāi)口；在該第一開(kāi)口內(nèi)填入一第一氧化層；以及在該絕緣層上依序形成該些金屬層，且各該些金屬層分別具有填有一第二氧化層的 至少一第二開(kāi)口，位于該第一開(kāi)口上方，其中該第一氧化層與該些第二氧化層構(gòu)成該隔 離層，該第一開(kāi)口與該些第二開(kāi)口構(gòu)成該第一蝕刻通道，且該些第二開(kāi)口至少其中之一 小于該第一開(kāi)口，而使該些金屬層至少其中之一突出于該第一開(kāi)口上方。
5.根據(jù)權(quán)利要求4所述的微機(jī)電共振器的制造方法，其特征在于其中在形成該第二蝕 刻通道的制造工藝中，是以突出于該第一開(kāi)口上方的該金屬層作為掩模而移除部分該隔 罔層。
6.根據(jù)權(quán)利要求1所述的微機(jī)電共振器的制造方法，其特征在于其中該些金屬層包括 鋁層及鎢層，且該隔離層的材質(zhì)為二氧化硅。
7.根據(jù)權(quán)利要求1所述的微機(jī)電共振器的制造方法，其特征在于其中該層疊主體的第 一蝕刻通道為多個(gè)，分別位于該待懸浮部的兩側(cè)。
8.—種微電子裝置，其特征在于其包括一硅基底，具有一蝕空區(qū)；一 CMOS電路，形成于該硅基底上；以及一微機(jī)電共振器，至少部分地懸浮于該蝕空區(qū)上方并與該CMOS電路相隔至少一第 二蝕刻通道，其中該第二蝕刻通道連通該蝕空區(qū)，該微機(jī)電共振器包括一硅層；多層金屬層，配置于該硅層上方；以及一隔離層，至少部分地覆蓋于該硅層的側(cè)壁上。
9.根據(jù)權(quán)利要求8所述的微電子裝置，其特征在于其中該微機(jī)電共振器更包括一非摻 雜的多晶硅絕緣層，配置于該硅層與該些金屬層之間。
10.根據(jù)權(quán)利要求8所述的微電子裝置，其特征在于其中該些金屬層包括多個(gè)第一金 屬層與多個(gè)第二金屬層，且該些第一金屬層與該些第二金屬層彼此交錯(cuò)堆疊于該硅層上 方。
11.根據(jù)權(quán)利要求10所述的微電子裝置，其特征在于其中該些第一金屬層的材質(zhì)為 鎢，且該些第二金屬層的材質(zhì)為鋁。
12.根據(jù)權(quán)利要求8所述的微電子裝置，其特征在于其中該隔離層的材質(zhì)為二氧化娃。
全文摘要
本發(fā)明是有關(guān)于一種微電子裝置及其微機(jī)電共振器的制造方法。該微機(jī)電共振器的制造方法，其是先形成具有待懸浮部的層疊主體，其包括硅基底、多層金屬層及隔離層，并具有自金屬層延伸至硅基底內(nèi)的第一蝕刻通道，而隔離層填于第一蝕刻通道內(nèi)。接著移除部分隔離層，以形成第二蝕刻通道，且隔離層剩余的部分覆蓋住第一蝕刻通道的側(cè)壁。然后，以覆蓋于第一蝕刻通道的側(cè)壁的隔離層為掩模，通過(guò)第二蝕刻通道等向性蝕刻硅基底，而形成懸在硅基底上的微機(jī)電共振器。上述微機(jī)電共振器的制造方法可與CMOS電路的制造工藝相整合，因此可簡(jiǎn)化微電子裝置的制造工藝，進(jìn)而降低其生產(chǎn)成本。另，本發(fā)明還提供一種微電子裝置。
文檔編號(hào)B81B7/02GK102009943SQ200910171679
公開(kāi)日2011年4月13日 申請(qǐng)日期2009年9月4日 優(yōu)先權(quán)日2009年9月4日
發(fā)明者徐新惠, 李昇達(dá), 王傳蔚 申請(qǐng)人:原相科技股份有限公司