專利名稱：帶有改進(jìn)的數(shù)字信號(hào)處理器的調(diào)制解調(diào)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于調(diào)制解調(diào)器的數(shù)字信號(hào)處理和控制裝置。更具體地說，本發(fā)明提供了對(duì)在中速調(diào)制解調(diào)器中使用的數(shù)字信號(hào)處理和控制裝置的多種改進(jìn)，它們降低了實(shí)現(xiàn)這種采用數(shù)字信號(hào)處理的調(diào)制解調(diào)器所要求的復(fù)雜性和存儲(chǔ)器大小。
近年來，利用數(shù)字信號(hào)處理裝置來實(shí)現(xiàn)中速和高速調(diào)制解調(diào)器已很普遍。與采用模擬電路的較老技術(shù)相比，數(shù)字信號(hào)處理提供了實(shí)現(xiàn)這種調(diào)制解調(diào)器的不很昂貴的途徑。絕大多數(shù)的中速和高速調(diào)制解調(diào)器是將信息編碼為發(fā)送機(jī)連續(xù)鍵入(波特?cái)?shù))之間的相位變化或相位和幅值的變化。自然，每個(gè)波特時(shí)間編碼的位數(shù)越多，用于發(fā)送的相位/幅值構(gòu)形就變得越復(fù)雜。
隨著編碼構(gòu)形的復(fù)雜性增加，接收調(diào)制解調(diào)器的相位檢測(cè)裝置的可允許誤差降低。此外，在全世界最普遍使用的調(diào)制解調(diào)器數(shù)據(jù)傳輸結(jié)構(gòu)中，以超過1200位/秒的速度發(fā)送的調(diào)制解調(diào)器通常在編碼構(gòu)形中包括多個(gè)同相位但不同幅值的點(diǎn)。因此，在這種調(diào)制解調(diào)器中可允許的幅值失真是有限的。
在實(shí)現(xiàn)這種調(diào)制解調(diào)器時(shí)，數(shù)字信號(hào)處理已經(jīng)是特別有用的，這是因?yàn)樵趥鬏斖ǖ乐袠?gòu)成電路所必須的精密模擬元件，特別是在所感興趣的帶寬范圍內(nèi)使相位失真為最小的濾波器成本相對(duì)較高。
此外，在這種調(diào)制解調(diào)器中采用數(shù)字信號(hào)處理方案克服了伴隨復(fù)雜模擬濾波器而發(fā)生的元件值變化包括作為環(huán)境溫度的函數(shù)的變化和隨時(shí)間而發(fā)生的漂移的嚴(yán)重問題。
在已有技術(shù)中用于中速到高速調(diào)制解調(diào)器的大多數(shù)數(shù)字信號(hào)處理方案都是直接實(shí)現(xiàn)常規(guī)數(shù)字信號(hào)處理理論的結(jié)果。這些對(duì)本領(lǐng)域內(nèi)的熟練人員是公知的，作為一個(gè)總的第一步近似，一個(gè)數(shù)字信號(hào)處理系統(tǒng)中所感興趣的最高頻率值越大，系統(tǒng)即變得越復(fù)雜。總的來說，在這樣一個(gè)系統(tǒng)中使用的濾波器的Q增加并且被處理的信號(hào)的頻率增加時(shí)，數(shù)字濾波器的位長和濾波器工作所要求的處理時(shí)間也增加，這就導(dǎo)致了采用數(shù)字信號(hào)處理的中速和高速調(diào)制解調(diào)器實(shí)現(xiàn)起來相當(dāng)復(fù)雜。
最近，已經(jīng)可以買到為進(jìn)行數(shù)字信號(hào)而專門設(shè)計(jì)的微處理器，如得州儀器公司(TexasInstrumentsCorporation)最近制造的TMS32010。這種處理器所具有的結(jié)構(gòu)和指令集特別適用于這些工作，包括在相對(duì)較短時(shí)間內(nèi)執(zhí)行相對(duì)較大數(shù)目的多重運(yùn)算的能力。當(dāng)然，在實(shí)現(xiàn)一個(gè)采用數(shù)字信號(hào)處理的調(diào)制解調(diào)器時(shí)，所有必要的數(shù)字信號(hào)處理都必須是實(shí)時(shí)進(jìn)行。此外，如果設(shè)計(jì)者對(duì)采用專門用于數(shù)字信號(hào)處理的微處理器(如TMS3210)僅是簡單地實(shí)現(xiàn)了常規(guī)的公開內(nèi)容和通常用于為一個(gè)智能化調(diào)制解調(diào)器提供智能的控制方案，則在一個(gè)智能化調(diào)制解調(diào)器(例如美國專利第4，431，867號(hào)中所示的類型)的條件下實(shí)現(xiàn)這樣一個(gè)方案將導(dǎo)致系統(tǒng)要求一個(gè)大的存儲(chǔ)器并且某些系統(tǒng)資源不能充分利用。這樣，在采用數(shù)字信號(hào)處理的中速到高速調(diào)制解調(diào)器的領(lǐng)域內(nèi)需要提供一個(gè)系統(tǒng)，它能進(jìn)行可用資源的最大利用，特別是它不必使存儲(chǔ)器結(jié)構(gòu)加倍即可滿足數(shù)字信號(hào)處理裝置和實(shí)現(xiàn)一個(gè)智能化調(diào)制解調(diào)器的正常智能化功能的存儲(chǔ)器雙方的存儲(chǔ)需要。
另外，還有一個(gè)需要是要有效地并且不很復(fù)雜地實(shí)現(xiàn)所需的數(shù)字信號(hào)處理功能，這些功能借助于以下的事實(shí)，即在一個(gè)采用這種調(diào)制解調(diào)器的系統(tǒng)最終傳輸?shù)男畔⒅兴信d趣的僅是離散的相位/幅值點(diǎn)。此外，還需要有盡可能是最簡單的電路布局，它可完成所要求的工作并利用了一個(gè)專用數(shù)字信號(hào)處理器DSP(如TMS32010)的能力。
考慮到一個(gè)外裝DSP微處理器的相對(duì)能力和用于實(shí)現(xiàn)調(diào)制解調(diào)器的其它智能化功能的一個(gè)常規(guī)微處理器的可用處理能力，還需要最大限度地利用常規(guī)微處理器來構(gòu)成這樣一個(gè)調(diào)制解調(diào)器，并使連接該系統(tǒng)的這些部件所必須電路的復(fù)雜性減為最小。因此，希望能設(shè)計(jì)一個(gè)調(diào)制解調(diào)器的結(jié)構(gòu)，它可將這些附加電路中的大多數(shù)收集到一個(gè)單一的專用集成電路(如一個(gè)門陣列)之中。
在此公開的本發(fā)明優(yōu)選實(shí)施方案被設(shè)計(jì)為可實(shí)現(xiàn)CCITT的標(biāo)準(zhǔn)V.22/V.22bis，如本領(lǐng)域內(nèi)的熟練人員所知，V.22/V.22bis調(diào)制解調(diào)器的2400位/秒的模式是600波特(band)，每波特4位，用于發(fā)送和應(yīng)答模式的載波分別是1200和2400Hz。已有技術(shù)中用于這種調(diào)制解調(diào)器的發(fā)送脈沖成形數(shù)字濾波器的設(shè)計(jì)要求實(shí)現(xiàn)一個(gè)發(fā)送濾波器，它具有一列給定長度的寄存器以處理2400Hz的載波。然而，由于在為這樣一個(gè)調(diào)制解調(diào)器發(fā)送信號(hào)時(shí)，靠近一個(gè)波特時(shí)間中部的信號(hào)特征是唯一的真正關(guān)鍵性結(jié)果，本發(fā)明的發(fā)明人發(fā)現(xiàn)有可能在濾波器的抽頭上動(dòng)態(tài)地改變系數(shù)以便在較小的裝置上實(shí)現(xiàn)同一傳輸功能。
此外，在這種調(diào)制解調(diào)器中采用的相位/幅值結(jié)構(gòu)只采用沿著從相平面原點(diǎn)畫出的幅射向量上的兩個(gè)離散幅值。因此，已經(jīng)發(fā)現(xiàn)僅需要采用兩位來代表這樣一個(gè)信號(hào)的幅值，提供出兩個(gè)正幅值和兩個(gè)負(fù)幅值。
此外，用于這種調(diào)制解調(diào)器的常規(guī)數(shù)字信號(hào)處理方案已經(jīng)采用了兩個(gè)或一個(gè)相對(duì)較復(fù)雜的多頻數(shù)字信號(hào)發(fā)生器來傳遞發(fā)送和應(yīng)答方式所要求的兩個(gè)載波。人們希望能提供一個(gè)系統(tǒng)，其中只提供單一的載波頻率，它是利用一個(gè)恒定的采樣頻率以允許僅改變發(fā)送濾波器的特性從而在用于發(fā)送和應(yīng)答方式的載波之間進(jìn)行選擇。
還有，正如本領(lǐng)域內(nèi)行人所知，這種類型的調(diào)制解調(diào)器經(jīng)常采用μ律(mu-lam)編碼譯碼器作為模-數(shù)和數(shù)-模轉(zhuǎn)換器。μ律編碼譯碼器采用非線性幅值變換函數(shù)以提供幅值壓縮。因此，在傳輸時(shí)，必須將線性的相位一幅值調(diào)制數(shù)字信號(hào)最終轉(zhuǎn)換為μ律數(shù)字信號(hào)。已有技術(shù)中將線性信號(hào)轉(zhuǎn)換為μ律信號(hào)的方案易于變得很復(fù)雜并要求相當(dāng)?shù)奶幚砥鲿r(shí)間和存儲(chǔ)器容量。因此，需要有一個(gè)更簡單的線性→μ律的變換方法，它可用于一個(gè)調(diào)制解調(diào)器的場合。
常規(guī)的采用數(shù)字信號(hào)處理電路的調(diào)制解調(diào)器已采用了常規(guī)的數(shù)字鎖相技術(shù)，該技術(shù)易于緩慢地收斂。此外，在一個(gè)V.22/V.22bis調(diào)制解調(diào)器中希望有一個(gè)用于波特時(shí)鐘復(fù)原的快速鎖相。最近，已經(jīng)很普遍的在調(diào)制解調(diào)器中采用自動(dòng)增益控制以使數(shù)字信號(hào)處理裝置可適當(dāng)?shù)貦z測(cè)相對(duì)較弱的輸入信號(hào)。已有技術(shù)的調(diào)制解調(diào)器采用了常規(guī)的自動(dòng)增益電路，其中用于確定輸入信號(hào)放大倍數(shù)的誤差信號(hào)是與一個(gè)預(yù)定的希望幅值和輸入信號(hào)幅值之間的差值成正比。由于一個(gè)600波特調(diào)制解調(diào)器中信息傳輸?shù)南鄬?duì)速度較高，自動(dòng)增益控制電路(AGC)必須具有相對(duì)較快的增高和復(fù)原時(shí)間，以便跟蹤通過電話網(wǎng)絡(luò)輸入的變幅信號(hào)。采用快速增高的AGC電路一定意味著這種電路易于成為次阻尼以便獲得快速增高時(shí)間特性。于是，這就導(dǎo)致在常規(guī)調(diào)制解調(diào)器10中AGC電路的一個(gè)常見問題，這就是輸入信號(hào)幅值突然下降所引起的誤差串。本發(fā)明的發(fā)明人已經(jīng)發(fā)現(xiàn)，通常這種誤差串并不是象人們所預(yù)期的那樣由于不能檢測(cè)低電平信號(hào)而引起，而是引自以下事實(shí)，即AGC電路將最終需要的放大因數(shù)過調(diào)，導(dǎo)致檢測(cè)器在低阻尼的AGC電路穩(wěn)定到一個(gè)最終值之前不能將輸出數(shù)據(jù)檢測(cè)出來并解碼。
因此，在采用DSP的調(diào)制解調(diào)器領(lǐng)域內(nèi)還需要提供一個(gè)改進(jìn)的AGC電路，它將實(shí)現(xiàn)必須的快速增高以將輸入信號(hào)保持在一個(gè)可接受的電平上，它對(duì)應(yīng)于輸入信號(hào)幅值的一個(gè)相對(duì)較突然的下降不會(huì)產(chǎn)生過調(diào)。
本發(fā)明提供了一種具有改進(jìn)的數(shù)字信號(hào)處理能力的調(diào)制解調(diào)器。概括地說，本發(fā)明的特征在于一種調(diào)制解調(diào)器，其中采用了一個(gè)與數(shù)據(jù)終端進(jìn)行連接并控制該調(diào)制解調(diào)器總體運(yùn)行的第一微處理器，專用于處理輸入和輸出信號(hào)的第二微處理器，以及作為兩個(gè)微處理器以及一個(gè)編碼譯碼器之間的接口并且還執(zhí)行其它邏輯功能的邏輯門陣列。
更具體地說本發(fā)明的特征還在于一種采用邏輯門陣列作為兩個(gè)執(zhí)行不同功能的微處理器之間的接口方法，該邏輯門陣列存儲(chǔ)應(yīng)從一個(gè)微處理器傳遞到另一個(gè)處理器的數(shù)據(jù)，為兩個(gè)微處理器提供標(biāo)志以表明數(shù)據(jù)可供使用，并將標(biāo)志復(fù)原以表明數(shù)據(jù)已讀出。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，它通過用一個(gè)參考信號(hào)將兩個(gè)載波頻率中的第一載波進(jìn)行數(shù)字濾波以產(chǎn)生兩個(gè)標(biāo)準(zhǔn)PSK/QAM載波頻率中的第二載波，然后濾掉不需要的載波頻率。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，它利用一個(gè)零交點(diǎn)檢測(cè)器來啟動(dòng)復(fù)原的波特時(shí)鐘以迅速鎖定在輸入信號(hào)上。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，應(yīng)利用一個(gè)自相關(guān)頻移鍵控(FSK)接收機(jī)來可靠地控制2400位/秒的交接收信號(hào)。
本發(fā)明的特征在于一種調(diào)制解調(diào)器，它采用一個(gè)簡單的線性μ律轉(zhuǎn)換技術(shù)來補(bǔ)償一個(gè)編碼譯碼器的μ律響應(yīng)。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，它帶有具有非線性響應(yīng)曲線的自動(dòng)增益控制(AGC)。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，它利用具有寬度可調(diào)鎖定窗口的鎖相環(huán)(PLL)，以使環(huán)路返回信號(hào)基本無波動(dòng)。
本發(fā)明的特征還在于一種調(diào)制解調(diào)器，它利用具有可選擇地改變的抽頭系數(shù)的有限脈沖響應(yīng)(FIR)濾波器來執(zhí)行發(fā)送機(jī)脈沖整形。
在附圖中

圖1是本發(fā)明的優(yōu)選實(shí)施方案的框圖。
圖2是2400位/秒的交換信號(hào)檢測(cè)器的框圖。
圖3是線性→μ律變換的流程圖。
圖4是發(fā)送機(jī)數(shù)據(jù)載波發(fā)生器的框圖。
圖5是自動(dòng)增益控制電路(AGC)的框圖。
圖6是波特定時(shí)復(fù)原電路的框圖。
圖7是發(fā)送機(jī)鎖相環(huán)路的示意圖。
圖8是發(fā)送機(jī)脈沖整形濾波器和調(diào)制器的框圖。
圖9示出16位IQ存儲(chǔ)寄存器。
圖10示出指令數(shù)據(jù)字結(jié)構(gòu)。
參看附圖，其中，相同的數(shù)字代表同一部分。圖1是本發(fā)明優(yōu)選實(shí)施方案的方框圖。處理器12是象Zilog，Inc.，Campbell，California.制造的Z8681之類的一個(gè)微處理器。Z8681微處理器的操作說明書已由制造廠家出版。外部設(shè)備連接器10通過總線11與處理器12相連。外部設(shè)備連接器10一般與數(shù)字計(jì)算機(jī)之類的數(shù)據(jù)終端(未示出)相連?？偩€11一般傳輸象發(fā)送時(shí)鐘、接收時(shí)鐘、要傳送的數(shù)據(jù)、要接收的數(shù)據(jù)、數(shù)據(jù)終端準(zhǔn)備之類的信號(hào)。處理器12標(biāo)為D0至D7的輸入/輸出口通過一條8位數(shù)據(jù)總線13與存儲(chǔ)器14、邏輯門陣列15相連，并與命令和地址譯碼、邏輯和鎖存部分21相連。
包含象處理器12這樣的處理器的調(diào)制解調(diào)器與連接到連接器10的外部設(shè)備相連。該調(diào)制解調(diào)器的制作、編程和操作在申請(qǐng)?zhí)枮?92，520(1985年10月25日遞交，題為“改進(jìn)型調(diào)制解調(diào)器控制器”)和申請(qǐng)?zhí)枮?98，822(1985年11月18日遞交，題為“改進(jìn)型同步/非同步調(diào)制解調(diào)器”)的美國專利申請(qǐng)中都作了詳細(xì)的說明。該兩項(xiàng)專利申請(qǐng)都轉(zhuǎn)讓給本發(fā)明受讓人，并在此列出作為參考文獻(xiàn)。
存儲(chǔ)器14包含一個(gè)只讀存儲(chǔ)器(ROM)和一個(gè)非冒失隨機(jī)存取存儲(chǔ)器(NOVRAM)。存儲(chǔ)器14包含處理器12的操作指令、用戶所選的構(gòu)成參數(shù)、電話號(hào)碼以及暫存數(shù)據(jù)。
處理器12的標(biāo)號(hào)為A8至A15的輸出口通過8位數(shù)據(jù)總線16與命令和地址譯碼、邏輯和鎖存部分21相連。處理器12的地址選通輸出(AS)通過連接器17連到譯碼、邏輯和鎖存部分21的地址選通輸入端。處理器12的讀/負(fù)寫的輸出端通過連接器20連到譯碼，邏輯和鎖存部分21。譯碼、邏輯和鎖存部分21的輸出端通過總線22連到存儲(chǔ)器14的地址輸入端和門陣列15的輸入端(ADDR1)。
總線11的導(dǎo)線23連到復(fù)位電路24的輸入端。復(fù)位電路24的輸出端通過導(dǎo)線25連到處理器12的復(fù)位端。復(fù)位電路24不僅響應(yīng)導(dǎo)線23中的硬件復(fù)位信號(hào)，而且也響應(yīng)電源(未示出)電壓。復(fù)位電路24響應(yīng)于導(dǎo)線23中的復(fù)位信號(hào)或響應(yīng)于電源中過大的電壓波動(dòng)而將處理器12復(fù)位。
時(shí)鐘26在導(dǎo)線27上給處理器12和門陣列15提供一個(gè)11、52MHz的時(shí)鐘信號(hào)。門陣列15的輸入/輸出數(shù)據(jù)通過8位數(shù)據(jù)總線31連到處理器34的輸入/輸出端D0到D7。在本優(yōu)選實(shí)施方案中，處理器34是一臺(tái)得州儀器公司制造的TMS32010數(shù)字信號(hào)處理器。處理器34的操作說明已由制造廠家出版。
處理器34的A0至A2輸出端通過3位數(shù)據(jù)總線32連到門陣列15的地址2(ADDR2)的輸入端。在門陣列15和處理器34之間，通過總線33交換控制信號(hào)(讀、寫、中斷)。處理器12的復(fù)位輸出端通過導(dǎo)線35連到處理器34的復(fù)位輸入端。時(shí)鐘26通過導(dǎo)線30給處理器34提供一個(gè)20MHz的時(shí)鐘。處理器34通過總線36連到ROM37。ROM37含有處理器34的操作指令。通過總線36對(duì)ROM37尋址和讀的方法是本領(lǐng)域的熟練人員所公知的。
門陣列15通過5位數(shù)據(jù)總線40與編碼-譯碼器(codec)41相連。總線40將編碼譯碼器時(shí)鐘、數(shù)字發(fā)送數(shù)據(jù)信號(hào)自門陣列15傳送到編碼譯碼器41，將發(fā)送數(shù)據(jù)選通脈沖自門陣列15傳送到編碼譯碼器41，將接收數(shù)據(jù)選通脈沖自門陣列15傳送到編碼譯碼器41，并將數(shù)字接收數(shù)據(jù)信號(hào)自編碼譯碼器41傳送到門陣列15。
編碼譯碼器41包括一個(gè)μ律模擬一數(shù)字(A/D)和數(shù)字一模擬(D/A)轉(zhuǎn)換器，和對(duì)輸入和輸出信號(hào)都起作用的抗混疊濾波器。由于噪音的量級(jí)與信號(hào)的電平成比例，并且由于可用較少位來獲得所希望的分辨力小(例如是8位而不是12位)所以，編碼譯碼器被廣泛地應(yīng)用于遠(yuǎn)程通訊領(lǐng)域。
編碼譯碼器41的模擬輸出端通過導(dǎo)線42連到發(fā)送器濾波器43的輸入端和多路調(diào)制器45的輸入端。發(fā)送器濾波器43的輸出端通過導(dǎo)線44連到多路調(diào)制器45的第二個(gè)輸入端。當(dāng)編碼譯碼器41產(chǎn)生應(yīng)答音調(diào)時(shí)，(FSK載波頻率或PSK數(shù)據(jù)信號(hào))編碼譯碼器41的輸出通過發(fā)送濾波器43。當(dāng)編碼譯碼器41產(chǎn)生雙頻音調(diào)或多頻撥號(hào)信號(hào)時(shí)、編碼譯碼器41的輸出繞過發(fā)送器濾波器43經(jīng)過多路調(diào)制器45傳送到加法器47。多路調(diào)制器45的輸出端通過導(dǎo)線46連到加法器47的一個(gè)輸入端。加法器47的輸出端通過導(dǎo)線50與平滑濾波器51的輸入端相連。平滑濾波器51的輸出端通過導(dǎo)線52與雙工器53的輸入端相連，雙工器53的輸入/輸出端通過導(dǎo)線54與電話接口55的輸入/輸出端相連。電話接口55與電話線56連接。
門陣列15通過導(dǎo)線71為保護(hù)音調(diào)濾波器72的輸入端提供一保護(hù)音調(diào)輸出。保護(hù)音調(diào)濾波器72的輸出端通過導(dǎo)線73與加法器47的其它輸入端相連。
發(fā)送濾波器43、多路調(diào)制器45、加法器47，平滑濾波器51，雙工器53及電話接口55的制造和使用方法是本領(lǐng)域內(nèi)熟練夯員所公知的。
雙工器53將接收數(shù)據(jù)輸出端通過導(dǎo)線57與接收濾波器60的輸入端相連。接收濾波器60帶有一個(gè)通過導(dǎo)線61連到多路調(diào)制器63的一個(gè)輸入端的標(biāo)志輸出端，和一個(gè)通過導(dǎo)線62連到多路調(diào)制器63的另一輸入端的數(shù)據(jù)帶輸出端。多路調(diào)制器63的輸出端通過導(dǎo)線64連到編碼譯碼器41的模擬接收數(shù)據(jù)輸入端。接收濾波器60和多路調(diào)制器63的制造及使用方法，是本領(lǐng)域內(nèi)熟練人員所公知的。
電話線56也被連到環(huán)路檢測(cè)器74的輸入端。環(huán)路檢測(cè)器74的輸出端通過導(dǎo)線75連到處理器34的環(huán)路檢測(cè)輸入端。本領(lǐng)域內(nèi)的熟練人員對(duì)環(huán)路檢測(cè)器74的制造方法是很熟悉的。
現(xiàn)在考慮圖1示出的本優(yōu)選實(shí)施方案的整體運(yùn)行情況。在復(fù)位時(shí)，處理器12開始從存儲(chǔ)器14中讀操作指令，處理器34開始從存儲(chǔ)器37中讀操作指令。在對(duì)處理器12和34的復(fù)位初始化完成之后，處理器12開始經(jīng)過門陣列15向處理器34發(fā)送構(gòu)造操作指令(例如，每秒鐘發(fā)送的位數(shù))。門陣列15產(chǎn)生一個(gè)標(biāo)志告知處理器34它可以獲得數(shù)據(jù)。處理器34從門陣列15中讀出數(shù)據(jù)并將該數(shù)據(jù)輸入它的內(nèi)存儲(chǔ)器中選定的寄存器中。因此，經(jīng)門陣列15，處理器12通過對(duì)處理器34的RAM中的命令寄存器的輸入來控制處理器34的運(yùn)行。
處理器12通過讀門陣列15的標(biāo)志周期地查詢門陣列15，以確定是否可以從處理器34獲得數(shù)據(jù)或處理器34是否已準(zhǔn)備好接收更多的數(shù)據(jù)。門陣列15以每秒7200個(gè)中斷的速率向處理器34發(fā)送中斷。響應(yīng)于這些中斷信號(hào)，處理器34讀門陣列15的某些標(biāo)志位，以確定處理34是否要發(fā)送或接收數(shù)據(jù)。
現(xiàn)在假定在連接器10上有要發(fā)送的數(shù)據(jù)。處理器12將讀出這些數(shù)據(jù)，如果合適的話將變更與數(shù)據(jù)一起接收的數(shù)據(jù)發(fā)送格式字符的格式，并將變更格式后的數(shù)據(jù)發(fā)送給門陣列15。門陣列15將生成一個(gè)標(biāo)志，通知處理器34能夠接收數(shù)據(jù)。
門陣列15還周期地給處理器34產(chǎn)生中斷信號(hào)，使處理器34讀這些標(biāo)志。響應(yīng)于該中斷，處理器34將讀出該標(biāo)志以確定可以得到數(shù)據(jù)并命令門陣列15向它發(fā)送數(shù)據(jù)。當(dāng)門陣列15向處理器34發(fā)送數(shù)據(jù)之時(shí)，它將標(biāo)志撤銷，這就告知處理器34在門陣列15中沒有新數(shù)據(jù)，并且也告知處理器12處理器34已經(jīng)讀完前面發(fā)送的數(shù)據(jù)。
在編碼譯碼器41的μ律特性得到補(bǔ)償之后，處理器34對(duì)門陣列15接收到的數(shù)據(jù)進(jìn)行編碼，產(chǎn)生具有與門陣列15接收的數(shù)據(jù)相對(duì)應(yīng)的相位和幅值信息的數(shù)字信號(hào)。然后處理器34向門陣列15發(fā)送該數(shù)字信息。門陣列15隨后經(jīng)過總線40向編碼譯碼器41發(fā)送該信息。編碼譯碼器41產(chǎn)生一個(gè)模擬信號(hào)，該信號(hào)經(jīng)過發(fā)送器濾波器43、多路調(diào)制器45、加法器47、平滑濾波器51、雙工器53，電話接口55放置在導(dǎo)線56上以備發(fā)送。
在電話線56上的模擬接收數(shù)據(jù)經(jīng)過電話接口55、雙工器53、接收器濾波器60和多路調(diào)制器63提供給編碼譯碼器41。編碼譯碼器41產(chǎn)生一個(gè)與所接收的模擬數(shù)據(jù)信號(hào)的相位和幅值相對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)信號(hào)。門陣列15從編碼譯碼器41中讀出該數(shù)據(jù)，然后將該數(shù)據(jù)發(fā)送給處理器34。處理器34對(duì)編碼譯碼器41的u律特性進(jìn)行補(bǔ)償，并對(duì)所接收的數(shù)據(jù)進(jìn)行解調(diào)和譯碼，然后將譯碼后的接收數(shù)據(jù)提供給門陣列15。門陣列15隨后將譯碼后的接收數(shù)據(jù)發(fā)送給處理器12。然后，如果合適的話，處理器12變更輸入的譯碼接收信號(hào)的非同步/同步數(shù)據(jù)傳送字符的格式，并隨后將所接收到的串行數(shù)據(jù)提供給連接器10。
門陣列15還經(jīng)過導(dǎo)線18和19向處理器12分別提供接收數(shù)據(jù)時(shí)鐘(RXCLK)和發(fā)送數(shù)據(jù)時(shí)鐘(TXCLK)。在某些運(yùn)行模式下，也可能要求處理12向連接到連接器10上的外部設(shè)備(未示出)提供以下的時(shí)鐘。處理器12還利用這些時(shí)鐘來確定何時(shí)對(duì)門陣列15發(fā)送數(shù)據(jù)或從門陣列15接收數(shù)據(jù)。
現(xiàn)在參看圖2，它是2400位/秒(bPS)的交換信號(hào)檢測(cè)器的方框圖。2400bPS的交換信號(hào)包括未編碼的“0011”位所組成的重復(fù)系列。圖2的2400bps的交換信號(hào)檢測(cè)器，在處理器34中是以數(shù)字方式實(shí)現(xiàn)的。所接收到的數(shù)據(jù)經(jīng)過信號(hào)通道100提供給自相關(guān)器101。自相關(guān)器101由乘法器102和延遲電路104組成。信號(hào)通道100連到乘法器102的一個(gè)輸入端。乘法器102的輸出端通過信號(hào)通道103連到延遲電路104的輸入端。延遲電路104的輸出端通過信號(hào)通道105連到乘法器102的另一輸入端。應(yīng)理解這種用自相關(guān)方法對(duì)頻移鍵控(FSK)信號(hào)進(jìn)行檢測(cè)和譯碼是最常用的方法。然而在本優(yōu)選實(shí)施方案中，自相關(guān)器101被用來檢測(cè)相移鍵控(PSK)信號(hào)中的數(shù)據(jù)。因此，對(duì)于交換信號(hào)檢測(cè)，處理器34被用作一個(gè)FSK接收器。
自相關(guān)器101的乘法器102的輸出端通過信號(hào)通道103連到低通濾波器106的輸入端。低通濾波器的輸出端通過信號(hào)通道107連到多路轉(zhuǎn)換器110的輸入端。多路轉(zhuǎn)換器110的一個(gè)輸出端通過信號(hào)通道111連到“01序列檢測(cè)器”114的輸入端。檢測(cè)器114的輸出端通過信號(hào)通道115連到雙輸入“或”門122的一個(gè)輸入端。多路轉(zhuǎn)換器110的另一輸出端通過信號(hào)通道112連到第二011序列檢測(cè)器116的輸入端。檢測(cè)器116的輸出端通過信號(hào)通道121連到“或”門122的另一輸入端。在信號(hào)通道123上的門122的輸出是2400bps的交換序列檢測(cè)信號(hào)。一個(gè)1200HZ的時(shí)鐘信號(hào)通過信號(hào)通道113提供給多路調(diào)制器110的轉(zhuǎn)換輸入端、檢測(cè)器116的采樣輸入端和反相器117的輸入端。反相器117的輸出端通過信號(hào)通道120連到檢測(cè)器114的采樣輸入端。
通過在檢測(cè)器114和檢測(cè)器116之間的信號(hào)通道107上對(duì)數(shù)據(jù)進(jìn)行多路復(fù)用，并對(duì)檢測(cè)114和116的輸出進(jìn)行“或”運(yùn)算，就可得到一個(gè)可靠的2400bps的交換信號(hào)檢測(cè)輸出。由于低通濾波器110的輸出以1200HZ的速率在檢測(cè)器114和116之間作交替切換，因此檢測(cè)器114、116均僅接收重復(fù)的“0011”交換信號(hào)系列的一半。因此，一個(gè)檢測(cè)器將只接收該系列中的第一個(gè)0位和第一個(gè)1位;另一個(gè)檢測(cè)器將接收第二個(gè)0位和第二個(gè)1位。因此，檢測(cè)器114和116將分別只需等待重復(fù)的01系列，而不是重復(fù)的0011系列。
因此，象使得檢測(cè)器114開始檢測(cè)，然后再不檢測(cè)該01序列這樣的錯(cuò)誤情況，對(duì)檢測(cè)器116的輸出端不會(huì)有相同的作用。因此，一旦01序列被檢測(cè)出，盡管檢測(cè)器114和116之一暫時(shí)顯示未能進(jìn)行01序列檢測(cè)，另一檢測(cè)仍然將繼續(xù)顯示出01序列的存在，并且信號(hào)通道123上的“或”門122的輸出端仍將繼續(xù)顯示出2400bps的交換信號(hào)的存在。
一種FSK接收器在美國專利4，431，867號(hào)中給出。
現(xiàn)在參看圖3，它是所采用的將調(diào)制信號(hào)從線性信號(hào)轉(zhuǎn)變成非線性(μ律)信號(hào)的方法的流程圖。該轉(zhuǎn)換對(duì)補(bǔ)償編碼譯碼器41的μ律特性是必需的。線性信號(hào)Y可以用等式Y(jié)＝2E(2M+34)-33來表示，這里Y長14位并包括符號(hào)位，E和M分別是μ律信號(hào)的指數(shù)和尾數(shù)，S是μ律信號(hào)的符號(hào)位。指數(shù)E長3位，尾數(shù)M長4位。步驟141是讀出Y值。其次，確定符號(hào)位S。在判斷步142，如果Y大于或等于0，則進(jìn)到步驟144，將符號(hào)位設(shè)置為0。然而，如果Y小于0，則于步驟143將Y轉(zhuǎn)變?yōu)檎?，并設(shè)定S＝1，它表示Y的原始數(shù)值是負(fù)的。步驟143和144都要進(jìn)行步驟145，于此確定p＝Y(jié)+33的值，并將指數(shù)E設(shè)定為0。判斷步驟146確定p值是否小于或等于64。如果不是，則在步驟147將p被2除，并將指數(shù)加1隨后返回到步驟146。當(dāng)p小于或等于64時(shí)，則于步驟150設(shè)定M等于(p-34)/2，并于步驟151將S、E、M的值寫給門陣列15。因此，Y的長14位的值被轉(zhuǎn)變?yōu)橐粋€(gè)8位字，包括一位符號(hào)位，3位指數(shù)和4位尾位。該碼對(duì)編碼譯碼器的特性作了補(bǔ)償。
由于輯碼譯碼器41是一發(fā)送和接收數(shù)據(jù)的μ律設(shè)備，所以一定要把自編碼譯碼器41接收到的8位字轉(zhuǎn)換成14位字。處理器34通過等式Y(jié)＝2E(2M+33)-33完成了這一功能。8位S、E、M字轉(zhuǎn)換成14位的Y字的方法是本領(lǐng)域內(nèi)熟練人員很熟悉的。由于編碼譯碼器41的特性，發(fā)送和接收時(shí)要利用不同的等式。
現(xiàn)在參看圖4，它是關(guān)于發(fā)送數(shù)據(jù)載波發(fā)生器的方框圖。在處理器34中實(shí)現(xiàn)了圖4的發(fā)送數(shù)據(jù)載波發(fā)生器的部件161和164。部件161包括相位編碼器、幅值調(diào)制器和脈沖成形濾波器。除了乘法器161b之外，部件161可采用內(nèi)行人所熟悉的方法或在此描述的方法制造。為方便起見，在此之后，把部件161稱為調(diào)制器161。通過信號(hào)通道160，一個(gè)1200HZ的信號(hào)提供給調(diào)制器161的一個(gè)輸入端。在信號(hào)通道162上，將輸入數(shù)據(jù)提供給調(diào)制器161的另一輸入端。因此，調(diào)制器161在信號(hào)通道163上的輸出是一個(gè)1200HZ的載波，它由導(dǎo)線162上的輸入數(shù)據(jù)進(jìn)行相位和幅值調(diào)制。調(diào)制器161的輸出端通過信號(hào)通道163連到取樣器164的輸入端。通過信號(hào)通道165將一個(gè)3600HZ的信號(hào)提供給取樣器164的取樣輸入端。所以，對(duì)導(dǎo)線163上的信號(hào)的取樣速率是3600HZ。取樣器164的輸出端經(jīng)過信號(hào)通道166連到發(fā)送器濾波器43的輸入端。
本領(lǐng)域內(nèi)的熟練人員應(yīng)理解，經(jīng)過對(duì)信號(hào)通道163上的相位和幅值調(diào)制的1200HZ的信號(hào)進(jìn)行取樣，取樣器164在信號(hào)通道166上的輸出將包含原來的1200HZ的調(diào)制信號(hào)，3600HZ的取樣頻率和2400(3600-1200)HZ的相位和幅值調(diào)制信號(hào)。當(dāng)然，在信號(hào)通道166中還存在著其它一些頻率成分。以3600HZ的速率對(duì)1200HZ的調(diào)制信號(hào)進(jìn)行采樣的效果等同于1200HZ的調(diào)制信號(hào)與3600HZ的參考信號(hào)的混合或差頻產(chǎn)生一個(gè)差信號(hào)。經(jīng)過信號(hào)通道170，將一個(gè)帶選擇輸入提供給發(fā)送濾波器143的帶選擇輸入端。該帶選擇信號(hào)控制著發(fā)送濾波器43作為1200HZ的帶通濾波器，或作為2400HZ的帶通濾波器而工作。發(fā)送濾波器43在傳輸線44上的輸出是適當(dāng)選擇的要發(fā)送的數(shù)據(jù)信號(hào)。應(yīng)理解信號(hào)通道166包括門陣列15和編碼譯碼器41。
本領(lǐng)域內(nèi)的熟練人員應(yīng)理解，例如，如果生成一個(gè)正弦波需要6個(gè)數(shù)字?jǐn)?shù)據(jù)點(diǎn)，那么為了生成一個(gè)1200HZ的信號(hào)，每秒鐘就必須要生成7200個(gè)數(shù)字?jǐn)?shù)據(jù)點(diǎn)。對(duì)于2400HZ的信號(hào)，每秒鐘就要發(fā)出14，400個(gè)數(shù)字?jǐn)?shù)據(jù)點(diǎn)。因此。由于要生成一個(gè)1200HZ的信號(hào)并以3600HZ的速率對(duì)該信號(hào)進(jìn)行采樣，為了生成該2400HZ的信號(hào)處理器34所進(jìn)行的操作必定要比單獨(dú)生成2400HZ的信號(hào)時(shí)要少。
本領(lǐng)域內(nèi)的熟練人員應(yīng)理解按上述產(chǎn)生2400HZ信號(hào)的方法，將得到一個(gè)2400HZ的反相信號(hào)并不能被正確地接收和調(diào)制制。因此，調(diào)制器161也包括乘法器161b。應(yīng)理解，為了對(duì)相位進(jìn)行編碼，一般將I(同相)信號(hào)和Q(正交)信號(hào)組合在一起以產(chǎn)生具有所需相位的輸出信號(hào)。在本優(yōu)選實(shí)施方案中，信號(hào)通道161a上的Q信號(hào)在它與I信號(hào)組合之前穿過乘法器161b。
在信號(hào)通道170上的帶選擇信號(hào)連到乘法器161b的一個(gè)輸入端。如果需要1200HZ的載波工作，帶選擇信號(hào)是+1，它使得Q信號(hào)通過乘法器161b到達(dá)信號(hào)通道161C時(shí)不會(huì)有所改變。然而，如果需要2400HZ的載波工作，則帶選擇信號(hào)是-1，它使得Q信號(hào)在通過乘法器161后有180＜度的相移。該180度的相移校正了由采樣器164所引起的相位誤差。因此，在調(diào)制器161上附加乘法器161b的結(jié)果，使得在1200HZ和2400HZ的兩種工作狀態(tài)下，在導(dǎo)線44上都能產(chǎn)生一個(gè)正確的相位信號(hào)。
參看圖5，它是一個(gè)自動(dòng)增益控制(AGC)電路的方框圖。AGC電路也是由處理器34實(shí)現(xiàn)的。將信號(hào)通道190上接收的數(shù)據(jù)輸入信號(hào)提供給第一乘法器191的一個(gè)輸入端。乘法器191在信號(hào)通道192上的輸出是經(jīng)過增益調(diào)節(jié)的接收數(shù)據(jù)信號(hào)。乘法器191在信號(hào)通道192上的輸出被連到“X絕對(duì)值”裝置193的一個(gè)輸入端。通過信號(hào)通道194，裝置193的輸出端連到加法器195的負(fù)輸入端。通過信號(hào)通道196將參考電壓信號(hào)連到加法器195的正輸入端。通過信號(hào)通道197將加法器195的輸出端連到放大器198的輸入端。放大器198的增益應(yīng)該小，以便于實(shí)現(xiàn)無噪AGC輸出。在本優(yōu)選實(shí)施方案中，放大器198的增益為0.0025。
通過信號(hào)通道199將放大器198的輸出端連到加法器200的一個(gè)輸入端。加法器200的輸出端通過信號(hào)通道201連到采樣裝置202和閾值檢測(cè)器204的輸入端。采樣器202的輸出端通過信號(hào)通道203連到加法器200的另一輸入端?？蓪⒉蓸悠?02表征為具有BZ-1的性質(zhì)。采樣器202提供一個(gè)“漏失”信號(hào)，使得它的輸出一般不為零。因此，所選的B是稍小于1，例如為0.998。應(yīng)理解到加法器200和采樣器202構(gòu)成一個(gè)積分器。
閾值檢測(cè)器204的閾值設(shè)定值是可變的。經(jīng)過信號(hào)通道209向閾值檢測(cè)器204提供閾值設(shè)定值。閾值檢測(cè)器204具有當(dāng)輸入信號(hào)小于所設(shè)閾值時(shí)的零輸出，而當(dāng)輸入超過所設(shè)閾值時(shí)遞增輸出的特性。最初要將閾值設(shè)定得非常小，以使AGC電路能迅速地響應(yīng)。然后再采用大的閾值，使得AGC電路有一穩(wěn)定的輸出并被小對(duì)噪音的響應(yīng)。閾值檢測(cè)器204的輸出端通過信號(hào)通道205連到放大器206的輸入端。放大器206的增益通常要比放大器198的增益大。在本優(yōu)選實(shí)施方案中，放大器206的增益是0.625。放大器206的輸出端經(jīng)信號(hào)通道207連到乘法器208的一個(gè)輸入端。乘法器208的輸出經(jīng)信號(hào)通道210連到加法器211的一個(gè)輸入端。加法器211的輸出端通過導(dǎo)線212連到AGC增益校正器215和采樣器213的輸入端。采樣器213具有等式Z-1的特性。AGC增益校正器215在圖5中是用一個(gè)二極管表示的。在實(shí)際中，它是由軟件實(shí)現(xiàn)的。如果信號(hào)通道212上的信號(hào)是正值。則AGC增益校正器215的輸出也是同樣的正值。如果信號(hào)通道212上的信號(hào)是負(fù)值，那么AGC增益校正器215的輸出是零。這就防止了由于信號(hào)通道212上的偶然的負(fù)值所引起的AGC電路選擇不恰當(dāng)增益的之現(xiàn)象出現(xiàn)。AGC增益校正器215的輸出端通過信號(hào)通道連到乘法器191的另一輸入端。乘法器191在信號(hào)通道192上的輸出是接收的數(shù)據(jù)的增益修正的輸入信號(hào)。
采樣器213在信號(hào)通道214上的輸出端被連到加法器211的另一輸入端和乘法208的另一輸入端。應(yīng)理解到乘法器208、加法器211和采樣器213構(gòu)成了一個(gè)積分器。還應(yīng)理解，在信號(hào)通道212上的加法器211的輸出可以用下式表示YN＝Y(jié)N-1+EYN-1＝Y(jié)N-1(1+E)這里，E是導(dǎo)線207上的誤差信號(hào)，Y是導(dǎo)線212上的信號(hào)。因此，如果YN-1和E兩個(gè)值都小，則修正因子YN就會(huì)較小。然而如果YN-1和E兩個(gè)值都大，則修正值YN也就大。這就使得AGC電路產(chǎn)生非線性響應(yīng)，以使輸入信號(hào)小時(shí)增益變化也小，當(dāng)輸入信號(hào)大時(shí)增益變化成比例地變大。這就允許AGC電路對(duì)于大信號(hào)能夠快速地改變AGC增益，由此迅速達(dá)到所需輸出信號(hào)的電平，同時(shí)也允許當(dāng)輸入信號(hào)較小時(shí)，小步值的改變AGC的增益，這樣使噪音不會(huì)引起AGC增益的不適當(dāng)?shù)臄[動(dòng)。
應(yīng)該認(rèn)識(shí)到，正交調(diào)幅(QAM)型PSK信號(hào)有兩個(gè)電平。在常用的AGC電路中一個(gè)經(jīng)常遇到的問題是如果數(shù)據(jù)使輸入信號(hào)在兩個(gè)QAM電平之一上保持一個(gè)延長周期，則此種常用的AGC電路的增益會(huì)發(fā)生變化。這樣，當(dāng)其它QAM電平再出現(xiàn)時(shí)，其AGC增益對(duì)所述的其它電平將是不正確的。在本發(fā)明中，門限檢波器204的窗口是大到足以容納兩個(gè)QAM電平。因此，只需所接收的信號(hào)是在窗內(nèi)，AGC增益就是正確的。因此，當(dāng)輸入信號(hào)在第一電平QAM上保持一個(gè)延長周期時(shí)，只要第一個(gè)QAM電平保持在窗內(nèi)，AGC增益就將無變化。于是，當(dāng)?shù)诙€(gè)QAM電平再出現(xiàn)時(shí)。AGC的增益仍然為接收輸入信號(hào)恰好接收所需的增益。
圖6為波特定時(shí)恢復(fù)電路的方框圖。這種電路是需要的，以便使量化和其它處理具有最佳的數(shù)據(jù)抽樣點(diǎn)。輸入信號(hào)由導(dǎo)線64送至編碼譯碼器41接收機(jī)部分的模擬接收數(shù)據(jù)輸入(ARXD)。編碼譯碼器接收機(jī)41以每秒7200次標(biāo)準(zhǔn)取樣速率對(duì)輸入信號(hào)進(jìn)行取樣。所示的電路調(diào)節(jié)取樣點(diǎn)的定時(shí)，直至某個(gè)抽樣點(diǎn)與濾波后的600赫茲波特時(shí)鐘的正向過零點(diǎn)相重合為止。通過改變?nèi)铀俾实挠?jì)數(shù)器預(yù)置對(duì)每波特進(jìn)行這種調(diào)節(jié)。計(jì)數(shù)器236為門陣列15的一部分。處理器34由平方電路231，帶通濾波器232，正向過零檢測(cè)器233，及導(dǎo)前/滯后計(jì)算器234實(shí)現(xiàn)。
在輸入信號(hào)取樣后，通過信號(hào)路徑230，編碼譯碼接收機(jī)41向處理器34提供所接收的取樣信號(hào)的數(shù)字信號(hào)。信號(hào)路徑230包括總線40，門陣列15，及圖1的總線31。因?yàn)樵趯?dǎo)線64上的輸入信號(hào)在600赫茲處有一頻譜零點(diǎn)，所以數(shù)字取樣被平方電路231平方。平方后的信號(hào)然后經(jīng)一個(gè)600赫茲的帶通濾波器232后濾掉除600赫茲波特時(shí)鐘以外的頻率成份。該經(jīng)過帶通濾波器的帶通信號(hào)然后被送至正向過零檢測(cè)器233，只要當(dāng)該帶通信號(hào)以正向穿過零點(diǎn)，該檢測(cè)器233即給出一過零輸出信號(hào)。帶通信號(hào)也送至計(jì)算器234的BPS輸入端。
時(shí)鐘信號(hào)通過導(dǎo)線27送至門電路陣列15的計(jì)數(shù)器236。計(jì)數(shù)器236為一個(gè)可預(yù)置的計(jì)數(shù)器。計(jì)數(shù)器236的Q輸出有-7200赫茲的標(biāo)稱頻率。Q輸出是接收數(shù)據(jù)選通信號(hào)(RYSTB)，它被通過總線40的一條導(dǎo)線送至編碼譯碼接收機(jī)41。計(jì)數(shù)器236的Q輸出也通過信號(hào)通道235a送至導(dǎo)前/滯后計(jì)算器234的取樣(SAM)輸入端。信號(hào)通道235a表示數(shù)據(jù)通過數(shù)據(jù)2總線31由門電路陣列15傳送至處理器34。計(jì)算器以兩種方式工作;起動(dòng)方式，隨之的維持方式。在起動(dòng)方式中，計(jì)算器234判斷那個(gè)取樣是最靠近由檢測(cè)器233所提供的過零信號(hào)并判斷這個(gè)取樣點(diǎn)是否導(dǎo)前或滯后于交零點(diǎn)。
一旦檢測(cè)出最靠近交零點(diǎn)的取樣點(diǎn)，計(jì)算器234即進(jìn)入維持方式，并在每一取樣點(diǎn)出現(xiàn)時(shí)刻令模12計(jì)數(shù)器步進(jìn)。計(jì)數(shù)器234然后監(jiān)視帶濾波器232的輸出并判別該輸出的符號(hào)。因?yàn)槿宇l率為7200赫茲，而波特時(shí)鐘頻率為7200/12＝600赫茲。因此，每當(dāng)模12計(jì)數(shù)器達(dá)到其初始值時(shí)，計(jì)算器234通過檢查帶通濾波器232的輸出信號(hào)的符號(hào)，判斷取樣點(diǎn)是否導(dǎo)前或滯后過零點(diǎn)，并且調(diào)整計(jì)數(shù)器236的預(yù)置輸入，以使取樣點(diǎn)精確地出現(xiàn)在過零點(diǎn)處。
如果當(dāng)模12計(jì)數(shù)器到達(dá)其初始值時(shí)，濾波器232的輸出為負(fù)值，那么取樣點(diǎn)在過零點(diǎn)前就已出現(xiàn)。因而計(jì)算器234調(diào)整計(jì)數(shù)器236的預(yù)置輸入，使輸入信號(hào)在以稍低的速率被取樣。相反地，如果濾波器232的輸出是正的，那么取樣點(diǎn)在過零點(diǎn)之后已出現(xiàn)。計(jì)算器234從而調(diào)整計(jì)數(shù)器236的預(yù)置輸入，使得輸入信號(hào)以稍高的速率被取樣。其結(jié)果是，計(jì)算器234使預(yù)定的取樣點(diǎn)精確地出現(xiàn)在過零點(diǎn)，而這種取樣點(diǎn)正是量化處理及其它處理的最佳點(diǎn)。
計(jì)算器234通過信號(hào)路徑235b向計(jì)數(shù)器236提供預(yù)置輸入。信號(hào)路徑235表示通過數(shù)據(jù)2的總線31由處理器34向門電路陣列15傳送數(shù)據(jù)。
參看圖7，圖7為發(fā)射機(jī)鎖相環(huán)的示意圖。當(dāng)想要把發(fā)射機(jī)的比特速率時(shí)鐘鎖定到另一比特速率時(shí)鐘時(shí)，例如鎖定到一個(gè)輸入比特速率時(shí)鐘時(shí)，就要使用這種電路。在V.22/V.22雙同步方式A中，比特速率時(shí)鐘被鎖相在由數(shù)據(jù)終端設(shè)備所產(chǎn)生的輸入比特速率時(shí)鐘上。在V.22/V.22雙同步方式C中，比特速率時(shí)鐘被鎖定至由接收機(jī)鎖相環(huán)產(chǎn)生的接收數(shù)據(jù)時(shí)鐘上。
在最佳實(shí)施例中，圖7的電路是由門電路陣列15來實(shí)現(xiàn)的。發(fā)射機(jī)鎖相環(huán)通過對(duì)發(fā)射機(jī)時(shí)鐘輸入(TXCLKIN)取樣和對(duì)發(fā)射機(jī)產(chǎn)生的發(fā)射機(jī)時(shí)鐘(TXCLKOUT)的前沿的前后部份取樣進(jìn)行工作。在最佳實(shí)施例中，如果TXCLKOUT滯后TXCLKIN217毫微秒以上，或者導(dǎo)前651毫微秒以上，則TXCLKOUT的相位以344毫秒秒的增量中的比特速率被調(diào)節(jié)，直至兩個(gè)信號(hào)都在217毫微秒內(nèi)(如果滯后)或都在651毫秒內(nèi)(如果導(dǎo)前)。此時(shí)，相位檢波器檢測(cè)零誤差(誤差在窗內(nèi))，并且此時(shí)不對(duì)鎖相環(huán)進(jìn)行調(diào)整，直至信號(hào)漂移到相位超出規(guī)定的窗口以外時(shí)調(diào)節(jié)鎖相環(huán)。
通過導(dǎo)線27將一個(gè)時(shí)鐘信號(hào)送至計(jì)數(shù)器251的時(shí)鐘輸入端和邏輯電路264的時(shí)鐘輸入(CLKIN)的輸入端。計(jì)算器251為一可預(yù)置的計(jì)數(shù)器。在導(dǎo)線252上的計(jì)數(shù)器251的Q輸出為TXCLKOUT信號(hào)，它被連接到或門254的一個(gè)輸入端和邏輯電路264的TXCLOUT輸入端。基準(zhǔn)信號(hào)TXCLKIN通過導(dǎo)線253送至異或門254的另一輸入端。異或門254的輸出由導(dǎo)線255連至雙穩(wěn)觸發(fā)器256和266的數(shù)據(jù)輸入端。雙穩(wěn)256的Q輸出由導(dǎo)線257連接到邏輯電路264的取樣A(SA)輸入端，雙穩(wěn)觸發(fā)器266的Q輸出由導(dǎo)線267送至邏輯電路264的取樣B(SB)輸入端。邏輯電路264的復(fù)位信號(hào)通過導(dǎo)線274送至雙穩(wěn)觸發(fā)器256和266的復(fù)位輸入端。邏輯電路264在其讀得SA和SB信號(hào)后將雙穩(wěn)觸發(fā)器256和266復(fù)位。這樣做是必要的，因?yàn)樵趯?dǎo)線260和270上的邏輯0分別關(guān)閉3與門261和271，并阻止再進(jìn)一步取樣。
邏輯電路264的時(shí)鐘A(CLKA)的輸出由導(dǎo)線263連接到一個(gè)二輸入與門261的一個(gè)輸入端。與門261的輸出由導(dǎo)線262連接到雙穩(wěn)觸發(fā)器256的時(shí)鐘輸入端。雙穩(wěn)觸發(fā)器256的負(fù)Q輸出由導(dǎo)線260送至與門261的另一輸入端。由導(dǎo)線273將邏輯電路264的時(shí)鐘B(CLKB)的輸出送至與門271的一個(gè)輸入端。與門271的輸出由導(dǎo)線272送至雙穩(wěn)觸發(fā)器266的時(shí)鐘輸入端。雙穩(wěn)觸發(fā)器266的負(fù)Q輸出被導(dǎo)線270送至與門271的另一輸入端。異或門254對(duì)TXCLKIN和TXCLKOUT信號(hào)進(jìn)行比較。如果這兩個(gè)信號(hào)精確同相，則門254的輸出為邏輯零。而若兩信號(hào)相位不同，則在兩個(gè)信號(hào)狀態(tài)相同時(shí)門254的輸出為邏輯零，而當(dāng)兩個(gè)信號(hào)狀態(tài)不同時(shí)，門254的輸出為邏輯一。雙穩(wěn)觸發(fā)器256正好在TXCLKOUT信號(hào)的前沿之前對(duì)門254的輸出進(jìn)行取樣。雙穩(wěn)觸發(fā)器266則正好在TXCLKOUT信號(hào)的前沿之后對(duì)門254的輸出進(jìn)行取樣。
邏輯電路264分別向雙穩(wěn)觸發(fā)器256和266提供CLKA時(shí)鐘和CLKB時(shí)鐘。邏輯電路264也在每個(gè)取樣點(diǎn)之前將雙穩(wěn)觸發(fā)器256和266復(fù)位。時(shí)鐘CLKA使門電路254的輸出正好在TXCLKOUT信號(hào)的前沿之前被取樣。時(shí)鐘CLKB使門254的輸出正好在TXCLKOUT的前沿之后被取樣。
因此，根據(jù)信號(hào)SA和SB的狀態(tài)，邏輯電路264判斷是否加速或減慢TXCLKOUT信號(hào)。這是通過調(diào)節(jié)計(jì)數(shù)器251的預(yù)置輸入完成的。表1表明了SA和SB信號(hào)的意義。例如，如果信號(hào)SA和SB均為邏輯零，則TXCLKIN和TXCLKOUT信號(hào)被鎖相(誤差是在窗內(nèi))。
通過提供一個(gè)窗口(在該窗內(nèi)，兩個(gè)信號(hào)被認(rèn)為是鎖定的)，使用兩個(gè)取樣時(shí)鐘CLKA及CLKB(它們?cè)跁r(shí)間上稍微不同)，也減少了相位的不穩(wěn)定性。在最佳實(shí)施例中，此窗口為868毫微秒。應(yīng)該知道，此866毫微秒的數(shù)字并非是一定要遵循的，也可以采用一個(gè)較小的或較大的窗口周期以分別獲得較小或較大的相位鎖定度。此外，在最佳實(shí)施例中，用了一個(gè)相似的鎖相環(huán)去實(shí)現(xiàn)接收機(jī)的鎖相環(huán)。
表Ⅰ發(fā)射機(jī)相位狀況SASB意義00鎖定01TXCLKOUT導(dǎo)前10TXCLKOUT滯后11誤差180度現(xiàn)在參看圖8示出的發(fā)射機(jī)脈沖整形濾波器和調(diào)制器的方框圖。在最佳實(shí)施例中，發(fā)射機(jī)的脈沖整形器和濾波器是在處理器34中實(shí)現(xiàn)的。輸入信號(hào)XKMOD6代表來自相位編碼器(未示出)的輸入相位編碼數(shù)據(jù)。應(yīng)該了解到，在V.22/V.22雙通訊方式中需有微分相位編碼器。在每秒2400比特的PSK/QAM方式中，每波特發(fā)送4比特。此四比特的頭兩比特被編碼為相對(duì)于由前面的信號(hào)元素所占用的象限的相位變化，后兩位被作為幅值信號(hào)編碼。在最佳實(shí)施例中，相位編碼是根據(jù)鎖定表進(jìn)行的。首先假定相位象限1，此后，相位編碼則相應(yīng)于相位二比特在該相位象限上進(jìn)行變化。表中包含要使用的新象限，它給定前面的象限和相位二比特。
在到達(dá)調(diào)制器以前，相位編碼數(shù)據(jù)先通過23抽頭的有限脈沖響應(yīng)(FIR)濾波器進(jìn)行脈沖整形。該濾波器為一有75%的滾降的平方根上升余弦濾波器。在最佳實(shí)施例中，使用了3600赫茲的取樣頻率，因此在濾波器中為每個(gè)波特只提供四個(gè)符號(hào)。編碼的信號(hào)元素對(duì)(同相和正交)被貯存在16位IQ寄存器中以便形成四個(gè)符號(hào)。圖9是16使IQ寄存器和貯存在寄存器中的I和Q值的示意圖。每個(gè)I值和每個(gè)Q值作為2位進(jìn)行貯存，而一個(gè)I-Q對(duì)包括一個(gè)符號(hào)。一個(gè)新的編碼信號(hào)元素(I-Q對(duì))在每一個(gè)波特時(shí)到達(dá)(等效于6次取樣)，而示于圖9中的16位寄存器被相應(yīng)移位。
在每次取樣時(shí)，I、Q數(shù)據(jù)對(duì)由一四系數(shù)組相乘。以表Ⅱ所示的方式，系數(shù)在每次取樣時(shí)被更新。隨著一個(gè)新編碼信號(hào)元素對(duì)的到來，再對(duì)下六個(gè)取樣重復(fù)上述過程。表Ⅱ說明了相對(duì)于取樣點(diǎn)的系數(shù)是如何移動(dòng)的。表Ⅲ給出了用于最佳實(shí)施例中的系數(shù)值。
表Ⅱ相對(duì)于各次的系數(shù)取樣次數(shù)CACBCCCD1C0C6C12C182C1C7C13C193C2C8C14C204C3C9C15C215C4C10C16C226C5C11C17C23
表Ⅲ系數(shù)值系數(shù)值C00C1，C23+0.00333C2，C22+0.00512C3，C21+0.00147C4，C20-0.00760C5，C19-0.01723C6，C18-0.01876C7，C17-0.00343C8，C16+0.03268C9，C15+0.08515C10，C14+0.14130C11，C13+0.18458C12+0.20082再回到圖8，相位編碼數(shù)據(jù)XKMOD6通過信號(hào)路徑300送至一波特延遲電路301的數(shù)據(jù)輸入端和一個(gè)乘法器310的一個(gè)輸入端。延遲電路301的輸出通過信號(hào)路徑302送至一波特延遲電路303的一個(gè)輸入端和乘法器313的一個(gè)輸入端。延遲電路303的輸出經(jīng)過信號(hào)路徑304被送至第三個(gè)一波特延遲電路305和另一乘法器316的一個(gè)輸入端。延遲305的輸出通過信號(hào)路徑306送至第四個(gè)乘法器321的一個(gè)輸入端系數(shù)值C通過信號(hào)路徑307送至乘法器310的另一輸入端。乘法器310的輸出通過信號(hào)路徑311被送至加法器323的一個(gè)輸入端。系數(shù)C通過信號(hào)路徑312被送至乘法器313的另一輸入端。乘法器313的輸出通過信號(hào)路徑313送至加法器323的第二個(gè)輸入端。系數(shù)C通過信號(hào)路徑310送至316的第二個(gè)輸入端，乘法器316的輸出通過信號(hào)路徑317被送至加法器323的第三個(gè)輸入端。通過信號(hào)路徑320將系數(shù)C送至乘法器321的其它一個(gè)輸入端。乘法器321的輸出通過信號(hào)路徑322被送至加法器323的第四個(gè)輸入端。在信號(hào)路徑324上的加法器323的輸出代表調(diào)相和調(diào)幅的輸出信號(hào)Y。
因?yàn)樵谌魏稳狱c(diǎn)上只使用四個(gè)系數(shù)值C，C，C，及C，所以只需要四個(gè)貯存單元用來貯存用于任何取樣點(diǎn)的系數(shù)值。也即，一個(gè)16位字包含有四個(gè)符號(hào)所需的相位信息。這樣便節(jié)省了存貯空間及處理器34的操作時(shí)間。在硬件實(shí)現(xiàn)方面，這樣也大大節(jié)省了門的數(shù)目，并減少了電路的尺寸。
現(xiàn)在再說圖1。下面將對(duì)在處理器12和處理器34之間進(jìn)行信息交換的協(xié)議作一介紹。如前面講述的那樣，在處理器12和處理器34之間傳送的所有信息都通過門陣列15。在處理器12與處理器34之間的大多數(shù)數(shù)據(jù)交換需要被通過兩個(gè)字。第一個(gè)數(shù)據(jù)字總是從處理器12到處理器34，這個(gè)字是一個(gè)指令。處理器34包含一個(gè)內(nèi)部隨機(jī)存取存儲(chǔ)器(RAM)。該RAM的零頁被分成8個(gè)子頁，每子頁含16個(gè)單元。每個(gè)RAM單元包含16位。處理器34利用子頁指針判斷正在尋址的是那子頁。該子頁指針也包含在RAM中。處理器34在其RAM中也包含第一頁，但第一頁在最佳實(shí)施例中當(dāng)前并未被使用。
現(xiàn)在參看表示第一數(shù)據(jù)字的圖10。如果讀/求反的寫位為一邏輯零，則位5至8確定處理器34的RAM中的一個(gè)要寫入到處理器34中的當(dāng)前子頁內(nèi)的地址。按照這一命令，一個(gè)貯存在處理器34中的字總是由處理器12送出。如果讀/求非寫位為一邏輯1，則位5至8限定了一個(gè)從處理器34中的當(dāng)前頁內(nèi)被讀出的地址。按照該命令，處理器34將由其RAM中讀取數(shù)據(jù)，并將內(nèi)容送至處理器12。
如果軟件程序復(fù)位位(SPR)為一邏輯1，則處理器34對(duì)內(nèi)部軟件復(fù)位而與該字中的其它位于無關(guān)。
如果指針位(PR)是一邏輯1，則位5至8為子頁指針的新值、字中的其它位則不予考慮。如果PR位為一邏輯零，處理器34將不改變子頁指針。如果H/求反L位為邏輯1，則讀或?qū)懨钸m與處理器34中尋址的16位字的高八位有關(guān)。如果H/求反L位為邏輯0，則讀或?qū)懨钆c在處理器34中的尋址字的低八位有關(guān)。
因此，高處理器12有數(shù)據(jù)送至處理器34時(shí)，處理器12將送一第一字，該字告訴處理器34數(shù)據(jù)要貯存在處理器34的RAR中的的什么地方。然后，處理器12將向處理器34送出第二字，該第二字為要貯存在那個(gè)RAM單元中的數(shù)據(jù)。同樣，如果處理器12要想從處理器34中讀取數(shù)據(jù)，則處理器12將向處理器34發(fā)送一個(gè)第一字，該字規(guī)定了處理器12需要的數(shù)據(jù)的單元。處理器34然后將由該RAM單元讀出數(shù)據(jù)，并通過門陣列15將該數(shù)據(jù)送至處理器12。
由上所述，我們可以知道，本發(fā)明介紹了一種調(diào)制解調(diào)器，該調(diào)制解調(diào)器使用了改進(jìn)的數(shù)字信號(hào)處理技術(shù)和其它的技術(shù)，從而節(jié)省了速度、處理時(shí)間和貯存設(shè)備。我們也可以認(rèn)識(shí)到，諸如編碼，譯碼，頻率綜合技術(shù)，電源構(gòu)建，電話線接口等標(biāo)準(zhǔn)的公知技術(shù)，均可在許多出版物和有關(guān)專利中獲知，此處就無須一一加以介紹了。
另外，從上面詳細(xì)的介紹中，我們可以認(rèn)識(shí)到，本最佳實(shí)施例的許多修改和變化對(duì)熟悉本領(lǐng)域的人是顯而易見的，因此，本發(fā)明只受以下權(quán)利要求的限制。
權(quán)利要求
1.一種使數(shù)據(jù)取樣時(shí)鐘與數(shù)據(jù)信號(hào)中的波特時(shí)鐘同步的方法，所述數(shù)據(jù)取樣時(shí)鐘頻率為N乘以所述波特時(shí)鐘的頻率，其特征在于(a)以所述采樣時(shí)鐘的頻率對(duì)數(shù)據(jù)信號(hào)取樣，以提供一個(gè)取樣數(shù)據(jù)信號(hào)；(b)對(duì)所述取樣數(shù)據(jù)信號(hào)進(jìn)行平方以提供一個(gè)平方數(shù)據(jù)信號(hào)；(c)對(duì)所述平方數(shù)據(jù)信號(hào)濾波，以提供一個(gè)恢復(fù)波特時(shí)鐘；(d)在每個(gè)第N次出現(xiàn)所述取樣信號(hào)時(shí)，確定所述恢復(fù)波特時(shí)鐘的符號(hào)；(e)如果所述符號(hào)具有預(yù)定極性，增加所述取樣時(shí)鐘頻率，如果所述符號(hào)具有相反極性，減小所述取樣時(shí)鐘頻率。
2.如權(quán)利要求1的方法，其中И等于12。
3.如權(quán)利要求1的方法，其中所述波特時(shí)鐘信號(hào)的頻率為600H2且И等于12。
4.如權(quán)利要求1的方法，其中所述預(yù)定極性為正極性。
5.如權(quán)利要求1的方法，其中所述濾波是中心頻率等于所述波特時(shí)鐘的所述頻率的帶通濾波。
6.如權(quán)利要求5的方法，其中所述波特時(shí)鐘的頻率為600H2。
7.一種使數(shù)據(jù)取樣時(shí)鐘與數(shù)據(jù)信號(hào)中的波特時(shí)鐘同步的方法，所述數(shù)據(jù)取樣時(shí)鐘頻率為И乘以所述波特時(shí)鐘頻率，其特征在于(a)一個(gè)起動(dòng)過程，包括(1)對(duì)所述數(shù)據(jù)信號(hào)取樣以提供一個(gè)取樣數(shù)據(jù)信號(hào)，它包括多個(gè)數(shù)據(jù)信號(hào)取樣點(diǎn);(2)對(duì)所述采樣數(shù)據(jù)信號(hào)平方，以提供一個(gè)平方數(shù)據(jù)信號(hào);(3)對(duì)所述平方數(shù)據(jù)信號(hào)濾波，以提供一個(gè)恢復(fù)波特時(shí)鐘信號(hào);(4)對(duì)所述恢復(fù)波特時(shí)鐘信號(hào)的預(yù)定轉(zhuǎn)換進(jìn)行檢測(cè);(5)把多個(gè)取樣點(diǎn)中在時(shí)間上最接近于所述預(yù)定轉(zhuǎn)換的取樣點(diǎn)設(shè)定為主取樣點(diǎn);(b)一個(gè)維持過程，包括(1)對(duì)所述數(shù)據(jù)信號(hào)取樣以提供一個(gè)取樣數(shù)據(jù)信號(hào)，它包括多個(gè)數(shù)據(jù)信號(hào)取樣點(diǎn);(2)對(duì)所述取樣數(shù)據(jù)信號(hào)平方，以提供一個(gè)平方數(shù)據(jù)信號(hào);(3)對(duì)所述平方數(shù)據(jù)信號(hào)濾波，以提供一個(gè)恢復(fù)波特時(shí)鐘信號(hào);(4)每當(dāng)?shù)讧纬霈F(xiàn)所述數(shù)據(jù)取樣時(shí)鐘時(shí)，確定所述恢復(fù)波特時(shí)鐘的符號(hào)，該確定操作是從相應(yīng)于所述主取樣點(diǎn)的所述數(shù)據(jù)取樣時(shí)鐘的出現(xiàn)開始的;(5)如果所述符號(hào)為預(yù)定極性，則增加所述取樣時(shí)鐘的頻率，如果所述符號(hào)為相反極性，則減少所述時(shí)鐘取樣的頻率。
8.如權(quán)利要求7的方法，其中И等于12。
9.如權(quán)利要求7的方法，其中所述波特時(shí)鐘的頻率為600H2且И等于12。
10.如權(quán)利要求7的方法，其中所述預(yù)定極性為正極性。
11.如權(quán)利要求7的方法，其中所述濾波為中心頻率等于所述波特時(shí)鐘的所述頻率的帶通濾波。
12.如權(quán)利要求11的方法，其中所述波特時(shí)鐘的所述頻率為600H2。
13.一種改進(jìn)的波特時(shí)鐘恢復(fù)電路，其特征在于可編程時(shí)鐘裝置，它響應(yīng)于一個(gè)控制信號(hào)，以提供一個(gè)數(shù)據(jù)取樣時(shí)鐘，所述數(shù)據(jù)取樣時(shí)鐘的頻率為И乘以波特時(shí)鐘頻率;取樣裝置，它響應(yīng)于所述數(shù)據(jù)取樣時(shí)鐘對(duì)一個(gè)輸入信號(hào)取樣，以提供一個(gè)取樣輸入信號(hào)，所述輸入信號(hào)包括以所述波特時(shí)鐘頻率進(jìn)行更新的數(shù)據(jù);與所述取樣裝置連接的平方裝置，它提供一個(gè)平方輸入信號(hào);與所述平方裝置連接的濾波裝置，用來提供一個(gè)恢復(fù)波特時(shí)鐘信號(hào);計(jì)算裝置，它響應(yīng)于所述數(shù)據(jù)取樣時(shí)鐘和所述恢復(fù)波特時(shí)鐘信號(hào)的符合，每當(dāng)?shù)讧纬霈F(xiàn)所述數(shù)據(jù)取樣時(shí)鐘時(shí)更新所述控制信號(hào);其中，如果所述符號(hào)在所述第И次出現(xiàn)時(shí)為第一極性，則增加所述數(shù)據(jù)取樣時(shí)鐘的頻率，如果在所述第И次出現(xiàn)時(shí)所述符號(hào)為所述相反的極性，則降低所述頻率。
14.如權(quán)利要求13的電路，其中所述可編程時(shí)鐘裝置包括可預(yù)置計(jì)數(shù)器。
15.如權(quán)利要求13的電路，其中所述濾波裝置包括帶通濾波器。
16.如權(quán)利要求15的電路，其中所述帶通濾波器的中心頻率對(duì)應(yīng)于所述波特時(shí)鐘頻率。
17.如權(quán)利要求13的電路，其中И等于12。
18.如權(quán)利要求13的電路，其中所述預(yù)定極性為正極性。
19.如權(quán)利要求13的電路，其中所述取樣裝置包括-編程-解碼(CODEC)接收器。
20.如權(quán)利要求13的電路，其中所述平方裝置、濾波裝置和計(jì)算裝置都包括在一微處理機(jī)中。
21.如權(quán)利要求13的電路，進(jìn)一步包括零交點(diǎn)檢測(cè)裝置，它響應(yīng)所述恢復(fù)波特時(shí)鐘信號(hào)的預(yù)定轉(zhuǎn)換，以提供零交點(diǎn)信號(hào)，其中所述取樣輸入信號(hào)包括多個(gè)取樣點(diǎn)，而且其中所述計(jì)算裝置先指定所述多個(gè)取樣點(diǎn)中在時(shí)間上離所述預(yù)定轉(zhuǎn)換最近的一個(gè)為初始取樣點(diǎn)，并隨后響應(yīng)所述符號(hào)以在每第И次出現(xiàn)所述數(shù)據(jù)取樣時(shí)鐘時(shí)更新所述控制信號(hào)，使之開始于對(duì)應(yīng)于所述初始取樣點(diǎn)的數(shù)據(jù)取樣時(shí)鐘的所述出現(xiàn)。
22.如權(quán)利要求21的電路，其中所述平方裝置、濾波裝置、計(jì)算裝置及零交點(diǎn)裝置都設(shè)在一微處理機(jī)中。
全文摘要
具有改進(jìn)數(shù)字信號(hào)處理器的調(diào)制解調(diào)器，其中第一處理器12控制其全部操作并通過連接器10與外部裝置相連；第二處理器34以節(jié)省時(shí)間和存貯空間的方式發(fā)送并接收數(shù)據(jù)信號(hào)。該處理器包括2400位/秒的信號(hào)交換檢測(cè)器快速線性→μ律轉(zhuǎn)換器、傳輸信號(hào)發(fā)生器、快動(dòng)作非線性自動(dòng)增益控制器、穩(wěn)定傳輸器鎖相環(huán)、波特時(shí)鐘定時(shí)恢復(fù)電路和一相位與幅值調(diào)制器。邏輯門陣列15可使處理器相互通信和執(zhí)行其它功能。
文檔編號(hào)H04L29/06GK1040883SQ8910772
公開日1990年3月28日 申請(qǐng)日期1989年10月9日 優(yōu)先權(quán)日1986年7月15日
發(fā)明者史蒂芬·R·斯威茨, 馬諸·F·亞斯利, 倫迪·D·納施, 塔魯納·扎扎迪, 西思亞·A·帕尼拉, 格曼·E·科思亞, 橋治·R·索馬斯, 約翰·N·馬丁 申請(qǐng)人:哈依斯微型計(jì)算機(jī)產(chǎn)品公司