一種具有強電壓鉗制和esd魯棒性的嵌入式高壓ldmos-scr器件的制作方法
【技術領域】
[0001]本發(fā)明屬于集成電路的靜電放電保護領域，涉及一種高壓ESD保護器件，具體涉及一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，可用于提高高壓集成電路片上ESD保護的可靠性。
【背景技術】
[0002]隨著半導體集成技術的不斷改進，電路系統(tǒng)不斷向高密度、集成化方向發(fā)展。為滿足電路系統(tǒng)高度集成化的發(fā)展需求，功率半導體集成技術在電路系統(tǒng)中應用日益廣泛。盡管靜電放電(ESD)對CMOS集成電路的損害已引起了電路工程師和科研人員的廣泛關注與重視，傳統(tǒng)的低壓ESD防護方法與措施已取得一定的效果。但是，因功率半導體集成技術的引入導致電路系統(tǒng)的工作電壓不斷升高，傳統(tǒng)的低壓ESD防護方法和措施不能簡單的移植到當今功率半導體集成電路系統(tǒng)中，功率半導體集成電路或片上高壓集成電路(高壓IC)的ESD防護已成為靜電防護領域的一個重要問題與研究熱點。因高壓IC通常工作在大電壓、大電流、強電磁干擾、頻繁熱插拔、超高或低于室溫等高強度的工作環(huán)境下，高壓IC的片上ESD防護面臨著更嚴峻的挑戰(zhàn)。因此設計人員需要對功率IC的ESD保護設計做額外的技術考量。
[0003]橫向擴散金屬氧化物半導體(LDMOS)器件因其具有耐高壓和低導通電阻的特性，在高壓IC的輸出端常被用作負載的驅動管和ESD自保護器件。但是，隨著IC制備工藝特征尺寸的不斷減小，高壓IC的芯片面積不斷縮小，LDMOS單位面積的電壓鉗制能力和ESD魯棒性也受到削弱，難以達到國際電工委員會規(guī)定的電子產品要求人體模型不低于2000V的靜電防護標準(IEC6000-4-2)。經過科研人員的不斷摸索，人們發(fā)現在LDMOS器件結構內部嵌入可控硅(SCR)，獲得的LDMOS-SCR結構可大幅提高器件的ESD魯棒性。然而，嵌入了 SCR的L D M O S器件在E S D脈沖作用下開啟后的維持電壓大幅減小，極易產生閂鎖效應。若能提高LDMOS-SCR器件的維持電壓或電流，則可有效避免器件產生閂鎖。本發(fā)明實例通過結合LDMOS-SCR強魯棒性與叉指MOS結構的大電容優(yōu)勢，設計了一個具有易觸發(fā)，高維持電壓與電流特性的強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件。在ESD脈沖作用下，該ESD高壓保護器件會形成具有LDMOS-SCR結構的ESD電流泄放路徑，增強器件的電流泄放能力和ESD魯棒性，另外，具有內嵌PMOS和匪OS叉指結構的阻容耦合電流泄放路徑，可促使器件在ESD脈沖來臨時快速觸發(fā)開啟，具有易觸發(fā)特性。而且，PMOS和匪OS多叉指結構，一方面，可增大器件的寄生電容，提高器件開啟速度和觸發(fā)電流;另一方面，當器件開啟之后，維持電流增大，可降低器件SCR路徑中的電子與空穴發(fā)射率，從而提高器件的維持電壓和電壓鉗制能力。

【發(fā)明內容】

[0004]針對現有高壓IC中的片上ESD防護器件普遍存在維持電壓低、抗閂鎖和電壓鉗制能力不足的問題，本發(fā)明實例設計了一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，既充分利用了LDMOS-SCR器件耐高壓和強ESD魯棒性的特點，又利用了嵌入式PMOS與NMOS叉指結構的大電容寄生效應的特點，以形成既具有LDMOS-SCR結構的ESD電流導通路徑，又具有嵌入式PMOS與NMOS叉指結構的寄生阻容耦合電流導通路徑，提高器件的維持電壓和電流，增強器件的抗閂鎖能力和ESD魯棒性，可適用于高壓IC的片上ESD保護。
[0005]本發(fā)明通過以下技術方案實現:
[0006]一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其包括源端內嵌WOS叉指結構和漏端內嵌PMOS叉指結構的阻容耦合電流路徑和具有LDMOS-SCR結構的ESD電流泄放路徑，以增強器件的ESD魯棒性，提高電壓鉗制能力，其特征在于:主要由P襯底、P阱、N阱、第一場氧隔離區(qū)、第一P+注入區(qū)、第二場氧隔離區(qū)、第一N+注入區(qū)、第一鰭式多晶硅柵、第二N+注入區(qū)、第二鰭式多晶硅柵、第三N+注入區(qū)、第三鰭式多晶硅柵、多晶硅柵、第四鰭式多晶硅柵、第二 P+注入區(qū)、第五鰭式多晶硅柵、第三P+注入區(qū)、第六鰭式多晶硅柵、第四P+注入區(qū)、第三場氧隔離區(qū)、第四N+注入區(qū)和第四場氧隔離區(qū)構成；
[0007]在所述P襯底的表面區(qū)域從左至右依次設有所述P阱和所述N阱，所述P襯底的左側邊緣與所述P阱的左側邊緣相連，所述P阱的右側與所述N阱的左側相連，所述N阱的右側與所述P襯底的右側邊緣相連；
[0008]在所述P阱的表面區(qū)域從左至右依次設有所述第一場氧隔離區(qū)、所述第一P+注入區(qū)、所述第二場氧隔離區(qū)和所述內嵌匪OS叉指結構，所述內嵌匪OS叉指結構由所述第一 N+注入區(qū)、所述第一鰭式多晶硅柵、所述第二N+注入區(qū)、所述第二鰭式多晶硅柵、所述第三N+注入區(qū)和所述第三鰭式多晶硅柵構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述第一場氧隔離區(qū)的左側與所述P阱的左側邊緣相連，所述第一場氧隔離區(qū)的右側與所述第一 P+注入區(qū)的左側相連，所述第一 P+注入區(qū)右側與所述第二場氧隔離區(qū)的左側相連，所述第二場氧隔離區(qū)的右側與所述內嵌NMOS叉指結構的左側相連；
[0009]在所述N阱的表面區(qū)域從左至右依次設有所述內嵌PMOS叉指結構、所述第三場氧隔離區(qū)、所述第四N+注入區(qū)和所述第四場氧隔離區(qū)，所述內嵌PMOS叉指結構由所述第四鰭式多晶硅柵、所述第二 P+注入區(qū)、所述第五鰭式多晶硅柵所述第三P+注入區(qū)、所述第六鰭式多晶硅柵、所述第四P+注入區(qū)構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述內嵌PMOS叉指結構的右側與所述第三場氧隔離區(qū)的左側相連，所述第三場氧隔離區(qū)的右側與所述第四N+注入區(qū)的左側相連，所述第四N+注入區(qū)的右側與所述第四場氧隔離區(qū)的左側相連，所述第四場氧隔離區(qū)的右側與所述N阱的右側邊緣相連；
[0010]所述多晶硅柵橫跨在所述P阱和所述N阱的表面部分區(qū)域，所述多晶硅柵的左側與所述內嵌NMOS叉指結構的右側相連，所述多晶硅柵的右側與所述內嵌PMOS叉指結構的左側相連；
[0011]所述第一P+注入區(qū)與第一金屬I相連，所述第一 N+注入區(qū)與第二金屬I相連，所述第一鰭式多晶硅柵與第三金屬I相連，所述第二 N+注入區(qū)與第四金屬I相連，所述第二鰭式多晶硅柵與第五金屬I相連，所述第三N+注入區(qū)與第六金屬I相連，所述第三鰭式多晶硅柵與第七金屬I相連，所述多晶硅柵與第八金屬I相連，所述第四鰭式多晶硅柵與第九金屬I相連，所述第二 P+注入區(qū)與第十金屬I相連，所述第五鰭式多晶硅柵與第十一金屬I相連，所述第三P+注入區(qū)與第十二金屬I相連，所述第六鰭式多晶硅柵與第十三金屬I相連，所述第四P+注入區(qū)與第十四金屬I相連，所述第四N+注入區(qū)與第十五金屬I相連；
[0012]所述第一金屬1、所述第二金屬1、所述第三金屬1、所述第五金屬1、所述第六金屬
1、所述第七金屬I均與第一金屬2相連，從所述第一金屬2引出電極，用作器件的金屬陰極；
[0013]所述第八金屬1、所述第九金屬1、所述第十金屬1、所述第十一金屬1、所述第十三金屬1、所述第十四金屬I和所述第十五金屬I均與第二金屬2相連，從所述第二金屬2引出電極，用作器件的金屬陽極；
[0014]所述第四金屬I與第三金屬2相連，所述第十二金屬I與所述第三金屬2相連；
[0015]本發(fā)明的有益技術效果為:
[0016](I)在本發(fā)明實例器件的漏端區(qū)域，由所述第四鰭式多晶硅柵、所述第二 P+注入區(qū)、所述第五鰭式多晶硅柵、所述第三P+注入區(qū)、所述第六鰭式多晶硅柵、所述第四P+注入區(qū)構成的所述內嵌PMOS叉指結構，可提高器件的維持電壓，增強器件的電壓鉗制能力。
[0017](2)在本發(fā)明實例器件的源端區(qū)域，由所述第一N+注入區(qū)、所述第一鰭式多晶硅柵、所述第二 N+注入區(qū)、所述第二鰭式多晶硅柵、所述第三N+注入區(qū)和所述第三鰭式多晶硅柵構成的所述內嵌NMOS叉指結構，可降低器件的觸發(fā)電壓，增高器件的ESD魯棒性和電壓鉗制能力。
[0018](3)本發(fā)明實例器件中的所述內嵌PMOS叉指結構和所述內嵌NMOS叉指結構可增大器件的寄生電容，在瞬態(tài)ESD脈沖作用下，因阻容耦合效應可增大所述P阱和所述N阱的寄生電阻上的觸發(fā)電流，降低器件的觸發(fā)電壓，增強器件的電壓鉗制能力，提高器件的表面電流導通均勻性。
【附圖說明】

[0019]圖1是本發(fā)明實例器件結構的三維示意圖；
[0020]圖2是本發(fā)明實例器件金屬連接示意圖；
[0021 ]圖3是本發(fā)明實例器件在ESD脈沖作用下ESD電流泄放路徑CPl和CP2的示意圖；
[0022]圖4是本發(fā)明實例器件在電流路徑CPl處的剖面結構及其ESD脈沖作用下的內部等效電路圖；
【具體實施方式】
[0023]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0024]本發(fā)明實例設計了一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，通過結合LDMOS-SCR結構強ESD魯棒性與PMOS與匪OS叉指結構大寄生電容的優(yōu)勢，增強器件在高壓ESD脈沖作用下的電壓箝制和抗閂鎖能力。
[0025]如圖1所示的本發(fā)明實例器件結構的三維示意圖，具體為為一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其包括源端內嵌NMOS叉指結構和漏端內嵌PMOS叉指結構的阻容耦合觸發(fā)電流路徑和具有LDMOS-SCR結構的ESD大電流泄放路徑，以增強器件的ESD魯棒性，提高電壓鉗制能力和器件的開啟速度，其特征在于:主要由P襯底101、P阱102、N阱103、第一場氧隔離區(qū)104、第一P+注入區(qū)105、第二場氧隔離區(qū)106、第一 N+注入區(qū)107、第一鰭式多晶硅柵108、第二 N+注入區(qū)109、第二鰭式多晶硅柵110、第三N+注入區(qū)111、第三鰭式多晶硅柵112、多晶硅柵113、第四鰭式多晶硅柵114、第二P+注入區(qū)115、第五鰭式多晶硅柵116、第三P+注入區(qū)117、第六鰭式多晶硅柵118、第四P+注入區(qū)119、第三場氧隔離區(qū)120、第四N+注入區(qū)121和第四場氧隔離區(qū)122構成；
[0026]在所述P襯底101的表面區(qū)域從左至右依次設有所述P阱102和所述N阱103，所述P襯底101的左側邊緣與所述P阱102的左側邊緣相連，所述P阱102的右側與所述N阱103的左側相連，所述N阱103的右側與所述P襯底101的右側邊緣相連；
[0027]在所述P阱102的表面區(qū)域從左至右依次設有所述第一場氧隔離區(qū)104、所述第一P+注入區(qū)105、所述第二場氧隔離區(qū)106和所述內嵌WOS叉指結構，所述內嵌NMOS叉指結構由所述第一 N+注入區(qū)107、所述第一鰭式多晶硅柵108、所述第二 N+注入區(qū)109、所述第二鰭式多晶硅柵110、所述第三N+注入區(qū)111和所述第三鰭式多晶硅柵112構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述第一場氧隔離區(qū)104的左側與所述P阱102的左側邊緣相連，所述第一場氧隔離區(qū)104的右側與所述第一 P+注入區(qū)105的左側相連，所述第一 P+注入區(qū)105右側與所述第二場氧隔離區(qū)106的左側相連，所述第二場氧隔離區(qū)106的右側與所述內嵌NMOS叉指結構的左側相連；
[0028]在所述N阱103的表面區(qū)域從左至右依次設有所述內嵌PMOS叉指結構、所述第三場氧隔離區(qū)120、所述第四N+注入區(qū)121和所述第四場氧隔離區(qū)122，所述內嵌PMOS叉指結構由所述第四鰭式多晶硅柵114、所述第二 P+注入區(qū)115、所述第五鰭式多晶硅柵116、所述第三P+注入區(qū)117、所述第六鰭式多晶硅柵118、所述第四P+注入區(qū)119構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述內嵌PMOS叉指結構的右側與所述第三場氧隔離區(qū)120的左側相連，所述第三場氧隔離區(qū)120的右側與所述第四N+注入區(qū)121的左側相連，所述第四N+注入區(qū)121的右側與所述第四場氧隔離區(qū)122的左側相連，所述第四場氧隔離區(qū)122的右側與所述N阱103的右側邊緣相連；
[0029]所述多晶硅柵113橫跨在所述P阱102和所述N阱103的表面部分區(qū)域，所述多晶硅柵113的左側與所述內嵌NMOS叉指結構的右側相連，所述多晶硅柵113的右側與所述內嵌PMOS叉指結構的左側相連；
[0030]如圖2所示，所述第一P+注入區(qū)105與第一金屬I 201相連，所述第一N+注入區(qū)107與第二金屬I 202相連，所述第一鰭式多晶硅柵108與第三金屬I 203相連，所述第二N+注入區(qū)109與第四金屬I 204相連，所述第二鰭式多晶硅柵110與第五金屬I 205相連，所述第三N+注入區(qū)111與第六金屬I 206相連，所述第三鰭式多晶硅柵112與第七金屬I 207相連，所述多晶硅柵113與第八金屬I 208相連，所述第四鰭式多晶硅柵114與第九金屬I 209相連，所述第二P+注入區(qū)115與第十金屬I 210相連，所述第五鰭式多晶硅柵116與第^^一金屬I 211相連，所述第三P+注入區(qū)117與第十二金屬I 212相連，所述第六鰭式多晶硅柵118與第十三金屬I 213相連，所述第四P+注入區(qū)119與第十四金屬I 214相連，所述第四N+注入區(qū)121與第十五金屬I 215相連；
[0031]所述第一金屬I 201、所述第二金屬I 202、所述第三金屬I 203、所述第五金屬I205、所述第六金屬I 206、所述第七金屬I 207均與第一金屬2 301相連，從所述第一金屬2301引出電極304，用作器件的金屬陰極；
[0032]所述第八金屬I 208、所述第九金屬I 209、所述第十金屬I 210、所述第十一金屬I211、所述第十三金屬I 213、所述第十四金屬I 214和所述第十五金屬I 215均與第二金屬2302相連，從所述第二金屬2 302引出電極305，用作器件的金屬陽極；
[0033]所述第四金屬I 204與第三金屬2 303相連，所述第十二金屬I 212與所述第三金屬2 303相連；
[0034]如圖3所示，由所述金屬陽極、所述N阱103、所述第四N+注入區(qū)121、所述第二 P+注入區(qū)115、所述第四鰭式多晶硅柵114、所述多晶硅柵113、所述P阱102、所述第一 N+注入區(qū)107、所述第一 P+注入區(qū)105和所述金屬陰極構成一條具有LDMOS-SCR結構的ESD大電流泄放路徑CPl，從而增強器件的二次失效電流和電壓鉗制能力；
[0035]由所述金屬陽極、所述N阱103、所述第四N+注入區(qū)121、所述第四P+注入區(qū)119、所述第六鰭式多晶硅柵118、所述第三P+注入區(qū)117、所述P阱102、所述第二 N+注入區(qū)109、所述第二鰭式多晶硅柵110、所述第三N+注入區(qū)111、所述第一 P+注入區(qū)105和所述金屬陰極構成一條源端所述內嵌NMOS叉指結構和漏端所述內嵌PMOS叉指結構的阻容耦合觸發(fā)電流路徑CP2，通過鰭式柵形狀的所述內嵌NMOS叉指結構和所述內嵌PMOS叉指結構，增大器件表面的寄生電容，從而提高器件的觸發(fā)電流和開啟速度；
[0036]如圖4所示，當ESD脈沖作用于發(fā)明實例器件時，由所述N阱103、所述第四P+注入區(qū)119、所述第六鰭式多晶硅柵118和所述第三P+注入區(qū)117構成的所述內嵌PMOS叉指結構可等效寄生電容0>，所述電容0>與所述N阱103的阱電阻Rnw可形成第一阻容耦合效應；由所述P阱102、所述第二 N+注入區(qū)109、所述第二鰭式多晶硅柵110和所述第三N+注入區(qū)111構成的所述內嵌NMOS叉指結構可等效寄生電容U，所述電容(^與所述P阱102的阱電阻Rpw可形成第二阻容耦合效應;在所述第一阻容耦合效應和所述第二阻容耦合效應的共同作用下，可提高所述P阱102或所述N阱103寄生電阻上的電流。當所述電阻Rnw或所述電阻Rpw上的電壓快速上升至0.7V時，所述LDMOS-SCR結構內部的寄生三極管Ql或Q2開啟，從而形成所述ESD大電流泄放路徑CPl，從而提高器件的維持電壓和電流。
[0037]最后說明的是，以上實施例僅用以說明本發(fā)明的技術方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的宗旨和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【主權項】
1.一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其包括源端內嵌WOS和漏端內嵌PMOS叉指結構的阻容耦合電流路徑和具有LDM0S-SCR結構的ESD電流泄放路徑，以增強器件的ESD魯棒性，提高電壓鉗制能力，其特征在于:主要由P襯底(101)、P阱(102)、N阱(103)、第一場氧隔離區(qū)(104)、第一P+注入區(qū)(105)、第二場氧隔離區(qū)(106)、第一N+注入區(qū)(107)、第一鰭式多晶硅柵(108)、第二N+注入區(qū)(109)、第二鰭式多晶硅柵(110)、第三N+注入區(qū)(111)、第三鰭式多晶硅柵(I12)、多晶硅柵(I 13)、第四鰭式多晶硅柵(114)、第二P+注入區(qū)(115)、第五鰭式多晶硅柵(116)、第三P+注入區(qū)(117)、第六鰭式多晶硅柵(118)、第四P+注入區(qū)(119)、第三場氧隔離區(qū)(120)、第四N+注入區(qū)(121)和第四場氧隔離區(qū)(122)構成; 在所述P襯底(101)的表面區(qū)域從左至右依次設有所述P阱(102)和所述N阱(103)，所述P襯底(101)的左側邊緣與所述P阱(102)的左側邊緣相連，所述P阱(102)的右側與所述N阱(103)的左側相連，所述N阱(103)的右側與所述P襯底(101)的右側邊緣相連； 在所述P阱(102)的表面區(qū)域從左至右依次設有所述第一場氧隔離區(qū)(104)、所述第一 P+注入區(qū)(105)、所述第二場氧隔離區(qū)(106)和內嵌MOS叉指結構，所述內嵌MOS叉指結構由所述第一N+注入區(qū)(107)、所述第一鰭式多晶硅柵(108)、所述第二N+注入區(qū)(109)、所述第二鰭式多晶硅柵(110)、所述第三N+注入區(qū)(111)和所述第三鰭式多晶硅柵(112)構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述第一場氧隔離區(qū)(104)的左側與所述P阱(102)的左側邊緣相連，所述第一場氧隔離區(qū)(104)的右側與所述第一 P+注入區(qū)(105)的左側相連，所述第一 P+注入區(qū)(105)右側與所述第二場氧隔離區(qū)(106)的左側相連，所述第二場氧隔離區(qū)(106)的右側與所述內嵌MOS叉指結構的左側相連； 在所述N阱(103)的表面區(qū)域從左至右依次設有內嵌PMOS叉指結構、所述第三場氧隔離區(qū)(120)、所述第四N+注入區(qū)(121)和所述第四場氧隔離區(qū)(122)，所述內嵌PMOS叉指結構由所述第四鰭式多晶硅柵(114)、所述第二 P+注入區(qū)(115)、所述第五鰭式多晶硅柵(116)、所述第三P+注入區(qū)(117)、所述第六鰭式多晶硅柵(118)、所述第四P+注入區(qū)(119)構成，并可在器件寬度范圍內根據實際需求沿器件寬度方向依次由N+注入區(qū)和鰭式多晶硅柵進行交替延展，所述內嵌PMOS叉指結構的右側與所述第三場氧隔離區(qū)(120)的左側相連，所述第三場氧隔離區(qū)(120)的右側與所述第四N+注入區(qū)(121)的左側相連，所述第四N+注入區(qū)(121)的右側與所述第四場氧隔離區(qū)(122)的左側相連，所述第四場氧隔離區(qū)(122)的右側與所述N阱(103)的右側邊緣相連； 所述多晶硅柵(113)橫跨在所述P阱(102)和所述N阱(103)的表面部分區(qū)域，所述多晶硅柵(113)的左側與所述內嵌NMOS叉指結構的右側相連，所述多晶硅柵(113)的右側與所述內嵌PMOS叉指結構的左側相連； 所述第一 P+注入區(qū)(105)與第一金屬1(201)相連，所述第一 N+注入區(qū)(107)與第二金屬I (202)相連，所述第一鰭式多晶硅柵(108)與第三金屬I (203)相連，所述第二N+注入區(qū)(109)與第四金屬1(204)相連，所述第二鰭式多晶硅柵(110)與第五金屬1(205)相連，所述第三N+注入區(qū)(111)與第六金屬I (206)相連，所述第三鰭式多晶硅柵(112)與第七金屬I(207)相連，所述多晶硅柵(113)與第八金屬1(208)相連，所述第四鰭式多晶硅柵(114)與第九金屬1(209)相連，所述第二 P+注入區(qū)(115)與第十金屬1(210)相連，所述第五鰭式多晶硅柵(116)與第^^一金屬1(211)相連，所述第三P+注入區(qū)(117)與第十二金屬1(212)相連，所述第六鰭式多晶硅柵(118)與第十三金屬1(213)相連，所述第四P+注入區(qū)(119)與第十四金屬1(214)相連，所述第四N+注入區(qū)(121)與第十五金屬1(215)相連； 所述第一金屬I (201)、所述第二金屬I (202)、所述第三金屬I (203)、所述第五金屬I(205)、所述第六金屬1(206)、所述第七金屬I(207)均與第一金屬2(301)相連，從所述第一金屬2(301)引出電極(304)，用作器件的金屬陰極； 所述第八金屬I (208)、所述第九金屬I (209)、所述第十金屬I (210)、所述第^^一金屬I(211)、所述第十三金屬1(213)、所述第十四金屬1(214)和所述第十五金屬1(215)均與第二金屬2(302)相連，從所述第二金屬2(302)引出電極(305)，用作器件的金屬陽極； 所述第四金屬1(204)與第三金屬2(303)相連，所述第十二金屬1(212)與所述第三金屬2(303)相連。2.如權利要求1所述的一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:在漏端區(qū)域，由所述第四鰭式多晶硅柵(114)、所述第二 P+注入區(qū)(115)、所述第五鰭式多晶硅柵(116)、所述第三P+注入區(qū)(117)、所述第六鰭式多晶硅柵(118)、所述第四P+注入區(qū)(119)構成的所述內嵌PMOS叉指結構，可提高器件的維持電壓，增強器件的電壓鉗制能力。3.如權利要求1所述的一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:在源端區(qū)域，由所述第一 N+注入區(qū)(107)、所述第一鰭式多晶硅柵(108)、所述第二 N+注入區(qū)(109)、所述第二鰭式多晶硅柵(110)、所述第三N+注入區(qū)(111)和所述第三鰭式多晶硅柵(112)構成的所述內嵌NMOS叉指結構，可降低器件的觸發(fā)電壓，增高器件的ESD魯棒性和電壓鉗制能力。4.如權利要求1所述的一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:所述內嵌PMOS叉指結構和所述內嵌NMOS叉指結構可增大器件的寄生電容，在瞬態(tài)ESD脈沖作用下，因阻容耦合效應可增大所述P阱(102)和所述N阱(103)的寄生電阻上的觸發(fā)電流，降低器件的觸發(fā)電壓，增強器件的電壓鉗制能力，提高器件的表面電流導通均勻性。
【專利摘要】一種具有強電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS?SCR器件，可用于高壓IC的片上ESD防護。主要由P襯底、P阱、N阱、第一場氧隔離區(qū)、第一P+注入區(qū)、第二場氧隔離區(qū)、第一N+注入區(qū)、第一鰭式多晶硅柵、第二N+注入區(qū)、第二鰭式多晶硅柵、第三N+注入區(qū)、第三鰭式多晶硅柵、多晶硅柵、第四鰭式多晶硅柵、第二P+注入區(qū)、第五鰭式多晶硅柵、第三P+注入區(qū)、第六鰭式多晶硅柵、第四P+注入區(qū)、第三場氧隔離區(qū)、第四N+注入區(qū)和第四場氧隔離區(qū)構成。該器件在ESD脈沖作用下，可形成源端內嵌NMOS叉指結構和漏端內嵌PMOS叉指結構的阻容耦合電流路徑和LDMOS?SCR結構的ESD電流泄放路徑，以增強器件的ESD魯棒性，提高電壓鉗制能力。
【IPC分類】H01L27/02
【公開號】CN205385023
【申請?zhí)枴緾N201620186167
【發(fā)明人】梁海蓮, 劉湖云, 顧曉峰, 丁盛
【申請人】江南大學
【公開日】2016年7月13日
【申請日】2016年3月11日