一種具有內(nèi)嵌叉指nmos雙向scr結(jié)構(gòu)的esd保護(hù)器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的靜電放電保護(hù)領(lǐng)域，涉及一種高壓ESD保護(hù)器件，具體涉及一種具有內(nèi)嵌叉指匪OS雙向SCR結(jié)構(gòu)ESD的保護(hù)器件，可用于提高片上IC高壓ESD保護(hù)的可靠性。
【背景技術(shù)】
[0002]靜電放電(ESD)現(xiàn)象普遍存在于自然界中，人們對(duì)靜電放電的印象是閃電或冬天脫毛衣時(shí)迸出的火花。在半導(dǎo)體工業(yè)中，隨著半導(dǎo)體尺寸的減小和芯片功能的多樣化，靜電放電對(duì)集成電路(IC)的潛在威脅顯得越來越明顯，ESD保護(hù)設(shè)計(jì)已成為IC系統(tǒng)可靠性設(shè)計(jì)中的重要環(huán)節(jié)之一，良好的ESD防護(hù)設(shè)計(jì)可以增強(qiáng)IC的電路性能，延長(zhǎng)使用壽命。隨著半導(dǎo)體集成功率技術(shù)的快速發(fā)展，功率IC已經(jīng)廣泛的應(yīng)用在人們的生活和生產(chǎn)中，功率IC的大電壓、大電流與大功率特性，大幅提高了功率IC的靜電放電保護(hù)設(shè)計(jì)難度。
[0003]近年來，可控硅(SCR)器件具有單位面積二次失效電流大，ESD魯棒性強(qiáng)的優(yōu)點(diǎn)，在ESD保護(hù)設(shè)計(jì)中受到廣泛的關(guān)注。然而，SCR的觸發(fā)電壓高、維持電壓低導(dǎo)致的開啟速度慢、電壓鉗制能力低和易閂鎖的特性，大幅限制了 SCR器件在ESD防護(hù)中的應(yīng)用。本發(fā)明提供了一種具有內(nèi)嵌叉指NMOS雙向SCR結(jié)構(gòu)的ESD保護(hù)器件技術(shù)方案，通過內(nèi)嵌叉指NMOS結(jié)構(gòu)和寄生P阱電阻形成的阻容耦合效應(yīng)，一方面可降低器件的觸發(fā)電壓，提高器件的響應(yīng)速度，另一方面可以減小SCR電流導(dǎo)通路徑中的電流密度，增大SCR的導(dǎo)通電阻，提高維持電壓。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有的ESD防護(hù)器件中普遍存在的觸發(fā)電壓高、維持電壓低、抗閂鎖能力不足的問題，本發(fā)明實(shí)例設(shè)計(jì)了一種具有內(nèi)嵌叉指NMOS雙向SCR結(jié)構(gòu)的ESD保護(hù)器件，既充分利用了SCR器件強(qiáng)電流泄放能力的特點(diǎn)，使器件在ESD脈沖作用下，形成PNPN結(jié)構(gòu)的ESD電流泄放路徑，又通過內(nèi)嵌叉指匪OS和寄生P阱電阻的阻容耦合電流路徑，提高器件的響應(yīng)速度，降低雙向SCR電流導(dǎo)通路徑中的電流密度，增大SCR的導(dǎo)通電阻，提高維持電壓。
[0005]本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn):
[0006]一種具有內(nèi)嵌叉指NMOS雙向SCR結(jié)構(gòu)的ESD保護(hù)器件，其包括雙向SCR結(jié)構(gòu)的ESD電流泄放路徑和內(nèi)嵌叉指匪OS與寄生電阻形成的阻容耦合電流路徑，以提高器件的ESD魯棒性和電流導(dǎo)通均勻性，增強(qiáng)器件的維持電壓，其特征在于:主要由P襯底、P外延、第一 N阱、P阱、第二N阱、第一淺隔離槽、第一N+注入?yún)^(qū)、第二淺隔離槽、第一P+注入?yún)^(qū)、第三淺隔離槽、第二N+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第二P+注入?yún)^(qū)、第四N+注入?yún)^(qū)、第五N+注入?yún)^(qū)、第四淺隔離槽、第三P+注入?yún)^(qū)、第五淺隔離槽、第六N+注入?yún)^(qū)、第六淺隔離槽、第一多晶硅柵、第一薄柵氧化層、第二多晶硅柵、第二薄柵氧化層構(gòu)成；
[0007]所述P外延在所述P襯底的表面區(qū)域；
[0008]在所述的P外延表面部分區(qū)域從左到右依次設(shè)有所述第一N阱、所述P阱和所述第二N阱，所述第一N阱的左側(cè)與所述P外延的左側(cè)邊緣相連，所述第一N阱的右側(cè)與所述P阱的左側(cè)相連，所述P阱的右側(cè)與所述第二 N阱的左側(cè)相連，所述第二 N阱的右側(cè)與所述P外延的右側(cè)邊緣相連；
[0009]在所述第一N阱的表面部分區(qū)域從左到右依次設(shè)有所述第一淺隔離槽、所述第一 N+注入?yún)^(qū)、所述第二淺隔離槽、所述第一 P+注入?yún)^(qū)和所述第三淺隔離槽，所述第一 N阱的左側(cè)邊緣與所述第一淺隔離槽左側(cè)相連，所述第一淺隔離槽的右側(cè)與所述第一 N+注入?yún)^(qū)的左側(cè)相連，所述第一 N+注入?yún)^(qū)的右側(cè)與所述第二淺隔離槽的左側(cè)相連，所述第二淺隔離槽的右側(cè)與所述第一 P+注入?yún)^(qū)的左側(cè)相連，所述第一 P+注入?yún)^(qū)的右側(cè)與所述第三淺隔離槽的左側(cè)相連，所述第三淺隔離槽的右側(cè)與所述第二 N+注入?yún)^(qū)的左側(cè)相連；
[0010]所述第二N+注入?yún)^(qū)橫跨在所述第一 N阱和所述P阱的表面部分區(qū)域；
[0011]在所述P阱的表面部分區(qū)域從左到右依次設(shè)有所述第一多晶硅柵、所述第一薄柵氧化層、所述第三N+注入?yún)^(qū)、所述第二P+注入?yún)^(qū)、所述第四N+注入?yún)^(qū)、所述第二多晶硅柵、所述第二薄柵氧化層，所述第一多晶硅柵在所述第一薄柵氧化層的上方，所述第二多晶硅柵在所述第二薄柵氧化層的上方，所述第一薄柵氧化層的左側(cè)與所述第二 N+注入?yún)^(qū)的右側(cè)相連，所述第一薄柵氧化層的右側(cè)與所述第三N+注入?yún)^(qū)的左側(cè)相連，溝道長(zhǎng)度Dl可根據(jù)被保護(hù)電路的工作電壓調(diào)節(jié)，所述第三N+注入?yún)^(qū)的右側(cè)與所述第二 P+注入?yún)^(qū)的左側(cè)相連，所述第二 P+注入?yún)^(qū)的右側(cè)與所述第四N+注入?yún)^(qū)的左側(cè)相連，所述第四N+注入?yún)^(qū)的右側(cè)與所述第二薄柵氧化層的左側(cè)相連，所述第二薄柵氧化層的右側(cè)與所述第五N+注入?yún)^(qū)的左側(cè)相連，溝道長(zhǎng)度D2可根據(jù)被保護(hù)電路的工作電壓調(diào)節(jié)；
[0012]所述第五N+注入?yún)^(qū)橫跨在所述P阱與所述第二N阱的表面部分區(qū)域；
[0013]在所述第二N阱的表面部分區(qū)域從左到右依次設(shè)有所述第四淺隔離槽、所述第三P+注入?yún)^(qū)、所述第五淺隔離槽、所述第六N+注入?yún)^(qū)和所述第六淺隔離槽，所述第四淺隔離槽的左側(cè)與所述第五N+注入?yún)^(qū)的右側(cè)相連，所述第四淺隔離槽的右側(cè)與所述第三P+注入?yún)^(qū)的左側(cè)相連，所述第三P+注入?yún)^(qū)的右側(cè)與所述第五淺隔離槽的左側(cè)相連，所述第五淺隔離槽的右側(cè)與所述第六N+注入?yún)^(qū)的左側(cè)相連，所述第六N+注入?yún)^(qū)的右側(cè)與所述第六淺隔離槽的左側(cè)相連，所述第六淺隔離槽的右側(cè)與所述第二 N阱的右側(cè)邊緣相連；
[0014]第一金屬I與所述第一N+注入?yún)^(qū)相連，第二金屬I與所述第一 P+注入?yún)^(qū)相連，第三金屬I與所述第一多晶硅柵相連，第四金屬I與所述第三N+注入?yún)^(qū)相連，第五金屬I與所述第二 P+注入?yún)^(qū)相連，第六金屬I與所述第四N+注入?yún)^(qū)相連，第七金屬I與所述第二多晶硅柵相連，第八金屬I與所述第三P+注入?yún)^(qū)相連，第九金屬I與所述第六N+注入?yún)^(qū)相連；
[0015]所述第三金屬I與第一金屬2相連，所述第五金屬I與所述第一金屬2相連，所述第七金屬I與所述第一金屬2相連，所述第四金屬I與第十金屬I相連，所述第六金屬I與所述第十金屬I相連；
[0016]所述第一金屬I與第二金屬2相連，所述第二金屬I與所述第二金屬2相連，用作器件的電極端A;
[0017]所述第八金屬I與第三金屬2相連，所述第九金屬I與所述第三金屬2相連，用作器件的電極端D。
[0018]本發(fā)明的有益技術(shù)效果為:
[0019](I)本發(fā)明實(shí)例器件在ESD脈沖作用下，當(dāng)所述電極端A接ESD脈沖高電位，所述電極端D接ESD脈沖低電位時(shí)，由所述第一P+注入?yún)^(qū)、所述第一N講、所述P講、所述第五N+注入?yún)^(qū)、所述第二N阱和所述第六N+注入?yún)^(qū)構(gòu)成一條PNPN結(jié)構(gòu)的正向ESD電流導(dǎo)通路徑，當(dāng)所述電極端A接ESD脈沖低電位，所述電極端D接ESD脈沖高電位時(shí)，由所述第三P+注入?yún)^(qū)、所述第二N阱、所述P阱、所述第二N+注入?yún)^(qū)、所述第一N阱和所述第一N+注入?yún)^(qū)構(gòu)成一條PNPN結(jié)構(gòu)的反向ESD電流導(dǎo)通路徑，以增強(qiáng)器件的ESD魯棒性，實(shí)現(xiàn)ESD脈沖的雙向防護(hù)。
[0020](3)本發(fā)明實(shí)例器件通過由所述第二 N+注入?yún)^(qū)、所述第五N+注入?yún)^(qū)、所述P阱、所述第一多晶硅柵、所述第一薄柵氧化層、所述第三N+注入?yún)^(qū)、所述第二多晶硅柵、所述第二薄柵氧化層、所述第四N+注入?yún)^(qū)和所述第二 P+注入?yún)^(qū)構(gòu)成叉指匪OS和寄生P阱電阻的阻容耦合電流路徑，以增強(qiáng)器件的ESD魯棒性，降低雙向SCR的電流導(dǎo)通路徑在所述P阱中的電流密度，增大SCR的導(dǎo)通電阻，提高維持電壓。
【附圖說明】
[0021 ]圖1是本發(fā)明實(shí)施例的器件結(jié)構(gòu)剖面圖；
[0022]圖2是本發(fā)明實(shí)例器件用于ESD保護(hù)的金屬連接圖；
[0023]圖3是本發(fā)明實(shí)例器件在ESD脈沖作用下的內(nèi)部等效電路圖。
[0024]圖4是本發(fā)明實(shí)例器件在ESD脈沖作用下的電流路徑及工作機(jī)制示意圖。
【具體實(shí)施方式】
[0025]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0026]本發(fā)明實(shí)例設(shè)計(jì)了一種具有內(nèi)嵌叉指NMOS雙向SCR結(jié)構(gòu)的ESD保護(hù)器件，既充分利用了SCR器件強(qiáng)電流處理能力特點(diǎn)，使器件在ESD脈沖作用下，形成PNPN結(jié)構(gòu)的ESD電流泄放路徑，又通過內(nèi)嵌叉指NMOS和寄生P阱電阻的阻容耦合電流路徑，降低雙向SCR電流導(dǎo)通路徑中的電流密度，增大SCR的導(dǎo)通電阻，提高維持電壓。
[0027]如圖1