本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板、顯示面板及顯示裝置。

背景技術(shù)：

現(xiàn)有技術(shù)中的像素電路如圖1所示，圖1為現(xiàn)有技術(shù)中一個(gè)薄膜晶體管控制像素顯示的像素電路；所述像素電路包括存儲(chǔ)電容Cst、顯示電容Clc、薄膜晶體管T1和掃描線G以及數(shù)據(jù)線SD，其中存儲(chǔ)電容Cst、顯示電容Clc并聯(lián)，其一公共端連接公共電壓信號(hào)源Vcom，另一公共端連接薄膜晶體管T1的漏極；薄膜晶體管T1的第二端與數(shù)據(jù)線SD連接；薄膜晶體管T1的柵極與掃描線G連接，薄膜晶體管T1用于控制顯示器的顯示。

在顯示器的顯示保持期間，存儲(chǔ)電容Cst進(jìn)行放電保持顯示。但由于薄膜晶體管存在較大漏電流(即圖1中的AC節(jié)點(diǎn)之間存在漏電流)，而影響顯示器的顯示品質(zhì)，尤其對(duì)于低頻顯示時(shí)，顯示保持期間較長(zhǎng)，漏電流的影響更為明顯。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種陣列基板、顯示面板及顯示裝置，以解決現(xiàn)有技術(shù)中像素電路中的漏電流較大，對(duì)顯示品質(zhì)影響較大的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種陣列基板，包括：

掃描線和數(shù)據(jù)線，所述掃描線與所述數(shù)據(jù)線絕緣交叉限定多個(gè)像素單元，所述像素單元包括n個(gè)串聯(lián)的薄膜晶體管和像素電極，其中，n為正整數(shù)，且n≧2；

所述n個(gè)串聯(lián)的薄膜晶體管中的第1個(gè)薄膜晶體管的漏極與所述像素電極連接，第n個(gè)薄膜晶體管的源極連接至一所述數(shù)據(jù)線，用于接收數(shù)據(jù)電壓信號(hào)；

所述n個(gè)串聯(lián)的薄膜晶體管中的每個(gè)薄膜晶體管的柵極接收一掃描電壓信號(hào)，其中，第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，i，j為正整數(shù)，1≤i≤n，1≤j≤n，且i≠j。

本發(fā)明還提供了一種顯示面板，所述顯示面板包括上面所述的陣列基板。

另外，本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括上面所述的顯示面板。

經(jīng)由上述的技術(shù)方案可知，本發(fā)明提供的陣列基板的像素單元中包括n個(gè)串聯(lián)的薄膜晶體管和像素電極，所述n個(gè)串聯(lián)的薄膜晶體管中的每個(gè)薄膜晶體管的柵極接收一掃描電壓信號(hào)，其中，第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，i，j為正整數(shù)，1≤i≤n，1≤j≤n，且i≠j。即通過設(shè)置第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，使得n個(gè)串聯(lián)的薄膜晶體管的關(guān)態(tài)電壓不相同，且第i個(gè)薄膜晶體管的關(guān)態(tài)電壓小于原來薄膜晶體管的關(guān)態(tài)電壓，從而降低了通過第i個(gè)薄膜晶體管的漏電流，進(jìn)而降低了n個(gè)串聯(lián)的薄膜晶體管的漏電流，進(jìn)而減小了漏電流對(duì)顯示的影響，提高了顯示品質(zhì)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中一個(gè)薄膜晶體管控制像素顯示的像素電路；

圖2為現(xiàn)有技術(shù)中兩個(gè)薄膜晶體管控制像素顯示的像素電路；

圖3A為單個(gè)a-Si薄膜晶體管的ID-VG特性曲線；

圖3B為單個(gè)LTPS薄膜晶體管的ID-VG特性曲線；

圖4是本發(fā)明實(shí)施例提供的一種陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖；

圖5為本發(fā)明實(shí)施例提供的又一種陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖；

圖6為本發(fā)明實(shí)施例提供的再一種陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖；

圖7為本發(fā)明實(shí)施例提供的一種陣列基板對(duì)應(yīng)的等效像素電路圖中的分壓元件為多個(gè)串聯(lián)分壓晶體管的示意圖；

圖8為本發(fā)明實(shí)施例提供的再一種陣列基板對(duì)應(yīng)的等效像素電路圖中的分壓元件為多個(gè)并聯(lián)分壓晶體管的示意圖；

圖9是本發(fā)明實(shí)施例提供的一種顯示面板的示意圖；

圖10是本發(fā)明實(shí)施例提供的一種顯示裝置的示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖2為現(xiàn)有技術(shù)中兩個(gè)薄膜晶體管控制像素顯示的像素電路，圖2所示像素電路，比圖1所示像素電路多串聯(lián)一個(gè)薄膜晶體管T2，薄膜晶體管T1和薄膜晶體管T2的柵極同時(shí)連接到掃描線G1上，接收同一掃描電壓信號(hào)，用于控制顯示器的顯示。但同樣地，由于薄膜晶體管存在較大漏電流(即圖2中的AC節(jié)點(diǎn)之間存在漏電流)，而影響顯示器的顯示品質(zhì)，尤其對(duì)于低頻顯示時(shí)，顯示保持期間較長(zhǎng)，漏電流的影響更為明顯。

請(qǐng)參見圖3A和圖3B，圖3A為單個(gè)a-Si薄膜晶體管的ID-VG特性曲線，當(dāng)薄膜晶體管的漏源之間的電壓VDS保持不變時(shí)，漏電流ID與柵源電壓VGS的關(guān)系，從圖3A中可以看出，對(duì)于VGS取定值，如-10V(a-Si薄膜晶體管的關(guān)態(tài)電壓一般為-10V)時(shí)，薄膜晶體管的漏電流ID隨漏源電壓VDS的降低而降低；圖3B為單個(gè)LTPS(低溫多晶硅，Low Temperature Ploy Silicon)薄膜晶體管的ID-VG特性曲線，從圖3B中也可以看出，對(duì)于VGS取定值，如-4V(LTPS薄膜晶體管的關(guān)態(tài)電壓一般為-4V)時(shí)，薄膜晶體管的漏電流ID隨漏源電壓VDS的降低而降低。

因此，可以通過降低薄膜晶體管的漏源電壓VDS來降低薄膜晶體管的漏電流。本發(fā)明基于上述原理，提供一種陣列基板，所述陣列基板包括：

掃描線和數(shù)據(jù)線，所述掃描線與所述數(shù)據(jù)線絕緣交叉限定多個(gè)像素單元，所述像素單元包括n個(gè)串聯(lián)的薄膜晶體管和像素電極，其中，n為正整數(shù)，且n≧2；

所述n個(gè)串聯(lián)的薄膜晶體管中的第1個(gè)薄膜晶體管的漏極與所述像素電極連接，第n個(gè)薄膜晶體管的源極連接至一所述數(shù)據(jù)線，用于接收數(shù)據(jù)電壓信號(hào)；

所述n個(gè)串聯(lián)的薄膜晶體管中的每個(gè)薄膜晶體管的柵極接收一掃描電壓信號(hào)，其中，第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，i，j為正整數(shù)，1≤i≤n，1≤j≤n，且i≠j。

本發(fā)明實(shí)施例通過設(shè)置第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，使得n個(gè)串聯(lián)的薄膜晶體管的關(guān)態(tài)電壓不相同，使第i個(gè)薄膜晶體管的源漏極間電阻小于第j個(gè)薄膜晶體管的源漏極間電阻，使得第i個(gè)薄膜晶體管的分壓減小，從而使得第i個(gè)薄膜晶體管中單位時(shí)間內(nèi)通過的載流子數(shù)量降低，降低了通過第i個(gè)薄膜晶體管的漏電流，從而降低了n個(gè)串聯(lián)的薄膜晶體管的漏電流，進(jìn)而減小了漏電流對(duì)顯示的影響，提高了顯示品質(zhì)。

需要說明的是，本發(fā)明不限定第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)的具體實(shí)現(xiàn)方式，可以使每個(gè)薄膜晶體管的柵極均連接一根掃描線，通過在掃描線上增加不同的掃描電壓信號(hào)實(shí)現(xiàn)第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，即所述n個(gè)薄膜晶體管中的第i個(gè)薄膜晶體管的柵極與一所述掃描線相連，第j個(gè)薄膜晶體管的柵極與另一所述掃描線相連，這兩根掃描線上所加掃描電壓信號(hào)不同，使得第i個(gè)薄膜晶體管的柵極所連掃描線上的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所連掃描線上的掃描電壓信號(hào)。

也可以通過在第i個(gè)薄膜晶體管柵極和第j個(gè)薄膜晶體管的柵極與相同的掃描線之間增加不同的分壓元件實(shí)現(xiàn)第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)。如在第i個(gè)薄膜晶體管柵極和掃描線之間增加分壓能力較大的分壓元件，進(jìn)而使得第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)。

下面以兩個(gè)薄膜晶管串聯(lián)為例對(duì)本發(fā)明進(jìn)行介紹，圖4是本發(fā)明實(shí)施例提供的一種陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖，所述陣列基板包括：

掃描線和數(shù)據(jù)線SD，掃描線與數(shù)據(jù)線SD絕緣交叉限定多個(gè)像素單元，像素單元包括兩個(gè)串聯(lián)的薄膜晶體管和像素電極；本實(shí)施例中像素單元還可以包括顯示電容和/或存儲(chǔ)電容，顯示電容和/或存儲(chǔ)電容的一極板為像素電極。

通常情況，如圖4所示，圖4為本發(fā)明實(shí)施例提供的陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖，像素單元同時(shí)包括顯示電容Clc和存儲(chǔ)電容Cst，且顯示電容和存儲(chǔ)電容相互并聯(lián)，顯示電容Clc和存儲(chǔ)電容Cst的一極板為像素電極。

兩個(gè)串聯(lián)的薄膜晶體管如圖4所示，第一薄膜晶體管T1的漏極連接存儲(chǔ)電容Cst和顯示電容Clc的公共端，也即所述像素電極；第一薄膜晶體管T1的源極連接第二薄膜晶體管T2的漏極；第二薄膜晶體管T2的源極連接數(shù)據(jù)線SD；第一薄膜晶體管T1的柵極連接第一掃描線G1，第二薄膜晶體管T2的柵極連接第二掃描線G2；其中，第一掃描線G1上的掃描電壓信號(hào)小于或大于第二掃描線上的掃描電壓信號(hào)。

具體的，第一掃描線G1上的掃描電壓信號(hào)與第二掃描線上的掃描電壓信號(hào)不同。如圖4所示，節(jié)點(diǎn)Q’的電位與節(jié)點(diǎn)Q的電位不同，使得第一薄膜晶體管T1和第二薄膜晶體管T2處于不同的狀態(tài)，從而使得節(jié)點(diǎn)A與節(jié)點(diǎn)B之間的電阻(也即第一薄膜晶體管T1的源極/漏極之間的電阻)R_AB不等于節(jié)點(diǎn)B與節(jié)點(diǎn)C之間的電阻(也即第二薄膜晶體管T2的源極/漏極之間的電阻)R_BC，進(jìn)而使得節(jié)點(diǎn)A與節(jié)點(diǎn)B之間的電壓V_AB不等于節(jié)點(diǎn)B與節(jié)點(diǎn)C之間的電壓V_BC，這樣總有一個(gè)薄膜晶體管的關(guān)態(tài)電壓是小于1/2(V_AB+V_BC)，例如通過不同的掃描線上增加不同的掃描電壓信號(hào)，使得R_AB＝1/4R_BC，此時(shí)V_AB＝1/5V_AC(假定V_AC＝5V)那么，V_AB＝1V，也即第一薄膜晶體管T1的漏極/源極之間電壓V_ds為1V，其對(duì)應(yīng)的漏電流明顯小于現(xiàn)有技術(shù)中薄膜晶體管的漏源間電壓2.5V對(duì)應(yīng)的漏電流。

可選的，n個(gè)串聯(lián)的薄膜晶體管中的第i個(gè)薄膜晶體管的柵極所連的掃描線上掃描電壓信號(hào)(在本實(shí)施例中，也即第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào))小于第j個(gè)薄膜晶體管的柵極所連的掃描線上的掃描電壓信號(hào)(在本實(shí)施例中，也即第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào))，且i<j。具體的，由于第i個(gè)薄膜晶體管的的柵極所接收的掃描電壓信號(hào)較小，其單位時(shí)間內(nèi)可通過的載流子數(shù)量較小，限定了n個(gè)串聯(lián)的薄膜晶體管的整體漏電流，通過設(shè)置i<j，使得單位時(shí)間內(nèi)可通過載流子數(shù)量較小的薄膜晶體管靠近像素電極一側(cè)，保證了流向像素電極的漏電流較小，從而減小了漏電流對(duì)顯示的影響，提高了顯示品質(zhì)。

示例性的，請(qǐng)繼續(xù)參考圖4，第一掃描線G1上的掃描電壓信號(hào)小于第二掃描線G2上的掃描電壓信號(hào)，使得第一薄膜晶體管T1的電阻較小，分壓較小，其單位時(shí)間內(nèi)可通過的載流子數(shù)量較小，從而限定了串聯(lián)的兩個(gè)薄膜晶體管的整體漏電流。而第一薄膜晶體管T1靠近像素電極一側(cè)，保證了流向像素電極的漏電流較小，減小了漏電流對(duì)顯示的影響，提高了顯示品質(zhì)。

圖5為本發(fā)明實(shí)施例提供的又一種陣列基板對(duì)應(yīng)的等效像素電路圖。包括掃描線G和數(shù)據(jù)線SD，掃描線G與數(shù)據(jù)線SD絕緣交叉限定多個(gè)像素單元，像素單元包括2個(gè)串聯(lián)的薄膜晶體管和像素電極，示例性的，如圖5所示，本實(shí)施例中像素單元還包括顯示電容Clc和存儲(chǔ)電容Cst，顯示電容Clc和存儲(chǔ)電容Cst相互并聯(lián)，顯示電容Clc和存儲(chǔ)電容Cst的一極板為所述像素電極。其中第一薄膜晶體管T1的漏極與像素電極連接，第二薄膜晶體管T2的源極連接至一數(shù)據(jù)線SD，用于接收數(shù)據(jù)電壓信號(hào)。

所述像素單元還包括至少一個(gè)分壓元件，所述第i個(gè)薄膜晶體管的柵極與一所述分壓元件連接，所述分壓元件與一所述掃描線連接。即第i個(gè)薄膜晶體管的柵極與掃描線之間還包括分壓元件；而需要說明的是，第j個(gè)薄膜晶體管的柵極可以直接與所述掃描線相連，也可以通過分壓元件與所述掃描線相連。需要說明的是，與第i個(gè)薄膜晶體管的柵極相連的分壓元件和與第j個(gè)薄膜晶體管的柵極相連的分壓元件的分壓能力不相同，從而使得第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)。

本實(shí)施例中，所述分壓元件可以電阻，也可以是薄膜晶體管，本實(shí)施例中對(duì)此不做限定，可選地，所述分壓元件包括至少一個(gè)分壓晶體管，所述至少一個(gè)分壓晶體管的柵極均連接所述掃描線。且與所述分壓元件中的所述至少一個(gè)分壓晶體管的柵極連接的所述掃描線與所述第j個(gè)薄膜晶體管的柵極連接，即，本實(shí)施例中第j個(gè)薄膜晶體管的柵極直接與所述掃描線相連。需要說明的是，當(dāng)所述分壓元件中包括多個(gè)薄膜晶體管時(shí)，多個(gè)薄膜晶體管可以串聯(lián)，或者并聯(lián)，本實(shí)施例中對(duì)此不做限定。

如圖5所示，本實(shí)施例中可選地，分壓元件包括一個(gè)分壓晶體管T0；分壓晶體管T0的柵極與其源極相連，并連接至掃描線G，分壓晶體管T0的漏極與第一薄膜晶體管T1的柵極相連。由于分壓晶體管T0的存在，使得節(jié)點(diǎn)Q’的電位小于節(jié)點(diǎn)Q的電位，使得第一薄膜晶體管T1和第二薄膜晶體管T2處于不同的狀態(tài)，從而使得節(jié)點(diǎn)A與節(jié)點(diǎn)B之間的電阻(也即第一薄膜晶體管T1的源極/漏極之間的電阻)R_AB小于節(jié)點(diǎn)B與節(jié)點(diǎn)C之間的電阻(也即第二薄膜晶體管T2的源極/漏極之間的電阻)R_BC，節(jié)點(diǎn)A與節(jié)點(diǎn)B之間的電壓V_AB小于節(jié)點(diǎn)B與節(jié)點(diǎn)C之間的電壓V_BC，第一薄膜晶體管T1的漏源間電壓V_ds對(duì)應(yīng)的漏電流明顯小于現(xiàn)有技術(shù)中薄膜晶體管的漏源間1/2(V_AB+V_BC)對(duì)應(yīng)的漏電流。

本實(shí)施例中通過分壓元件實(shí)現(xiàn)第i個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于第j個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)，從而使得第i個(gè)薄膜晶體管的分壓較小，單位時(shí)間內(nèi)通過的載流子的數(shù)量較少，第i個(gè)薄膜晶體管限定了n個(gè)串聯(lián)的薄膜晶體管的整體漏電流，進(jìn)而保證了畫面的顯示品質(zhì)。

需要說明的是，本發(fā)明實(shí)施例中還提供一種陣列基板像素單元包括三個(gè)串聯(lián)的薄膜晶體管和多條掃描線，以及數(shù)據(jù)線，第一薄膜晶體管的漏極與像素電極電連接，本實(shí)施中所述像素電極為顯示電容和存儲(chǔ)電容的一個(gè)公共極板，第三薄膜晶體管T3的源極與數(shù)據(jù)線電連接；第一薄膜晶體管的柵極所接收的掃描電壓信號(hào)、第二薄膜晶體管的柵極所接收的掃描電壓信號(hào)和第三薄膜晶體管的柵極所接收的掃描電壓信號(hào)至少存在一個(gè)掃描電壓信號(hào)與其他兩個(gè)掃描電壓信號(hào)不同。

可選地，本實(shí)施例中如圖6所示，為一種陣列基板對(duì)應(yīng)的等效像素電路圖的示意圖，第一薄膜晶體管T1的柵極電連接第一掃描線G1、第二薄膜晶體管T2的柵極電連接第二掃描線G2、第三薄膜晶體管T3的柵極電連接第三掃描線G3，第一掃描線G1、第二掃描線G2和第三掃描線G3上分別施加不同的電壓信號(hào)，從而使得第一薄膜晶體管T1的柵極所接收的掃描電壓信號(hào)、第二薄膜晶體管T2的柵極所接收的掃描電壓信號(hào)和第三薄膜晶體管T3的柵極所接收的掃描電壓信號(hào)不同。

另外，可選地，本實(shí)施例中還可如圖7所示，圖7為本發(fā)明實(shí)施例提供的一種陣列基板對(duì)應(yīng)的等效像素電路圖中的分壓元件為多個(gè)串聯(lián)分壓晶體管的示意圖，其中，第一薄膜晶體管T1的柵極與掃描線G之間包括分壓元件T01，分壓元件T01包括多個(gè)薄膜晶體管，多個(gè)薄膜晶體管相互串聯(lián)，第二薄膜晶體管T2與掃描線G之間也可以包括分壓元件T02，分壓元件T02可以是薄膜晶體管，也可以是電阻，本實(shí)施例中不進(jìn)行限定。另外，分壓元件T02可以僅包括一個(gè)薄膜晶體管，也可以包括多個(gè)薄膜晶體管，本實(shí)施中可選地，僅為一個(gè)薄膜晶體管。需要說明的是，當(dāng)分壓元件T02包括多個(gè)薄膜晶體管時(shí)，可以與分壓元件T01的薄膜晶體管個(gè)數(shù)相同，結(jié)構(gòu)相似，也可以不同設(shè)置。

如圖8所示，圖8為本發(fā)明實(shí)施例提供的再一種陣列基板對(duì)應(yīng)的等效像素電路圖中的分壓元件為多個(gè)并聯(lián)分壓晶體管的示意圖，其中，分壓元件T01’中的多個(gè)薄膜晶體管還可以并聯(lián)設(shè)置，同樣的，第二薄膜晶體管T2與掃描線G之間也可以包括分壓元件T02’，分壓元件T02’可以是薄膜晶體管，也可以是電阻，本實(shí)施例中不進(jìn)行限定。另外，分壓元件T02’可以僅包括一個(gè)薄膜晶體管，也可以包括多個(gè)薄膜晶體管，本實(shí)施中可選地，僅為一個(gè)薄膜晶體管。需要說明的是，當(dāng)分壓元件T02’包括多個(gè)薄膜晶體管時(shí)，可以與分壓元件T01’的薄膜晶體管個(gè)數(shù)相同，結(jié)構(gòu)相似，也可以不同設(shè)置。

本實(shí)施例中對(duì)此不做詳細(xì)說明，只要能起到分壓作用即可，當(dāng)然還可以串并聯(lián)設(shè)置。另外，所述分壓元件還可以是電阻，本實(shí)施例中同樣不進(jìn)行限定。

請(qǐng)參見圖7和圖8，由于第一薄膜晶體管T1的柵極Q1所接收的掃描電壓信號(hào)、第二薄膜晶體管T2的柵極Q2所接收的掃描電壓信號(hào)和第三薄膜晶體管T3的柵極Q3所接收的掃描電壓信號(hào)不同。V_AB不等于V_BC，且不等于V_CD，這樣總有一個(gè)薄膜晶體管的關(guān)態(tài)電壓是小于1/3(V_AB+V_BC+V_CD)，關(guān)態(tài)電壓小的薄膜晶體管能夠限定三個(gè)串聯(lián)的薄膜晶體管流向像素電極的整體漏電流的大小。

可選的，所述n個(gè)串聯(lián)的薄膜晶體管中的第1個(gè)至第m個(gè)薄膜晶體管中任一薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于所述n個(gè)串聯(lián)的薄膜晶體管中的第m+1個(gè)至第n個(gè)薄膜晶體管中任一薄膜晶體管的柵極所接收的掃描電壓信號(hào)，m為正整數(shù)，且1≤m＜n。這樣設(shè)置，使得單位時(shí)間內(nèi)可通過載流子數(shù)量較小的薄膜晶體管均位于靠近像素電極的一側(cè)，進(jìn)一步保證了通過像素電極的漏電流較小，進(jìn)而減小了漏電流對(duì)顯示的影響，提高了顯示品質(zhì)。

可選的，所述n個(gè)串聯(lián)的薄膜晶體管中的第1個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)小于其他薄膜晶體管的柵極所接收的掃描電壓信號(hào)，這樣設(shè)置，使得第1個(gè)薄膜晶體管的分壓最小，單位時(shí)間內(nèi)通過的載流子的數(shù)量最小，第1個(gè)薄膜晶體管限定了由n個(gè)串聯(lián)的薄膜晶體管流向像素電極的整體漏電流的大小，由于第1個(gè)薄膜晶體管直接與像素電極電連接，保證了像素電極中通過的漏電流最小。需要說明的是，其他薄膜晶體管的柵極所接收的掃描電壓信號(hào)可以相同，也可以不相同，本實(shí)施例中對(duì)此不做限定。

可選的，所述n個(gè)串聯(lián)的薄膜晶體管中的第n個(gè)薄膜晶體管的柵極所接收的掃描電壓信號(hào)大于其他薄膜晶體管的柵極所接收的掃描電壓信號(hào)。這樣設(shè)置，使得第n個(gè)薄膜晶體管分壓最大，其單位時(shí)間內(nèi)可以通過的載流子最多，容易受其他因素影響造成流過的漏電流增大，通過設(shè)置第n個(gè)薄膜晶體管遠(yuǎn)離像素電極，避免了其他因素的影響，保證了流經(jīng)像素電極的漏電流較小。需要說明的是，其他薄膜晶體管的柵極所接收的掃描電壓信號(hào)可以相同，也可以不相同，本實(shí)施例中對(duì)此不做限定。

可選的，n個(gè)串聯(lián)的薄膜晶體管為低溫多晶硅薄膜晶體管。具體的，低溫多晶硅薄膜晶體管具有較高的電子遷移速率，使得薄膜晶體管的反應(yīng)速度極快，保證了像素單元具有較快的充放電速度；另外使得薄膜晶體管在像素單元中的占用面積可以做的更小、更薄，一方面可以降低顯示面板功耗，另一方面，保證了像素單元具有較高的開口率。

需要說明的是，上述實(shí)施方式僅以液晶顯示面板的陣列基板為例對(duì)本發(fā)明進(jìn)行了說明，并非對(duì)本發(fā)明的限定，本發(fā)明還適用于有機(jī)發(fā)光顯示面板。另外，本實(shí)施例僅以兩個(gè)薄膜晶體管串聯(lián)和三個(gè)薄膜晶體管串聯(lián)對(duì)本發(fā)明進(jìn)行了說明，并非對(duì)本發(fā)明的限定。

本發(fā)明實(shí)施例還提供了一種顯示面板，圖9是本發(fā)明實(shí)施例提供的一種顯示面板的示意圖，參考圖9，所述顯示面板包括本發(fā)明任意實(shí)施例所述的陣列基板100。

可選的，所述顯示面板還包括與陣列基板100相對(duì)設(shè)置的彩膜基板300，以及設(shè)置于陣列基板100和彩膜基板300之間的液晶層200。彩膜基板300上設(shè)置有黑矩陣，所述n個(gè)串聯(lián)的薄膜晶體管在彩膜基板300的正投影位于所述黑矩陣內(nèi)。

可選的，所述顯示面板的畫面刷新頻率范圍為0.5Hz-45Hz，當(dāng)畫面刷新頻率大于45Hz時(shí)，會(huì)帶來較大的功耗，造成資源和能量的損耗，而本發(fā)明提供的顯示面板，通過上述實(shí)施方式中的結(jié)構(gòu)設(shè)計(jì)，可以有效地降低顯示面板的畫面刷新頻率，同時(shí)使得顯示面板在較低頻率下仍具有穩(wěn)定的顯示畫面，從而在保證具有較高的畫面顯示質(zhì)量的同時(shí)，降低了顯示面板的功耗。

本發(fā)明實(shí)施例還提供了一種顯示裝置，圖10是本發(fā)明實(shí)施例提供的一種顯示裝置的示意圖，參考圖10，顯示裝置400包括顯示面板500，顯示面板500包括本發(fā)明任意實(shí)施例所述的陣列基板，其中，顯示裝置400可以為如圖中所示的手機(jī)，也可以為電腦、電視機(jī)、智能穿戴顯示裝置等，本實(shí)施例對(duì)此不作特殊限定。

需要說明的是，本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。

對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。