專利名稱：一種光波導芯片與pd陣列的耦合封裝結構的制作方法
技術領域：
本發(fā)明涉及一種光波導芯片和F1D (Photo-Diode光電二極管)陣列稱合封裝結構，本發(fā)明屬于通信領域。
背景技術：
隨著高速信息化技術的發(fā)展，集成光學器件的發(fā)展已成為未來光通信、光計算、光傳感等各領域交錯發(fā)展的必然趨勢。隨著信息容量不斷變大，其傳輸速率也不斷提高，這樣對系統(tǒng)中器件的集成度和穩(wěn)定性要求也不斷提高。高速光通信的發(fā)展越來越迅速，其中一個很重要的特點是器件集成度提高，光電子集成技術將更廣泛的應用在系統(tǒng)中。100G光通信中采用PM-QPSK調(diào)制，PM-QPSK是一種偏振的復用及相位的調(diào)制，其接收機的電速率達25Gbps。因為光探測器的帶寬與半導體材料內(nèi)載流子穿越時間和信號處理電路響應時間有關，所以與低速ro相比高速ro光電探測器具有更小的穿越時間，其光敏面也更小，其對準操作的難度也更大，同時對光斑的相對位置偏離也更敏感。這樣，保證接收機的整體穩(wěn)定性，同時提升其生產(chǎn)效率也就尤為重要。影響接收機穩(wěn)定性的外界因素主要是周圍環(huán)境溫度的變化，如何減少環(huán)境溫度對接收機性能的影響成為接收機制作過程中需要克服的一個難題。由于器件選用的材料，結構或制造封裝工藝方面存在著某些缺陷和不足，不同的材料的熱膨脹冷縮造成器件內(nèi)部結構的變化，引起內(nèi)部光路的某些變動或偏離，這種變動或偏離可能是可逆的，也有可能是永久的，這取決于材料、結構、工藝等多種因素。這樣，我們就需要一個方法來消除這種偏離，使耦合結構穩(wěn)定。在光學接收機中，光信號經(jīng)過波導芯片進入ro中實現(xiàn)光到電的轉換，光信號從波導芯片到ro的耦合設計是光學接收機中一個關鍵技術，它直接影響到接收機的插入損耗、共模抑制比、回波損耗等性能指標。而通常在光電子器件進行光信號耦合過程中，我們并不會考慮溫度對光電器件性能的影響。器件在常溫下能夠正常工作，如果把光電子器件應用在較寬的溫度范圍內(nèi)，波導芯片和ro的相對位置就有可能發(fā)生偏移，這樣就會大大降低耦合效率，同時會影響后續(xù)電路中電信號的輸出結果，更嚴重的可能導致產(chǎn)品不合格。在文章“Packaging for a 40 channel Parallel Optical Interconnection Module with An Over 25 Gbit/s Throughput”中，作者提出了一種波導芯片與F1D陣列率禹合封裝結構，這種結構在_5 75度溫度范圍內(nèi)，由于各個材料膨脹系數(shù)不同，波導芯片與H)陣列的相對位置最大發(fā)生微米級別的偏差，位置的偏差將直接導致耦合效率下降，甚至會影響到整個模塊的正常工作?；谏鲜龅南到y(tǒng)穩(wěn)定性要求和實際樣品缺陷，我們經(jīng)過長時間的研究和實驗，終于找到了解決的辦法。

發(fā)明內(nèi)容
本發(fā) 明的目的是克服現(xiàn)有技術存在的技術問題，提出了一種具有改善了溫度特性及良好機械穩(wěn)定性的光波導芯片和F1D(Photc)-Diode光電二極管)陣列稱合封裝結構。本發(fā)明所采用的技術方案是
一種光波導芯片和ro陣列的耦合封裝裝置，所述的耦合封裝裝置包括有底板、設置在底板上的波導支撐架、固定于波導支撐架上的波導芯片、設置在底板上的基板；所述的波導芯片由襯底、下包層、供光信號傳輸?shù)男緦?、上包層所構成，其輸出端面設置成具有傾斜角度且其上鍍有全反射薄膜的斜面，其襯底背面設置有第三標識線面；所述的基板上分別設置有第一標識線面和第二標識線面，其第一標識線面處粘接有光敏面向上的ro陣列，其第二標識線面處粘接有開口向上的U型墊塊，所述U型墊塊的槽寬與波導芯片的寬度相同；所述的波導芯片以其第三標識線面同所述第二標識線面寬度相對應貫穿設置于所述U型墊塊的U型槽內(nèi)且位于所述ro陣列的正上方。所述第三標識線面與波導芯片斜邊邊緣距離L為L=xl+Ll-hl*tan(90-2*A);式中χ 為ro陣列光敏面光敏面位置距第一標識線面的右側標識線距離，Li為第一標識線面與第二標識線面之間的間距，hi為波導芯片與ro陣列之間的高度差，A為波導芯片輸出端面的傾斜角度。所述的波導芯片輸出端面的傾斜角A為40° <A〈43°或者47° <A〈50°。所述的U型墊塊的U型槽高度h為h>x3+x2 ;式中x3為波導芯片的最大振幅，x2為ro陣列的高度。所述的全反射薄膜為多層介質氧化物薄膜或者是濺射的金屬膜。所述U型墊塊的材質為石英。所述的波導芯片與波導支撐架之間由硅橡膠粘接。所述的PD陣列與第一標識線面之間以及U型墊塊與第二標識線面之間采用熱固化膠粘接。本發(fā)明專利提供了一種光波導芯片與ro陣列的耦合封裝結構，其優(yōu)點在于
I、U型墊塊的使用限制了波導芯片的空間位置，限制波導芯片除縱向維度外其他維度的運動，而通過波導芯片背面設置的標識線，可以實現(xiàn)軸向位置的控制。這樣實現(xiàn)了光波導芯片與ro陣列的無源對準。2、U型墊塊的使用，使波導懸空部分的長度減小，減小由于溫度變化引起的波導端面光斑位移的變化量，保證耦合效率在_5 75度的工作溫度范圍內(nèi)不發(fā)生變化，滿足產(chǎn)品在實際工作中的需要。3、通過設計U型墊塊高度，限制了波導芯片與ro陣列的高度距離。保證在對準過程中或者對準完成后，整個模塊受到震動或者沖擊時，波導芯片與ro陣列不發(fā)生磕碰，保證了波導芯片與ro陣列的完整性，解決了該結構的機械可靠性問題。4、波導芯片斜面角度設計成略大于45度或者小于45度，這種設計能夠避免經(jīng)過波導芯片上包層和ro光敏面反射的光線沿原光路反射回波導芯片，產(chǎn)生額外的回波損耗。


圖1.本發(fā)明波導芯片銳角角度等于45度結構及光路示意 圖2.本發(fā)明波導芯片銳角角度小于45度結構及光路示意 圖3.本發(fā)明度波導芯片銳角角度大于45結構及光路示意 圖4.本發(fā)明U型墊塊示意 圖5.本發(fā)明耦合結構整體示意圖； 圖6a.本發(fā)明基板上的標識線示意 圖6b.本發(fā)明波導芯片上的標識線示意 圖7a.本發(fā)明標識線面設計示意 圖7b.本發(fā)明H)陣列粘接后示意 圖8.本發(fā)明耦合結構示意 其中
101、波導芯片；102、Η)陣列；
103、基板；104、U型墊塊；
105、波導支撐架；106、波導芯片中光路；
107、底板；108、第一標識線面；
109、第二標識線面；110、第三標識線面；
111、斜面；112、ro陣列光敏面
L1:第一標識線面108與第二標識線面109之間的間距；
L2 U型墊塊104到波導頂端的懸空部分波導長度；
L3 :從波導支持架105開始到波導芯片101頂端這部分波導長度；
L :第三標識線面110距波導芯片101斜邊邊緣距離；
Xl =PD陣列光敏面位置距第一標識線面的右側標識線距離；
x2 PD陣列高度；
x3 :波導芯片101的最大振幅；
Wl :第二標識線面109寬度；
W :第三標識線面寬度；
A :波導芯片輸出端面的斜面角度；
h U型墊塊的U型槽的高度；
h1:波導芯片與ro陣列之間的高度差；
具體實施例方式結合附圖對本發(fā)明進一步的說明。本發(fā)明提供了一種光波導芯片與ro陣列耦合封裝結構如圖5所示，包括波導芯片10UPD陣列102、波導支撐架105、基板103、U型墊塊104。基板103和波導支撐架105分別設置底板107上面，波導芯片101固定于波導支撐架105上，所述波導芯片101輸出端面具有一定的傾斜角，并且其端面鍍有全反射薄膜，使經(jīng)過所述斜面發(fā)生全反射的光偏轉一定角度后斜射到所述ro陣列102的光敏面上?；?03上面設置有如圖6a所示的第一標識線面108、第二標識線面109?；?03設置于底板107上，其第一標識線面108和第二標識線面109向上，ro陣列102光敏面向上粘接于基板103的第一標識線面108處。基板103上還設置有U型墊塊104，U型墊塊104的底部粘接于基板103的第二標識線面109處，即第二標識線面109處粘接有開口向上的U型墊塊104。H)陣列與第一標識線面之間以及U型墊塊與第二標識線面之間采用熱固化膠粘接。U型墊塊104的U型槽寬度設計與波導芯片101的寬度相等，其材料為膨脹系數(shù)小的石英材料，波導芯片與波導支撐架之間由材質較軟的硅橡膠粘接。如圖6b所示，波導芯片101襯底背面設置有第三標識線面110。波導芯片101以其第三標識線面110同U型墊塊104的第二標識面109寬度相對應固定在U型墊塊104的U型槽內(nèi)，波導芯片101貫穿設置于U型墊塊104的U型槽內(nèi)且位于H)陣列102的正上方。波導芯片101通過高精度的切片工藝進行切片，保證其寬度一致性。本發(fā)明此處的底板107僅僅提供一個粘接固定平面，在實際應用中，本發(fā)明這種波導芯片101和ro陣列102耦合結構可以使用在模塊盒內(nèi)，放置波導支撐架的底板此時即是模塊盒的底面。下面結合圖6a、6b、7a、7 b具體闡述標識線面位置的設計，如圖6a，第一標識線面108與第二標識線面109之間的間距為LI，第一標識線面108長寬分別與H)陣列長寬相 等，當ro陣列粘接到第一標識線面108后，如圖7b所示，ro陣列光敏面112的光敏面位置距第一標識線面的右側標識線距離為xl，第二標識線面109寬度設計為W1，實際設計中取Wl〈3mm，其長寬分別與U型墊塊長寬相等。第三標識線面的設計如圖6b，第三標識線面110距波導芯片101斜邊邊緣距離L，其標識線面寬度W等于第二標識線面的寬度，即W= Wl。下面結合圖7a說明第三標識線面110距波導芯片101斜邊邊緣距離L的長度設計。已知波導芯片輸出端面的斜面角度為A，波導芯片101距H)陣列102之間的高度差為hl，光線經(jīng)過斜面反射后產(chǎn)生180-2*A度的偏轉，經(jīng)過偏轉后的光線些入射至光敏面上，由三角關系可知
tan(90_2*A)= (xl+Ll-L) /hl ；
上述方程中角度A，高度hl，間距LI由我們先前設計，xl已知，由上面的條件可以求出距離L=xl+Ll-hl*tan(90-2*A)，即第三標識面110的位置，通過計算得出第三標識線面110距波導芯片101斜邊邊緣距離L的具體值，從而實現(xiàn)了沿波導芯片101軸向的耦合位置定位。在波導芯片101與ro陣列102對準過程中，波導芯片101有六個維度需要調(diào)節(jié)，各個維度都調(diào)節(jié)到位時才能保證波導芯片101與ro陣列102的有較高耦合效率，采用本發(fā)明的U型墊塊104的使用限制波導芯片101多個維度的調(diào)節(jié)，剩下的一維軸向的位置可由上述的第一標識線面、第二標識線面、第三標識線面進行固定，這樣實現(xiàn)了耦合結構的無源對準。本發(fā)明采用U型墊塊及標識線面的使用使得其波導芯片和ro陣列耦合過程簡單高效并且可靠性高。采用本發(fā)明的U型墊塊104，同時減小了波導芯片101和H)陣列102的耦合裝置中的波導芯片101的懸空部分的長度，如圖8所示。當沒有使用U型墊塊104時，外界環(huán)境溫度發(fā)生變化時，波導芯片101從波導支持架105開始到波導芯片101頂端這部分波導為懸空部分，這部分波導長度為L3，懸空部分波導在-5 75度工作溫度范圍內(nèi)將發(fā)生熱脹或者冷縮，這部分懸空部分波導芯片的熱脹冷縮會導致波導芯片101頂端出射光斑位置偏移，從波導芯片101頂端反射出來的光信號位置發(fā)生偏移甚至無法入射至ro陣列的光敏面中，直接導致波導芯片101效率的降低。根據(jù)線性膨脹系數(shù)公式，Λ L=LX a X ΔΤ ,其中L為物體總長，a為膨脹系數(shù)，Λ T為溫度的變化。在_5 75度工作溫度范圍內(nèi)，我們要減小光斑的偏移，就需要減小波導懸空部分長度。本發(fā)明使用U型墊塊104后，從U型墊塊104到波導頂端的懸空部分波導長度減小為L2，如果設計L3/L2=4，這樣使用U型墊104塊后，當外界溫度發(fā)生變化時，同樣波導懸空部分長度L2將發(fā)生熱脹冷縮，由于波導懸空部分長度減小了 3/4，所以從波導芯片101頂端發(fā)射出的光信號位置偏移將減小3/4。正是由于U型墊塊的使用，減小了波導芯片懸空部分的長度，減小了由于外界環(huán)境溫度變化引起的光斑位置的偏移，保證該耦合結構能夠在_5 75度的環(huán)境下面正常工作。本發(fā)明波導芯片101由襯底,下包層，芯層,上包層構成,光信號在其芯層傳輸。波導芯片101—端為斜面111，現(xiàn)有技術中波導芯片斜面角度設計為45度，當斜面角度是45度時，經(jīng)過H)光敏面反射和在波導芯片上包層產(chǎn)品菲涅爾反射的光信號將沿原光路入射回波導陣列中如圖1所示，產(chǎn)生額外的回波損耗；本發(fā)明的波導芯片斜面角度沒有設計成45度，該斜面111銳角角度可以是40° <A〈43°或者47° <A〈50°，該斜面鍍有對光信號其高反作用的膜層，該膜層可為多層介質氧化物薄膜或者是濺射的金屬膜，如金、鋁等，光信 號經(jīng)過該斜面反射后發(fā)生(180-2XA)度偏轉，射出上包層。銳角未設計成45度的優(yōu)點是避免經(jīng)過H)光敏面反射和在波導芯片上包層產(chǎn)品菲涅爾反射的光信號反射回波導芯片，產(chǎn)生額外的回波損耗。當斜面角度不等于45度時，如圖2的波導芯片銳角角度小于45度結構和圖3的波導芯片銳角角度大于45度結構，在這兩種情況的光路中，光線以一定的角度射出上包層。光線射出上包層產(chǎn)生菲涅爾反射的光信號及H)陣列光敏面上的反射光信號將無法沿原光路反射回波導芯片，避免了回波損耗的產(chǎn)生。因此本發(fā)明提供了一種波導芯片角度設計方案，避免額外回波損耗的產(chǎn)生。由于波導芯片101的斜面銳角的倒角非常尖銳，這個尖角稍微碰撞就很容易崩邊，而波導芯片101的芯層就在其倒角位置。如果波導芯片101發(fā)生磕碰崩邊后，損害了尖角的波導芯層，將導致光信號將無法在波導芯片的斜面產(chǎn)生反射，不能耦合進ro陣列中。本發(fā)明通過下面的技術方案來保護波導芯片的這個尖角記ro陣列高度為x2，然后我們可以先通過實驗來測量整個部件受到?jīng)_擊和振動時，波導芯片ιο 的最大振幅χ3，確定波導芯片101的最大振幅后，把U型墊塊104的U型槽的高度設計為h，使h>x3+x2，這樣可以保持放置于U型墊塊U型槽中的波導芯片101與ro陣列102有一固定的距離。在波導芯片前后移動對準過程中，波導芯片101與ro陣列102 —直保持這個距離為h-X2，波導芯片101不會與ro陣列102發(fā)生磕碰；對準完成后，當整個部件受到震動或者沖擊時，波導芯片101產(chǎn)生小幅度的振動，此時ro陣列102與波導芯片101也能保持h-x2-x3>0的間距，避免了PD陣列102和波導芯片101之間發(fā)生物理碰撞。本發(fā)明通過的U型墊塊104高度的設計，避免波導芯片和ro陣列對準完成后或者整個部件受到震動或者沖擊時，波導芯片101產(chǎn)生小幅度的震動與ro陣列102發(fā)生磕碰，保護了波導芯片101同時也保護了 ro陣列102，解決了該結構機械可靠性問題。雖然本發(fā)明已經(jīng)詳細地示出并描述了相關的特定的實施例參考，但本領域的技術人員能夠應該理解，在不背離本發(fā)明的精神和范圍內(nèi)可以在形式上和細節(jié)上作出各種改變。這些改變都將落入本發(fā)明的權利要求所要求的保護范圍。
權利要求
1.一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述的耦合封裝裝置包括有底板(107)、設置在底板(107)上的波導支撐架(105)、固定于波導支撐架(105)上的波導芯片(101 )、設置在底板(107)上的基板(103); 所述的波導芯片(101)由襯底、下包層、供光信號傳輸?shù)男緦?、上包層所構成，其輸出端面設置成具有傾斜角度且其上鍍有全反射薄膜的斜面，其襯底背面設置有第三標識線面(110)； 所述的基板(103)上分別設置有第一標識線面(108)和第二標識線面(109)，其第一標識線面(108)處粘接有光敏面向上的H)陣列(102)，其第二標識線面(109)處粘接有開口向上的U型墊塊(104)，所述U型墊塊(104)的槽寬與波導芯片(101)的寬度相同； 所述的波導芯片(101)以其第三標識線面(110)同所述第二標識線面(109)寬度相對應貫穿設置于所述U型墊塊(104)的U型槽內(nèi)且位于所述ro陣列(102)的正上方。
2.如權利要求I所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述第三標識線面(110)與波導芯片(101)斜邊邊緣距離L為L=xl+Ll-hl*tan(90-2*A);式中xl為H)陣列光敏面(112)光敏面位置距第一標識線面(108)的右側標識線距離，LI為第一標識線面(108)與第二標識線面(109)之間的間距，hi為波導芯片(101)與H)陣列(102)之間的高度差，A為波導芯片(101)輸出端面的傾斜角度。
3.如權利要求I或2所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述的波導芯片(101)輸出端面的傾斜角A為40° <A<43°或者47° <A<50。。
4.如權利要求I或2所述的一種光波導芯片和H)陣列的耦合封裝裝置，其特征在于 所述的U型墊塊(104)的U型槽高度h為h>x3+x2 ;式中x3為波導芯片(101)的最大振幅，x2為PD陣列(102)的高度。
5.如權利要求I或2所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述的全反射薄膜為多層介質氧化物薄膜或者是濺射的金屬膜。
6.如權利要求I或2所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述U型墊塊(104)的材質為石英。
7.如權利要求I或2所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述的波導芯片(101)與波導支撐架(105)之間由硅橡膠粘接。
8.如權利要求I或2所述的一種光波導芯片和ro陣列的耦合封裝裝置，其特征在于 所述的ro陣列(102)與第一標識線面(108)之間以及U型墊塊(104)與第二標識線面(109)之間采用熱固化膠粘接。
全文摘要
本發(fā)明公開了一種光波導芯片和PD陣列的耦合封裝裝置，包括有底板、波導支撐架、波導芯片、基板；所述的波導芯片襯底背面設置有第三標識線面；所述的基板上分別設置有第一標識線面和第二標識線面，其第一標識線面處粘接有光敏面向上的PD陣列，其第二標識線面處粘接有開口向上的U型墊塊，所述U型墊塊的槽寬與波導芯片的寬度相同；所述的波導芯片以其第三標識線面同所述第二標識線面寬度相對應貫穿設置于所述U型墊塊的U型槽內(nèi)且位于所述PD陣列的正上方；采用本發(fā)明技術方案可以實現(xiàn)軸向位置的控制，從而達到光波導芯片與PD陣列的無源對準。
文檔編號G02B6/42GK102981223SQ20121052224
公開日2013年3月20日 申請日期2012年12月7日 優(yōu)先權日2012年12月7日
發(fā)明者石川, 梁雪瑞, 陳征, 江雄, 汪靈杰 申請人:武漢光迅科技股份有限公司