專利名稱：陣列基板及其制作方法和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板及其制作方法和顯示裝置。
背景技術(shù)：
高級超維場轉(zhuǎn)換技術(shù)(ADvanced Super Dimension Switch,簡稱ADS)是一種平面電場寬視角核心技術(shù)，其核心技術(shù)特性為通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場以及狹縫電極層與板狀電極層間產(chǎn)生的電場形成多維電場，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并増大了透光效率。高級超維場轉(zhuǎn)換技術(shù)(ADS)可以提高TFT-IXD產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過率、低功耗、寬視角、高開ロ率、低色差、無擠壓水波紋(push Mura)等優(yōu)點(diǎn)。其中R-ADS技術(shù)(全稱Retina display-ADvanced Super Dimension Switch,即視網(wǎng)膜顯示-高級超維場轉(zhuǎn)換技術(shù))，是將ADS技術(shù)應(yīng)用到視網(wǎng)膜顯示(Retina Display)之中的新技術(shù)，其核心技術(shù)特征為JfADS技術(shù)應(yīng)用到視網(wǎng)膜顯示之中，使ADS顯示器件(如陣列基板或液晶面板)具備超高像素密度，即實(shí)現(xiàn)像素密度達(dá)到300PPI以上。利用R-ADS技術(shù)的顯示屏，將使人眼無法分辨出單獨(dú)像素，使圖像不再有顆粒感，顯示更逼真，可以讓觀看者有種看紙制品的感覺；同時(shí)，加之具備ADS的上述優(yōu)點(diǎn)，因而具有廣闊的應(yīng)用前景。隨著ADS技術(shù)，尤其是R-ADS技術(shù)的應(yīng)用，對顯示效果的要求也越來越高。但是，生產(chǎn)當(dāng)中的不良也成為了影響產(chǎn)品品質(zhì)的重要因素，尤其是閃爍(flicker)，串?dāng)_(crosstalk)不良以及暗影等，很多產(chǎn)品在生產(chǎn)過程中都會(huì)遇到，一直沒有有效的手段來控制這些不良的發(fā)生，成為エ藝設(shè)計(jì)上一大難題。ADS產(chǎn)品的存儲(chǔ)電容的波動(dòng)一直是產(chǎn)生flicker的重要原因之一。因?yàn)楝F(xiàn)有的一些ADS產(chǎn)品的像素電極為每個(gè)像素相互獨(dú)立的塊狀，公共電極做成條(slit)狀，由于層之間的布局エ藝偏差，導(dǎo)致兩個(gè)電極重疊面積的波動(dòng)。如圖I所示，其中(a) (b)示出了層之間的布局エ藝偏差，(b)中的塊狀的像素電極200相對于內(nèi)有條狀孔洞100'的公共電極100向左偏移，從而導(dǎo)致了存儲(chǔ)電容的波動(dòng)而引起flicker。而本設(shè)計(jì)采用像素電極在上,公共電極在下，像素電極做成條狀，而公共電極連成ー個(gè)整體，所以像素電極的偏移不會(huì)造成存儲(chǔ)電容的波動(dòng)，從而有效降低了 flicker的發(fā)生，如圖I中(c)所示，像素電極200為條狀，200'為條狀孔洞，公共電極100為塊狀。上述ADS產(chǎn)品的公共電極形成整體，但是由于電阻較大的影響，會(huì)導(dǎo)致源漏(SD)信號線對公共電極的耦合效應(yīng)無法及時(shí)被化解，導(dǎo)致公共電極的電壓變化，像素中的驅(qū)動(dòng)的壓差就會(huì)產(chǎn)生差異，使顯示畫面產(chǎn)生crosstalk現(xiàn)象，影響了顯示效果。而應(yīng)用上述技術(shù)方案的R-ADS技術(shù)，同樣存在crosstalk的問題。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是如何避免ADS顯示畫面中出現(xiàn)的Crosstalk現(xiàn)象。
( ニ)技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供了一種陣列基板，包括形成在基板上的若干柵線、數(shù)據(jù)線以及在所述柵線和數(shù)據(jù)線之間形成的若干薄膜晶體管像素結(jié)構(gòu)，所述薄膜晶體管像素結(jié)構(gòu)包括薄膜晶體管和顯示區(qū)域，所述顯示區(qū)域設(shè)置有公共電極，所述陣列基板還包括與所述公共電極連接的至少一條公共電極線。其中，所述至少一條公共電極線位于薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域，或者位于 兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的交界處。其中，每行薄膜晶體管像素結(jié)構(gòu)均對應(yīng)設(shè)置有一條所述公共電極線。其中，所述至少一條公共電極線通過N個(gè)位于陣列基板上的過孔與所述公共電極連接，其中，2 < N^A, A為由數(shù)據(jù)線劃分的多列薄膜晶體管像素結(jié)構(gòu)的總列數(shù)。進(jìn)ー步地，所述N個(gè)過孔數(shù)間隔相同像素列數(shù)或間隔相同像素行數(shù)呈周期性排列。其中，由柵線劃分的多行薄膜晶體管像素結(jié)構(gòu)中相鄰兩行薄膜晶體管像素結(jié)構(gòu)的薄膜晶體管區(qū)域相鄰排列，所述相鄰兩行薄膜晶體管像素結(jié)構(gòu)各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰排列。其中，所述多行薄膜晶體管像素結(jié)構(gòu)的每行薄膜晶體管像素結(jié)構(gòu)均設(shè)有一條所述公共電極線。其中，顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的兩行顯示區(qū)域僅設(shè)有一條所述公共電極線，所述公共電極線位于所述顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的交界處。其中，所述薄膜晶體管像素結(jié)構(gòu)中像素電極為條狀電極，所述公共電極為塊狀電極，所述像素電極和公共電極之間間隔有鈍化層。其中，所述公共電極為覆蓋整個(gè)陣列基板的塊狀電扱。其中，所述像素電極與所述薄膜晶體管的漏電極通過通孔連接，所述公共電極上在所述通孔的周圍形成有直徑大于所述通孔的隔離孔。 其中，所述公共電極線與所述柵線位于同ー層，且與柵線平行。其中，所述陣列基板為采用了視網(wǎng)膜顯示技術(shù)的陣列基板。本發(fā)明還提供了一種陣列基板的制作方法，包括以下步驟SI :在基板上形成柵線圖形和薄膜晶體管的柵極圖形的同時(shí)，在基板上形成至少一條公共電極線圖形；S2:在形成所述柵線圖形、柵極圖形和公共電極線圖形后，形成包括薄膜晶體管和位于所述薄膜晶體管之上的公共電極圖形、像素電極圖形及連接所述公共電極線圖形和公共電極圖形的第一過孔。其中,所述步驟S2具體包括在步驟SI之后的基板上形成薄膜晶體管；在形成薄膜晶體管之后的基板上依次形成阻擋層，并在所述阻擋層上對應(yīng)所述公共電極線圖形的區(qū)域和薄膜晶體管的漏電極與所述像素電極的連接區(qū)域分別向下刻蝕形成所述第一過孔和用于連接漏電極與所述像素電極的第二過孔；沉積導(dǎo)電薄膜，且在所述導(dǎo)電薄膜上第二過孔的周圍通過構(gòu)圖エ藝形成隔離孔，以形成公共電極圖形；在形成公共電極圖形的基板上形成絕緣薄膜形成鈍化層，并在所述鈍化層上對應(yīng)所述第二過孔的區(qū)域通過構(gòu)圖エ藝形成穿過所述鈍化層的套孔，所述套孔的直徑小于所述隔離孔的直徑，所述套孔和所述第二過孔構(gòu)成連接像素電極與漏電極的通孔；沉積導(dǎo) 電薄膜，通過構(gòu)圖エ藝形成條狀像素電極，且像素電極通過所述通孔連接漏電極。其中，所述步驟SI中形成所述柵線圖形和薄膜晶體管的柵極圖形時(shí)，使由柵線劃分的多行薄膜晶體管像素結(jié)構(gòu)中相鄰兩行薄膜晶體管像素結(jié)構(gòu)的柵極區(qū)域相鄰排列，所述相鄰兩行薄膜晶體管像素結(jié)構(gòu)中各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰排列。其中，制作所述公共電極線圖形時(shí)，在顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)僅制作一條所述公共電極線，且所述公共電極線制作在所述相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的交界處。本發(fā)明還提供了一種顯示裝置，包括上述任一項(xiàng)所述的陣列基板。(三)有益效果本發(fā)明的陣列基板的薄膜晶體管像素結(jié)構(gòu)中設(shè)置有與公共電極連接的公共電極線，從而極大地減小了公共電極的電阻，從而能夠及時(shí)消除源漏(SD)信號線對公共電極的耦合效應(yīng)，因此不會(huì)導(dǎo)致公共電極的電壓變化，且像素中的驅(qū)動(dòng)的壓差不會(huì)產(chǎn)生差異，從而避免了顯示畫面產(chǎn)生crosstalk現(xiàn)象。


圖I是現(xiàn)有技術(shù)中的陣列基板中像素電極和公共電極的設(shè)置示意圖；圖2是本發(fā)明實(shí)施例I的一種陣列基板結(jié)構(gòu)的平面示意圖；圖3是實(shí)施例I中的陣列基板結(jié)構(gòu)的截面示意圖；圖4是本發(fā)明實(shí)施例2的一種陣列基板結(jié)構(gòu)示意圖；圖5是實(shí)施例2的陣列基板增大開ロ率的原理示意圖；圖6是實(shí)施例2的陣列基板增大開ロ率的另ー個(gè)原理示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對本發(fā)明的具體實(shí)施方式
作進(jìn)ー步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。實(shí)施例I本實(shí)施例的ADS型陣列基板，如圖2所示，包括柵線I、數(shù)據(jù)線2及柵線I和數(shù)據(jù)線2之間的若干薄膜晶體管像素結(jié)構(gòu)3 (每個(gè)薄膜晶體管像素結(jié)構(gòu)對應(yīng)于ー個(gè)像素單元)，每個(gè)薄膜晶體管像素結(jié)構(gòu)3包括薄膜晶體管和顯示區(qū)域，其中，薄膜晶體管包括柵極、柵絕緣層、有源層、源極和漏極(圖2未示出)，顯示區(qū)域指薄膜晶體管之外的用于顯示的區(qū)域(對應(yīng)于像素電極所在的區(qū)域)，包括像素電極39和位于像素電極39下方的公共電極(圖2未示出)，公共電極在整個(gè)陣列基板上為連成整體的塊狀公共電極。該陣列基板還包括至少一條與薄膜晶體管像素結(jié)構(gòu)3的公共電極連接的公共電極線4。公共電極線4貫穿多個(gè)像素単元，該公共電極線4可以位于薄膜晶體管像素結(jié)構(gòu)的任意位置，具體而言，可以位于一行或列的像素単元(即薄膜晶體管像素結(jié)構(gòu))的顯示區(qū)域(指位于像素単元的顯示區(qū)域、但不位于兩行或列相鄰的像素単元的交界處)，也可以位于兩行(或列)相鄰的像素單元(即薄膜晶體管像素結(jié)構(gòu))的交界處(包括三種情況一、僅位于交界處的其中一行像素単元的顯示區(qū)域；ニ、同時(shí)位于交界處的兩行像素単元的顯示區(qū)域；三、位于交界處，但不落入相鄰兩行像素単元的任何一行的顯示區(qū)域)，還可位于其他合適的位置，并不以圖2所示為限。圖2中公共電極線4位于兩行相鄰的薄膜晶體管像素結(jié)構(gòu)3的交界處。圖3為本實(shí)施例的陣列基板結(jié)構(gòu)的沿圖2中A’ -A向的截面示意圖。從下往上依次包括柵極31、柵絕緣層32、有源層33、源漏電極34(包括源電極和漏電極)、第一鈍化層35、阻擋層36、公共電極37、第二鈍化層38、像素電極39。本實(shí)施例中，公共電極線4與薄膜晶體管TFT的柵極31位于同一層(即與柵線I位于同一層)，且與柵線I平行。像素電極39為條狀電極，通過穿過第二鈍化層38、阻擋層36和第一鈍化層35的通孔與源漏電極34中的漏極連接，條狀的像素電極39上具有條狀孔洞39'。其中，該通孔包括穿過第二鈍化層38的套孔5、穿過阻擋層36和第一鈍化層35的過孔6 (亦可稱之為第二過孔)。公共電極37為覆蓋基板的整塊電極，為了避免與像素電極39接觸，在公共電極37上套孔5的周圍形成有直徑大于套孔5的隔離孔7，即在連接像素電極與漏電極的通孔位置，公共電極上在該通孔周圍形成有直徑大于通孔(具體為通孔的套孔部分)的隔離孔。公共電極線4通過穿過阻擋層36、第一鈍化層35和柵絕緣層32的過孔8 (亦可稱之為第一過孔)與公共電極37連接。為了使公共電極線4與公共電極37并聯(lián)連接以減小公共電極37的電阻，公共電極線4至少通過2個(gè)過孔8與公共電極37連接，以到達(dá)并聯(lián)連接的效果(公共電極線4不同于現(xiàn)有的為公共電極提供信號的公共電極線)。本實(shí)施例中，陣列基板的結(jié)構(gòu)只是為了示例之用，并非對本發(fā)明實(shí)施例的陣列基板結(jié)構(gòu)的限制。比如，實(shí)際應(yīng)用時(shí)，可以不包括阻擋層36，或者，公共電極37可以位于阻擋層36的與第一鈍化層35之間(此時(shí)，阻擋層36與第二鈍化層38可以為一體結(jié)構(gòu))；再比如，公共電極37也可以并非連成整體的塊狀公共電極，而是在每個(gè)像素單元中獨(dú)立成塊；又再比如，公共電極也可以位于像素電極的上方；又再比如，公共電極線也可不與柵線同層設(shè)置和制作，而是通過其它層(比如數(shù)據(jù)線金屬層)或新増加的金屬層制作，等等。即陣列基板的實(shí)際結(jié)構(gòu)可以根據(jù)實(shí)際需要參考現(xiàn)有技術(shù)進(jìn)行變化。當(dāng)然，本實(shí)施例中示例性的設(shè)置阻擋層36同時(shí)使公共電極37位于阻擋層36的上方，可以使陣列基板具有更高的開ロ率。本發(fā)明實(shí)施例中的過孔6、過孔8等所穿過的膜層(如阻擋層等)在陣列基板結(jié)構(gòu)變化時(shí)，可以相應(yīng)進(jìn)行調(diào)整(即可以根據(jù)實(shí)際需要穿過更多或更少的膜層)。制作上述陣列基板時(shí)只需要制作至少一條與公共電極37連接的公共電極線4即可。為了制作エ序的簡單，本實(shí)施例制作方法中在柵線的同一層制作公共電極線4。本發(fā)明實(shí)施例還提供ー種ADS型陣列基板制造方法，根據(jù)該方法制作的陣列基板，具有至少一條與公共電極連接的公共電極線。為描述方便，下面以制造圖3所示結(jié)構(gòu)的 ADS型陣列基板為例進(jìn)行說明，具體步驟如下在玻璃基板上通過曝光、顯影、刻蝕、剝離等一系列構(gòu)圖エ藝形成柵極31、柵線I圖形的同時(shí)也形成公共電極線4，公共電極線4也平行于柵線I。公共電極線4可以位于一行像素単元的顯示區(qū)域，也可以位于兩行相鄰的像素単元的交界處。為了較小的影響開ロ率，優(yōu)選將公共電極線4設(shè)置于兩行相鄰的像素単元的交界處。形成柵極31、柵線I和公共電極線4的圖形后，通過構(gòu)圖エ藝形成TFT(除柵極31外的柵絕緣層32、有源層33、源漏電極34、第一鈍化層35)及位于TFT上的阻擋層36。并在阻擋層36上對應(yīng)源漏電極34的漏極區(qū)域和公共電極線4的圖形的區(qū)域向下刻蝕形成穿過阻擋層36、第一鈍化層35的過孔6及穿過阻擋層36、第一鈍化層35和柵絕緣層32的過孔8，至少刻蝕2個(gè)過孔8。沉積導(dǎo)電薄膜，且在導(dǎo)電薄膜上對應(yīng)像素電極39和源漏電極34的漏極連接區(qū)域通過構(gòu)圖エ藝形成隔離孔7，以形成公共電極37的圖形；在形成公共電極37的圖形的基板上沉積絕緣薄膜形成第二鈍化層38，并在第二鈍化層38上對應(yīng)像素電極39和源漏電極34的漏極連接的區(qū)域通過構(gòu)圖エ藝形成穿過第ニ鈍化層38的套孔5。套孔5的直徑大于等于過孔6，且小于隔離孔7的直徑。沉積導(dǎo)電薄膜，通過構(gòu)圖エ藝形成條狀像素電極39，且像素電極通過套孔5和過孔6連接源漏電極34的漏極。本實(shí)施例在陣列基板上増加了公共電極線4，并且通過至少2個(gè)過孔8與公共電極37連接，使得上下兩個(gè)電阻，即公共電極37和公共電極線4進(jìn)行并聯(lián)，從而極大程度上減小了公共電極37的電阻，防止了 cross talk等由于公共電極37的電阻增大導(dǎo)致的不良的發(fā)生。以上，僅僅是本發(fā)明實(shí)施例的ー種制作方法，當(dāng)陣列基板的具體結(jié)構(gòu)發(fā)生變化吋，該制作方法可以根據(jù)實(shí)際情況進(jìn)行調(diào)整。比如，實(shí)際應(yīng)用時(shí)，可以不制作阻擋層36，或者，公共電極37可以位于阻擋層36的與第一鈍化層35之間(此時(shí)，阻擋層36與第二鈍化層38可以為一體結(jié)構(gòu))；再比如，公共電極37也可以并非連成整體的塊狀公共電極，而是在每個(gè)像素單元中獨(dú)立成塊；又再比如，公共電極也可以位于像素電極的上方；又再比如，公共電極線也可不與柵線同層設(shè)置和制作，而是通過其它層(比如數(shù)據(jù)線金屬層)或新増加的金屬層制作，等等。在此不作限制。為了進(jìn)一步減小公共電極37的電阻，可在陣列基板上設(shè)置多個(gè)用于公共電極線4與公共電極37連接的過孔8。例如每條公共電極線4通過N個(gè)位于陣列基板上的過孔8與公共電極37連接，2 < N^A, A為由數(shù)據(jù)線劃分的多列薄膜晶體管像素結(jié)構(gòu)的總列數(shù)，如圖2中，穿過每行3個(gè)像素的公共電極線4通過兩個(gè)過孔8與公共電極37連接。優(yōu)選地，N個(gè)過孔8間隔相同像素列數(shù)(或間隔相同像素行數(shù)，當(dāng)公共電極線在陣列基板上縱向設(shè)置與數(shù)據(jù)線平行吋)呈周期性地排列，此時(shí)可以使公共電極37在各個(gè)像素単元的電阻趨于ー致，在一定程度上保證顯示畫面的均勻性。同時(shí)可在陣列基板上設(shè)置多條與公共電極37連接公共電極線4，每一條公共電極線4對應(yīng)于一行薄膜晶體管像素結(jié)構(gòu)。由于公共電極線4會(huì)對整個(gè)基板的像素開ロ率產(chǎn)生影響(設(shè)置有公共電極線4的像素和未設(shè)有公共電極線4的像素的開ロ率不一樣)，為保 證整個(gè)陣列基板的開ロ率的均一性，在由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3中，可以使公共電極線4間隔M(M表示由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3的行數(shù)，M大于0小于總行數(shù))行薄膜晶體管像素結(jié)構(gòu)呈周期性地排列。優(yōu)選地，在由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3中對應(yīng)每行薄膜晶體管像素結(jié)構(gòu)均設(shè)置一條公共電極線4(公共電極線4可以位于該行像素単元的顯示區(qū)域，也可以位于該行像素単元與相鄰行像素単元的交界處)，這樣使得整個(gè)基板的像素開ロ率的均一性較好，而且公共電極37的電阻更低。本實(shí)施例中的ADS型陣列基板，可以應(yīng)用于R-ADS型陣列基板，實(shí)現(xiàn)視網(wǎng)膜顯示，帶來更好的用戶體驗(yàn)。實(shí)施例2由于實(shí)施例I的陣列基板結(jié)構(gòu)中增加了若干公共電極線4，如果使用傳統(tǒng)的ADS方式，公共電極線4需要與柵線I有一定 距離，這樣會(huì)導(dǎo)致其遮擋正常的發(fā)光區(qū)域，對開ロ率的影響較大，為了提高開ロ率，本實(shí)施例的陣列基板采用TFT對置的方式設(shè)置。如圖4所示(其每個(gè)薄膜晶體管像素結(jié)構(gòu)的截面圖和圖3類似)，被柵線I劃分的若干薄膜晶體管像素結(jié)構(gòu)3中相鄰兩行薄膜晶體管像素結(jié)構(gòu)3 (即相鄰兩行像素単元)的薄膜晶體管區(qū)域相鄰排列，相鄰兩行薄膜晶體管像素結(jié)構(gòu)3各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)3的顯示區(qū)域相鄰排列。其中，該陣列基板包括至少一條公共電極線，公共電極線4位于上述相鄰排列的顯示區(qū)域的交界處，即位于兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的交界處，該兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰設(shè)置。并且，如圖4所示，本發(fā)明實(shí)施例的公共電極線同時(shí)位于交界處的兩行像素単元的顯示區(qū)域。為了使公共電極線4與公共電極37并聯(lián)連接以減小公共電極37的電阻，公共電極線4至少通過2個(gè)過孔8與公共電極37連接，以到達(dá)并聯(lián)連接的效果(公共電極線4不同于現(xiàn)有的為公共電極提供信號的公共電極線)。為了進(jìn)一步減小公共電極37的電阻，可在陣列基板上設(shè)置多個(gè)用于公共電極線4與公共電極37連接的過孔8。例如每條公共電極線4通過N個(gè)位于陣列基板上的過孔8與公共電極37連接，2 < N <由數(shù)據(jù)線劃分的多列薄膜晶體管像素結(jié)構(gòu)的總列數(shù)，如圖4中，穿過每行3個(gè)像素的公共電極線4通過兩個(gè)過孔8與公共電極37連接。優(yōu)選地，N個(gè)過孔8間隔相同像素列數(shù)成周期性地排列，此時(shí)可以使公共電極37在各個(gè)像素単元的電阻趨于一致，在一定程度上保證顯示畫面的均勻性。同時(shí)可在陣列基板上設(shè)置多條與公共電極37連接公共電極線4，由于公共電極線4會(huì)對整個(gè)基板的像素開ロ率產(chǎn)生影響(設(shè)置有公共電極線4的像素和未設(shè)有公共電極線4的像素的開ロ率不一樣)，為保證整個(gè)陣列基板的開ロ率的均一性，在由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3中，可以使公共電極線4間隔M(M表示由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3的行數(shù)，M大于0小于總行數(shù))行像素單元呈周期性地排列。優(yōu)選地，在由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)3中，在每ー個(gè)上述相鄰排列的顯示區(qū)域的交界處均設(shè)置一條公共電極線4，這樣使得整個(gè)基板的像素開ロ率的均一性較好，而且公共電極37的電阻更小。顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)3的兩個(gè)顯示區(qū)域僅設(shè)有一條公共電極線4，即顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)3可共用一條公共電極線4，這樣對像素的開ロ率影響較小。本發(fā)明各實(shí)施例中的兩個(gè)區(qū)域“相鄰排列”，指這兩個(gè)區(qū)域中間除了柵線外，或者除了柵線和公共電極線外，不再間隔其他部件；比如相鄰兩行像素単元的薄膜晶體管區(qū)域相鄰排列，指相鄰兩行像素単元的薄膜晶體管區(qū)域中間僅僅間隔柵線，或者僅僅間隔柵線和公共電極線，不間隔像素電極等其他部件；兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰設(shè)置，是指兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域僅僅間隔柵線，或者僅僅間隔柵線和公共電極線，不間隔薄膜晶體管等其他部件。
本實(shí)施例中的薄膜晶體管像素結(jié)構(gòu)3和實(shí)施例I中的薄膜晶體管像素結(jié)構(gòu)3類似，此處不再贅述。本實(shí)施例的陣列基板的制作方法和實(shí)施例I的陣列基板的制作方法基本相同，不同的是在玻璃基板上通過曝光、顯影、刻蝕、剝離等一系列構(gòu)圖エ藝形成柵極31、柵線I圖形和公共電極線4的圖形時(shí)使由柵線I劃分的多行薄膜晶體管像素結(jié)構(gòu)(即像素単元)中相鄰兩行薄膜晶體管像素結(jié)構(gòu)的薄膜晶體管的柵極區(qū)域相鄰排列，相鄰兩行薄膜晶體管像素結(jié)構(gòu)中各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰排列。且可在每相鄰的兩行薄膜晶體管像素結(jié)構(gòu)的相鄰的顯示區(qū)域之間制作一條公共電極線4。柵極31、柵線I圖形和公共電極線4上方層級結(jié)構(gòu)的制作步驟和實(shí)施例I類似，此處不再贅述。如圖5中(a)所示，像素開ロ率會(huì)受以下幾個(gè)因素影響a表示公共電極線4的寬度，b表示防止柵極線上方漏光用的黑矩陣(Black Matrix, BM)的寬度，c表示柵線寬度，d表示防止柵線下方漏光用的BM的寬度。如圖5中(b)所示，采用TFT對置的方式排列，兩 個(gè)像素只需ー個(gè)d的寬度來防止柵線下方漏光，每個(gè)像素節(jié)省了 d/2的BM寬度，相對于實(shí)施例I的陣列基板的像素開ロ率提高約3%。另外公共電極線4的2a寬度也有減小的空間。同時(shí)本發(fā)明將上下兩個(gè)像素之間的TFT部分采取相対的方式，有效利用了多余空間，而且隔墊物設(shè)置在此位置，無需增加額外BM面積來防止隔墊物偏移造成的不良，從而増大了開ロ率。而且目前ADS產(chǎn)品由于開ロ率限制，所以單個(gè)像素BM寬度較窄，這樣放置隔墊物之后，由于隔墊物可能的位置偏移，容易在非BM區(qū)域形成取向盲區(qū)，這正是造成對比度下降以及各種殘影的根本原因，嚴(yán)重影響良率，而采取TFT相対的方式，兩個(gè)像素的BM合在一處，隔墊物放置有了很大的空間，在不降低開ロ率的情況下，保證了產(chǎn)品品質(zhì)。并且，在存在阻擋層(一般為樹脂材料)的過孔的像素結(jié)構(gòu)中，由于過孔很深，內(nèi)含較多液晶，這些液晶和正常顯示區(qū)的液晶厚度相差很大，如圖6所示，過孔到液晶層9的頂部距離h2大于液晶盒厚hl，造成了液晶取向差異，形成嚴(yán)重漏光；同時(shí)，過孔上覆蓋有電極，這里的電極并不平行于玻璃，而是鋪在過孔壁上與玻璃形成大角度的坡度角a，會(huì)影響周邊液晶取向；并且過孔區(qū)域?qū)φｏ@示區(qū)的電場有很強(qiáng)的干擾，嚴(yán)重影響了正常顯示，如果使用額外BM遮擋，一是降低了開ロ率，ニ是仍會(huì)造成品質(zhì)的隱患。而采用TFT相對的設(shè)計(jì)，將上下兩個(gè)像素的過孔區(qū)域放置在一起，與正常顯示區(qū)域有了柵線和BM的寬度產(chǎn)生的距離，避免其對正常顯示區(qū)域的影響，提高了開ロ率且降低了產(chǎn)生不良的風(fēng)險(xiǎn)。本實(shí)施例中的ADS型陣列基板，可以應(yīng)用于R-ADS型陣列基板，實(shí)現(xiàn)視網(wǎng)膜顯示，以帶來更好的用戶體驗(yàn)。實(shí)施例3本實(shí)施例中提供了ー種包括實(shí)施例I或2中陣列基板的顯示裝置，該顯示裝置可以為液晶面板、電子紙、OLED面板、液晶電視、液晶顯示器、數(shù)碼相框、手機(jī)、平板電腦等任何具有顯示功能的產(chǎn)品或部件。以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種陣列基板，包括形成在基板上的若干柵線、數(shù)據(jù)線以及在所述柵線和數(shù)據(jù)線之間形成的若干薄膜晶體管像素結(jié)構(gòu)，所述薄膜晶體管像素結(jié)構(gòu)包括薄膜晶體管和顯示區(qū)域，所述顯示區(qū)域設(shè)置有公共電極，其特征在于，所述陣列基板還包括與所述公共電極連接的至少一條公共電極線。
2.如權(quán)利要求I所述的陣列基板，其特征在于，所述至少一條公共電極線位于薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域，或者位于兩行相鄰的薄膜晶體管像素結(jié)構(gòu)的交界處。
3.如權(quán)利要求I所述的陣列基板，其特征在于，每行薄膜晶體管像素結(jié)構(gòu)均對應(yīng)設(shè)置有一條所述公共電極線。
4.如權(quán)利要求I所述的陣列基板，其特征在于，所述至少一條公共電極線通過N個(gè)位于陣列基板上的過孔與所述公共電極連接，其中，2 < N ( A，A為由數(shù)據(jù)線劃分的多列薄膜晶體管像素結(jié)構(gòu)的總列數(shù)。
5.如權(quán)利要求4所述的陣列基板，其特征在于，所述N個(gè)過孔數(shù)間隔相同像素列數(shù)或間隔相同像素行數(shù)呈周期性排列。
6.如權(quán)利要求I所述的陣列基板，其特征在干，由柵線劃分的多行薄膜晶體管像素結(jié)構(gòu)中相鄰兩行薄膜晶體管像素結(jié)構(gòu)的薄膜晶體管區(qū)域相鄰排列，所述相鄰兩行薄膜晶體管像素結(jié)構(gòu)各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰排列。
7.如權(quán)利要求6所述的陣列基板，其特征在于，所述多行薄膜晶體管像素結(jié)構(gòu)的每行薄膜晶體管像素結(jié)構(gòu)均設(shè)有一條所述公共電極線。
8.如權(quán)利要求6所述的陣列基板，其特征在于，顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的兩行顯示區(qū)域僅設(shè)有一條所述公共電極線，所述公共電極線位于所述顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的交界處。
9.如權(quán)利要求I 8中任一項(xiàng)所述的陣列基板，其特征在于，所述薄膜晶體管像素結(jié)構(gòu)中像素電極為條狀電極，所述公共電極為塊狀電極，所述像素電極和公共電極之間間隔有鈍化層。
10.如權(quán)利要求9所述的陣列基板，其特征在于，所述公共電極為覆蓋整個(gè)陣列基板的塊狀電極。
11.如權(quán)利要求10所述的陣列基板，其特征在于，所述像素電極與所述薄膜晶體管的漏電極通過通孔連接，所述公共電極上在所述通孔的周圍形成有直徑大于所述通孔的隔離孔。
12.如權(quán)利要求9所述的陣列基板，其特征在于，所述公共電極線與所述柵線位于同一層，且與柵線平行。
13.如權(quán)利要求I 8中任一項(xiàng)所述的陣列基板，其特征在于，所述陣列基板為采用了視網(wǎng)膜顯示技術(shù)的陣列基板。
14.一種陣列基板的制作方法，其特征在于，包括以下步驟 SI :在基板上形成柵線圖形和薄膜晶體管的柵極圖形的同時(shí)，在基板上形成至少一條公共電極線圖形； S2:在形成所述柵線圖形、柵極圖形和公共電極線圖形后，形成包括薄膜晶體管和位于所述薄膜晶體管之上的公共電極圖形、像素電極圖形及連接所述公共電極線圖形和公共電極圖形的第一過孔。
15.如權(quán)利要求14所述的陣列基板的制作方法，其特征在于，所述步驟S2具體包括 在步驟SI之后的基板上形成薄膜晶體管； 在形成薄膜晶體管之后的基板上依次形成阻擋層，并在所述阻擋層上對應(yīng)所述公共電極線圖形的區(qū)域和薄膜晶體管的漏電極與所述像素電極的連接區(qū)域分別向下刻蝕形成所述第一過孔和用于連接漏電極與所述像素電極的第二過孔； 沉積導(dǎo)電薄膜，且在所述導(dǎo)電薄膜上第二過孔的周圍通過構(gòu)圖エ藝形成隔離孔，以形成公共電極圖形； 在形成公共電極圖形的基板上形成絕緣薄膜形成鈍化層，并在所述鈍化層上對應(yīng)所述第二過孔的區(qū)域通過構(gòu)圖エ藝形成穿過所述鈍化層的套孔，所述套孔的直徑小于所述隔離孔的直徑，所述套孔和所述第二過孔構(gòu)成連接像素電極與漏電極的通孔； 沉積導(dǎo)電薄膜，通過構(gòu)圖エ藝形成條狀像素電極，且像素電極通過所述通孔連接漏電扱。
16.如權(quán)利要求14或15所述的陣列基板的制作方法，其特征在于，所述步驟SI中形成所述柵線圖形和薄膜晶體管的柵極圖形時(shí)，使由柵線劃分的多行薄膜晶體管像素結(jié)構(gòu)中相鄰兩行薄膜晶體管像素結(jié)構(gòu)的柵極區(qū)域相鄰排列，所述相鄰兩行薄膜晶體管像素結(jié)構(gòu)中各自的顯示區(qū)域分別與與其相鄰行薄膜晶體管像素結(jié)構(gòu)的顯示區(qū)域相鄰排列。
17.如權(quán)利要求16所述的陣列基板的制作方法，其特征在于，制作所述公共電極線圖形時(shí)，在顯示區(qū)域相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)僅制作一條所述公共電極線，且所述公共電極線制作在所述相鄰排列的兩行薄膜晶體管像素結(jié)構(gòu)的交界處。
18.一種顯示裝置，其特征在于，包括如權(quán)利要求I 13中任一項(xiàng)所述的陣列基板。
全文摘要
本發(fā)明公開了一種陣列基板，涉及顯示技術(shù)領(lǐng)域，該陣列基板包括形成在基板上的若干柵線、數(shù)據(jù)線以及在所述柵線和數(shù)據(jù)線之間形成的若干薄膜晶體管像素結(jié)構(gòu)，所述薄膜晶體管像素結(jié)構(gòu)包括薄膜晶體管和顯示區(qū)域，所述顯示區(qū)域設(shè)置有公共電極，所述陣列基板還包括與所述公共電極連接的至少一條公共電極線。還公開了一種陣列基板的制作方法及顯示裝置。本發(fā)明的陣列基板避免了顯示畫面產(chǎn)生Crosstalk現(xiàn)象。
文檔編號G02F1/1343GK102651371SQ20121009991
公開日2012年8月29日 申請日期2012年4月6日 優(yōu)先權(quán)日2012年4月6日
發(fā)明者姜文博, 張彌, 徐宇博, 李小和, 李成, 董學(xué), 薛海林, 陳東, 陳小川, 陳希 申請人:北京京東方光電科技有限公司