專利名稱：多層金屬間氧化物脊形波導結(jié)構(gòu)及其制作方法
技術領域：
本發(fā)明涉及到硅基單片光電子集成技術，尤其涉及到多層金屬間氧化物脊形波導結(jié)構(gòu)及其制作方法，可利用完全標準CMOS工藝實現(xiàn)。
背景技術：
集成電路的集成度按照摩爾定律每兩年翻一番的速度飛速向前發(fā)展，晶體管尺寸和互連線尺寸同步縮小使芯片集成度越來越高。隨著集成度的提高，單個晶體管的延時越來越小，然而互連線的延時卻越來越大。這是因為互連線尺寸的減小使互連線電阻增加，雖然目前采用銅互連代替以前的鋁互連能在一定程度上減小電阻和互連線的電遷移率問題，然而當互連線尺寸進一步減小時，銅互連仍然遇到了延時和功耗的瓶頸。此外，隨著銅互連線尺寸的減小，表面散射越來越嚴重從而使互連線電阻進一步增加。當互連線寬度小于50nm時，這種表面散射的影響將變得非常顯著，并且嚴重依賴于金屬淀積技術。這些電互聯(lián)固有的電阻、延時、功率損失及電磁干擾等問題使人們把目光轉(zhuǎn)向了光互聯(lián)。片上光互聯(lián)能解決電互聯(lián)固有的瓶頸，可用于系統(tǒng)芯片中時鐘信號傳輸，解決信號的相互干擾和時鐘歪斜問題。
在硅基光電子集成回路中，片上光互聯(lián)是這樣來實現(xiàn)的電信號先驅(qū)動硅基發(fā)光器產(chǎn)生光信號，光信號通過硅基光波導傳輸?shù)焦杌馓綔y器，硅基光探測器再將光信號轉(zhuǎn)化成電信號。硅基光電子集成回路實現(xiàn)了電信號到光信號再到電信號的傳輸過程，并可以與集成電路集成在一個芯片上，具有成本低，可大批量生產(chǎn)優(yōu)點，解決了完全電信號傳輸中的帶寬、功耗、延時、竄擾等問題，是實現(xiàn)芯片內(nèi)光互連的基本途徑。
在片上光互聯(lián)中，光波導無疑是至關重要的部件。光波導的傳輸性能對整個硅基單片光電子集成回路的性能有決定性的影響。它要滿足低的傳輸損耗以及單模傳輸?shù)纫?。此外為了使光波導能傳輸較多的光場能量，希望光波導具有較大的橫截面積。較大橫截面積的光波導還有利于波導和光源及探測器之間的光耦合，提高耦合效率。波導的傳輸損耗與材料的折射率、吸收系數(shù)、波導幾何形狀、表面粗糙程度等有關。到目前為止，低損耗的單模硅基光波導大多是以SOI為襯底的脊形波導。這種波導利用SOI襯底中的氧化層作下包層，芯片上覆蓋的氧化層作上包層，波導芯層為脊形硅波導。由于波導覆蓋層為硅的氧化物，其折射率比波導芯層硅材料的折射率小很多，因此這種波導的傳輸效率是比較高的。此外這種脊形波導可以通過調(diào)整內(nèi)脊、外脊高及脊寬來達到單模傳輸要求。由于SOI脊形波導的高度和寬度可自由調(diào)整，因此既可以制作大截面單模波導以減小耦合損耗又可以制作結(jié)構(gòu)緊湊的微型波導利于單片光電集成。但是，現(xiàn)代超大規(guī)模集成電路廣泛使用的是硅襯底材料。以SOI為襯底的脊形波導無法利用標準的CMOS工藝來實現(xiàn)，因此無法在標準CMOS工藝流水線上硅基單片集成光源、波導及探測器。
因此有必要設計出利用標準CMOS工藝來制作光波導的方法，尤其是制作出在水平和垂直方向?qū)鈭鼍邢拗频募剐喂獠▽АＴ跇藴蔆MOS工藝中，各層材料的折射率都不相同，各層材料的光吸收系數(shù)也有差異，因此可以利用這些材料折射率和吸收系數(shù)的差異來制作光波導。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種多層金屬間氧化物脊形波導結(jié)構(gòu)及其制作方法。這種光波導器件由CMOS工藝中的多層金屬間氧化物做波導芯層，第一層金屬作波導下包層，頂層金屬作波導上包層，利用中間不同層金屬的接觸來定義波導的高度和寬度。整個光波導器件的制作不需要修改標準CMOS工藝流程，從而為完全由標準CMOS工藝生產(chǎn)線生產(chǎn)硅基光電子集成回路提供了可行性。
本發(fā)明一種多層金屬間氧化物脊形波導結(jié)構(gòu)，包括多層金屬和多層金屬間氧化層；多層金屬作為覆蓋層，而多層金屬間氧化層作為脊形波導芯層；由于發(fā)光二級管和探測器二極管均可以通過硅襯底上的有源區(qū)和阱形成，因此該結(jié)構(gòu)脊形光波導可與光源和探測器集成；其特征在于，其結(jié)構(gòu)包括一硅襯底；一氧化隔離層，該氧化隔離層位于襯底和阱上，用于隔離不同的電子器件；一PSG磷硅玻璃，該PSG磷硅玻璃制作在氧化隔離層、有源區(qū)和阱上；第一層金屬，該第一層金屬制作在PSG磷硅玻璃上，作為波導下包層；第一層氧化層，該第一層氧化層制作在第一層金屬上；第二層金屬，該第二層金屬制作在第一層氧化層上；第二層氧化層，該第二層氧化層制作在第二層金屬上；第三層金屬，該第三層金屬制作在第二層氧化層上；第三層氧化層，該第三層氧化層制作在第三層金屬上；第四層金屬位于頂層，該第四層金屬位于頂層制作在第三層氧化層上；
第一層金屬和第二層金屬接觸、第二層金屬和第三層金屬接觸、第三層金屬和第四層金屬接觸作為脊形波導橫向限制層，使光線被限制在脊形波導內(nèi)。
其中多層金屬間氧化層為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
其中可通過利用多層金屬間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導的脊高和脊寬，從而滿足單模波導條件。
本發(fā)明一種多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，包括如下步驟步驟一在硅襯底上通過離子注入方法制作有源區(qū)和阱形成PN結(jié)，該PN結(jié)可作為發(fā)光二極管或者探測器二極管；步驟二在已做好阱和有源區(qū)的硅表面氧化生長二氧化硅層作為氧化隔離層；步驟三淀積磷硅酸玻璃層；
步驟四在磷硅酸玻璃層上分別淀積第一層金屬、第一層氧化物、第二層金屬、第二層氧化物、第三層金屬、第三層氧化物、第四層金屬；步驟五分別制作第一層金屬和第二層金屬接觸，第二層金屬和第三層金屬接觸，第三層金屬和第四層金屬接觸；這樣就利用多層金屬和多層金屬間氧化物實現(xiàn)了脊形波導。
其中多層金屬間氧化層為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
其中可通過利用多層金屬間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導的脊高和脊寬，從而滿足單模波導條件。


為進一步說明本發(fā)明的具體技術內(nèi)容，以下結(jié)合實施例及附圖詳細說明如后，其中
圖1為本發(fā)明頂視圖。
圖2為本發(fā)明X-X方向剖面圖。
圖3為本發(fā)明Y-Y方向剖面圖。
具體實施例方式
請參閱圖3所示，本發(fā)明一種多層金屬間氧化物脊形波導結(jié)構(gòu)，包括多層金屬314和多層金屬314間氧化層315；多層金屬314作為覆蓋層，而多層金屬314間氧化層315作為脊形波導芯層；由于發(fā)光二級管和探測器二極管均可以通過硅襯底301上的有源區(qū)317和阱316形成，因此該結(jié)構(gòu)脊形光波導可與光源和探測器集成；其特征在于，其結(jié)構(gòu)包括一硅襯底301；一氧化隔離層313，該氧化隔離層位于襯底301和阱316上，用于隔離不同的電子器件；一PSG磷硅玻璃302，該PSG磷硅玻璃302制作在氧化隔離層313、有源區(qū)317和阱316上；第一層金屬303，該第一層金屬303制作在PSG磷硅玻璃302上，作為波導下包層；第一層氧化層304，該第一層氧化層304制作在第一層金屬303上；第二層金屬305，該第二層金屬305制作在第一層氧化層304上；第二層氧化層306，該第二層氧化層306制作在第二層金屬305上；第三層金屬307，該第三層金屬307制作在第二層氧化層306上；第三層氧化層308，該第三層氧化層308制作在第三層金屬307上；第四層金屬309位于頂層，該第四層金屬309位于頂層制作在第三層氧化層308上；第一層金屬303和第二層金屬305接觸312、第二層金屬305和第三層金屬307接觸311、第三層金屬307和第四層金屬309接觸310作為脊形波導橫向限制層，使光線被限制在脊形波導318內(nèi)。
其中多層金屬間氧化層315為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導318的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
其中可通過利用多層金屬314間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導318分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導318的脊高和脊寬，從而滿足單模波導條件。
請再參閱圖3所示，本發(fā)明一種多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，包括如下步驟步驟一在硅襯底301上通過離子注入方法制作有源區(qū)317和阱316形成PN結(jié)，該PN結(jié)可作為發(fā)光二極管或者探測器二極管；步驟二在已做好阱316和有源區(qū)317的硅表面氧化生長二氧化硅層作為氧化隔離層313；步驟三淀積磷硅酸玻璃層302；步驟四在磷硅酸玻璃層302上分別淀積第一層金屬303、第一層氧化物304、第二層金屬305、第二層氧化物306、第三層金屬307、第三層氧化物308、第四層金屬309；步驟五分別制作第一層金屬303和第二層金屬305接觸312，第二層金屬305和第三層金屬307接觸311，第三層金屬307和第四層金屬309接觸310；這樣就利用多層金屬314和多層金屬間氧化物315實現(xiàn)了脊形波導318。
其中多層金屬間氧化層315為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導318的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
其中可通過利用多層金屬314間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導318分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導318的脊高和脊寬，從而滿足單模波導條件。
目前廣泛研究使用的高性能SOI脊形光波導無法通過標準CMOS工藝線流片生產(chǎn)，需要自制掩模版通過光刻、曝光、刻蝕等工藝步驟完成波導的制作。通過用戶自定義工藝制作的SOI脊形光波導勢必成本較高且無法和大規(guī)模集成電路實現(xiàn)單片集成。為了批量生產(chǎn)光電子集成回路以降低成本，有必要使用標準CMOS工藝制造光波導。現(xiàn)代大規(guī)模集成電路CMOS工藝廣泛使用多層金屬銅作為互連線，互連線之間利用SiO2作為電介質(zhì)絕緣層。由于銅的折射率遠遠小于SiO2的折射率，因此完全可利用CMOS工藝中銅互連線作為波導包層，以二氧化硅作為波導芯層。單層SiO2電介質(zhì)層的厚度較薄，傳輸光場能量有限，甚至會由于厚度太薄無法建立起有效的光傳輸模式導致光波導失效。為了解決這一問題，本發(fā)明使用多層金屬間氧化層作為波導層，將各個金屬層間的氧化物連成一體大大增大了波導厚度。此外，本發(fā)明還使用金屬接觸將不同層金屬互連以作為波導在水平方向上的覆蓋層。
由于本發(fā)明使用標準CMOS工藝，因此可以通過版圖的形式交由芯片代工廠(Foundry)生產(chǎn)，其版圖如圖1所示。深亞微米CMOS工藝使用的互連金屬層數(shù)可達6層，本發(fā)明示意圖只畫出其中四層。有源區(qū)P注入?yún)^(qū)11和N井12的PN結(jié)構(gòu)成發(fā)光二極管，而有源區(qū)P注入?yún)^(qū)18和N井17的PN結(jié)構(gòu)成探測器。第一層金屬13作為波導的下包層，第一層、第二層及第三層金屬間的接觸14作為脊形波導外脊部分在水平方向上的覆蓋層。第三層和第四層金屬的接觸15作為脊形波導內(nèi)脊部分在水平方向上的覆蓋層。頂層金屬16作為波導上包層。波導高度通過選用不同層數(shù)金屬間的氧化物確定，波導寬度由金屬間的接觸間距來確定。通過調(diào)整波導寬度和高度來優(yōu)化波導特性，使波導能有效傳輸光場。
圖2為本發(fā)明在X-X方向的剖面圖。Si襯底201上的有源區(qū)203與阱202間的PN結(jié)形成發(fā)光二極管，場區(qū)隔離二氧化硅212的“鳥嘴”覆蓋在發(fā)光二級管PN結(jié)上。發(fā)光二極管發(fā)出的光直接耦合進入多層金屬間氧化層波導213，實現(xiàn)發(fā)光二極管與光波導的集成。有源區(qū)215與阱214間的PN結(jié)形成探測器，同樣二氧化硅212的“鳥嘴”覆蓋在探測器PN結(jié)上。波導將光直接耦合到光探測器，實現(xiàn)光探測器與光波導的集成。在PSG磷硅玻璃204上，依次為以下各層第一層金屬205、第一層SiO2層206、第二層金屬207、第二層SiO2層208、第三層金屬209、第三層SiO2層210、第四層金屬211。
圖3為本發(fā)明在Y-Y方向的剖面圖，由圖可見最頂層金屬309和底層金屬303分別形成了脊形波導318的上下包層，第一層金屬303和第二層金屬305的接觸312、第二層金屬305和第三層金屬307的接觸311及第三層金屬307和第四層金屬309的接觸310形成脊形波導318在水平方向上的限制層，定義了脊形波導318的寬度。這樣就形成了多層金屬314間的多層氧化物315結(jié)構(gòu)脊形光波導318。在硅襯底301上依次還有以下各層井316、有源區(qū)317、PSG磷硅玻璃302、場區(qū)隔離SiO2層313、第一層SiO2層304、第二層SiO2層306、第三層SiO2層308。
本發(fā)明中的金屬間氧化層波導的材料和工藝均與標準CMOS工藝流程相同，因此制作步驟與標準CMOS工藝流程一樣，具體步驟如下一、有源區(qū)317和阱316結(jié)構(gòu)的制作由于光發(fā)射器和光探測器都是由有源區(qū)317和阱316構(gòu)成，所以制作的第一步是制作有源區(qū)317和阱316結(jié)構(gòu)。
1、在已經(jīng)清潔過的硅表面，將不需作為阱結(jié)構(gòu)的部分用氧化硅層覆蓋保護。
2、將磷元素注入沒有被氧化硅層覆蓋的襯底，從而形成N型阱區(qū)。
3、在N型阱區(qū)上生長一層薄氧化層。
4、根據(jù)掩模版，在有源區(qū)處再注入磷元素形成P+有源區(qū)。
二、氧化隔離層313的制作在集成電路中氧化隔離層313用來隔離不同作用的有源區(qū)，實現(xiàn)不同電子器件的隔離。
1、在已做好阱316結(jié)構(gòu)和有源區(qū)317的硅表面生長一層薄的二氧化硅層(大約20至60nm厚)。
2、在有源區(qū)317部分生長一層厚的氮化硅(Si3N4)保護層(大200nm厚)。氮化硅層的目的是保護有源區(qū)避免受到氧化。
3、對整個硅片進行氧化，在沒有氮化硅保護層的區(qū)域生長一層厚的氧化硅隔離層(大約900nm)厚。
4、除去氮化硅保護層。
三、淀積磷硅酸玻璃層302
CMOS工藝中，主要的制作對象是NMOS和PMOS管，因此在淀積磷硅酸玻璃層204時需要用到制造MOS管的工藝。
1、在已經(jīng)做好氧化層隔離313和阱316結(jié)構(gòu)的硅芯片上，生長一層薄的二氧化硅層。
2、對有源區(qū)MOS管柵極區(qū)域進行閾值校準注入。主要是調(diào)整MOS管溝道雜質(zhì)濃度，達到校準MOS管開啟閾值的目的。
3、除去柵極區(qū)域以外的二氧化硅層。
4、在柵極二氧化硅層上淀積多晶硅。
5、對阱結(jié)構(gòu)中將要制作MOS管的源、漏區(qū)域進行N型注入和P型注入，形成NMOS和PMOS管的源、漏極。
6、在MOS管柵極側(cè)面淀積柵極氧化物保護墻(OxideSpacer)。主要目的是調(diào)整溝道有效長度。
7、在MOS管柵極、源極、漏極上淀積硅化物，增強MOS管各極的導電性。
8、淀積PSG層204。在需要與金屬連接的區(qū)域腐蝕出接觸孔(Contact Holes)。接觸孔的目的是可以使MOS管各極與金屬線相連。在本發(fā)明中，接觸孔的目的是為了光源和光探測器能夠和光波導直接耦合。
四、第一層金屬303的制作本發(fā)明中，用到CMOS工藝中的第一至第四層金屬。由于金屬銅的折射率比二氧化硅折射率小很多，金屬銅是做氧化層波導包層的理想材料。在制作金屬層時，將銅材料淀積到接觸孔中和需要制作光波導的區(qū)域，作為光波導的下包層。
五、第一層氧化物304淀積在已經(jīng)做好的第一層金屬上淀積二氧化硅，作為光波導的芯層。
六、第二層金屬305及其與第一層金屬接觸312的制作將銅材料淀積到脊形光波導外側(cè)的區(qū)域，兩層金屬的接觸作為光波導的水平方向覆蓋層。
七、第二層氧化物306淀積在已經(jīng)做好的第二層金屬上淀積二氧化硅，作為光波導的芯層。
八、第三層金屬307及其與第二層金屬接觸311的制作將銅材料淀積到脊形光波導外側(cè)的區(qū)域，兩層金屬的接觸作為光波導的水平方向覆蓋層。
九、第三層氧化物308淀積在已經(jīng)做好的第三層金屬上淀積二氧化硅，作為光波導的芯層。
十、第四層金屬309及其與第三層金屬接觸310的制作將銅材料淀積到整個脊形光波導區(qū)域，作為波導的上包層。兩層金屬的接觸作為光波導的水平方向覆蓋層。這樣就完成了整個脊形波導318的制作過程。
這種多層金屬間氧化物光波導完全用CMOS工藝制作而成，不需更改CMOS工藝中的任何工序和材料，可以在生產(chǎn)廠商(Foundry)的工藝流水線上與CMOS集成電路一同制造，真正實現(xiàn)了光電子與微電子的集成。這種脊形光波導在水平和垂直兩個方向上對光線均有限制作用，因此具有良好的傳輸特性。而且還可以通過調(diào)整脊高和脊寬來優(yōu)化波導，進一步改善波導的性能，得到較高的傳輸效率，從而為實現(xiàn)硅基單片光電子集成回路提供了可行性。
權(quán)利要求
1.一種多層金屬間氧化物脊形波導結(jié)構(gòu)，包括多層金屬和多層金屬間氧化層；多層金屬作為覆蓋層，而多層金屬間氧化層作為脊形波導芯層；由于發(fā)光二級管和探測器二極管均可以通過硅襯底上的有源區(qū)和阱形成，因此該結(jié)構(gòu)脊形光波導可與光源和探測器集成；其特征在于，其結(jié)構(gòu)包括一硅襯底；一氧化隔離層，該氧化隔離層位于襯底和阱上，用于隔離不同的電子器件；一PSG磷硅玻璃，該PSG磷硅玻璃制作在氧化隔離層、有源區(qū)和阱上；第一層金屬，該第一層金屬制作在PSG磷硅玻璃上，作為波導下包層；第一層氧化層，該第一層氧化層制作在第一層金屬上；第二層金屬，該第二層金屬制作在第一層氧化層上；第二層氧化層，該第二層氧化層制作在第二層金屬上；第三層金屬，該第三層金屬制作在第二層氧化層上；第三層氧化層，該第三層氧化層制作在第三層金屬上；第四層金屬位于頂層，該第四層金屬位于頂層制作在第三層氧化層上；第一層金屬和第二層金屬接觸、第二層金屬和第三層金屬接觸、第三層金屬和第四層金屬接觸作為脊形波導橫向限制層，使光線被限制在脊形波導內(nèi)。
2.根據(jù)權(quán)利1所述的多層金屬間氧化物脊形波導結(jié)構(gòu)，其特征在于，其中多層金屬間氧化層為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
3.根據(jù)權(quán)利1所述的多層金屬間氧化物脊形波導結(jié)構(gòu)，其特征在于，其中可通過利用多層金屬間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
4.根據(jù)權(quán)利1所述的多層金屬間氧化物脊形波導結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導的脊高和脊寬，從而滿足單模波導條件。
5.一種多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，包括如下步驟步驟一在硅襯底上通過離子注入方法制作有源區(qū)和阱形成PN結(jié)，該PN結(jié)可作為發(fā)光二極管或者探測器二極管；步驟二在已做好阱和有源區(qū)的硅表面氧化生長二氧化硅層作為氧化隔離層；步驟三淀積磷硅酸玻璃層；步驟四在磷硅酸玻璃層上分別淀積第一層金屬、第一層氧化物、第二層金屬、第二層氧化物、第三層金屬、第三層氧化物、第四層金屬；步驟五分別制作第一層金屬和第二層金屬接觸，第二層金屬和第三層金屬接觸，第三層金屬和第四層金屬接觸；這樣就利用多層金屬和多層金屬間氧化物實現(xiàn)了脊形波導。
6.根據(jù)權(quán)利5所述的多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，其中多層金屬間氧化層為多層結(jié)構(gòu)，因此該結(jié)構(gòu)脊形波導的波導層厚度可以通過改變氧化層的層數(shù)而改變，不再受限于單層金屬間的氧化層厚度。
7.根據(jù)權(quán)利5所述的多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，其中可通過利用多層金屬間的接觸作為波導限制層；該結(jié)構(gòu)脊形波導分別利用不同金屬層的接觸作為脊形波導內(nèi)外脊的限制層從而實現(xiàn)水平方向波導對光的限制。
8.根據(jù)權(quán)利5所述的多層金屬間氧化物脊形波導結(jié)構(gòu)的制作方法，其特征在于，該結(jié)構(gòu)波導中的各個介質(zhì)層均為標準CMOS集成電路工藝中的相應層，因此該波導可通過集成電路版圖設計來調(diào)整脊形波導的脊高和脊寬，從而滿足單模波導條件。
全文摘要
一種多層金屬間氧化物脊形波導結(jié)構(gòu)，包括一硅襯底；一氧化隔離層位于襯底和阱上，用于隔離不同的電子器件；一PSG磷硅玻璃制作在氧化隔離層、有源區(qū)和阱上；第一層金屬制作在PSG磷硅玻璃上，作為波導下包層；第一層氧化層制作在第一層金屬上；第二層金屬制作在第一層氧化層上；第二層氧化層制作在第二層金屬上；第三層金屬制作在第二層氧化層上；第三層氧化層制作在第三層金屬上；第四層金屬位于頂層制作在第三層氧化層上；第一層金屬和第二層金屬接觸、第二層金屬和第三層金屬接觸、第三層金屬和第四層金屬接觸作為脊形波導橫向限制層，使光線被限制在脊形波導內(nèi)。
文檔編號G02B6/13GK101034185SQ200610058659
公開日2007年9月12日 申請日期2006年3月6日 優(yōu)先權(quán)日2006年3月6日
發(fā)明者陳弘達, 黃北舉, 顧明, 劉海軍 申請人:中國科學院半導體研究所