專利名稱：半導體元件微細圖形的形成方法
技術領域：
本發(fā)明涉及半導體元件微細圖形(pattern)的形成方法，特別是涉及可形成對應于高集成化的微細圖形的半導體元件的微細圖形的形成方法。
背景技術：
圖1是說明現有技術的半導體元件微細圖形的形成方法的剖面圖。
首先，在第一絕緣膜10上順序形成導體膜20和感光膜30。然后，對所述感光膜30進行構圖以使節(jié)距為α+β′之后，以所述感光膜30為掩模，對所述導體膜20進行局部干式蝕刻，然后除去所述感光膜30而形成圖形。
雖然通常在通過縮小半導體元件來更多地形成超微細的圖形方面進行投資和努力，但是，實際情況是，難以獲得正確的圖形尺寸(size)。
例如，如果圖形節(jié)距為0.20μm，那么就必須在0.10μm的線上形成具有0.10μm的間隔(Spacing)的微細圖形。此時，在圖形節(jié)距為0.20μm的情況下，使用現有的KrF裝置和光敏電阻(PR)。
假定圖形節(jié)距(Pattern Pitch)為0.40μm，也可使用KrF裝置和用KrF的光敏電阻(PR)。
發(fā)明內容
但是，現有的半導體元件微細圖形的形成方法是在構圖0.20μm節(jié)距的情況下，使用構圖0.40μm節(jié)距的裝置(KrF)和用KrF的光敏電阻(PR)，不能制作具有0.20μm節(jié)距的圖形。
因此，本發(fā)明為解決上述問題而提出，本發(fā)明的目的在于提供一種半導體元件微細圖形的形成方法，利用干式蝕刻的選擇比大的兩種物質，可形成對應于高集成化的微細圖形，降低生產費用。
為了實施上述目的，在具有大小為(α+β)的節(jié)距的半導體元件微細圖形的形成方法中，本發(fā)明的特征在于，方法包括下列步驟在半導體襯底上順序形成第一絕緣膜和第二絕緣膜；在第二絕緣膜上形成具有預定形狀且具有大小為(α+β)的兩倍的節(jié)距的感光膜；以感光膜為掩模干式蝕刻第二絕緣膜；除去感光膜；在包含殘留的第二絕緣膜的襯底的前面上形成第三絕緣膜；在所獲得的結果物上對應殘留的第二絕緣膜與第二絕緣膜之間的部位，形成第四絕緣膜；按第三絕緣膜與第四絕緣膜的干式蝕刻比為1∶1的配方，實施第一平坦化工藝的中途，當第二絕緣膜露出時，便中斷蝕刻；以殘留的第四絕緣膜和第二絕緣膜為掩膜，蝕刻第三絕緣膜而形成第三絕緣膜圖形；在填充導體膜覆蓋第二絕緣膜與第三絕緣膜之間的空間之后，在導體膜上實施第二平坦化工藝，形成具有大小為(α+β)的節(jié)距的導體布線。
優(yōu)選的是所述第一平坦化工藝在深腐蝕工藝中進行。
優(yōu)選的是所述第二平坦化工藝在化學機械研磨(CMP)工藝中或深腐蝕工藝中進行。
根據以下結合附圖對優(yōu)選實施例的說明，以上那樣的本發(fā)明的目的和其它特征等將會更加明了。
圖1是說明現有技術的半導體元件的微細圖形的形成方法的剖面圖。
圖2a至2e是說明本發(fā)明實施例的半導體元件的微細圖形的形成方法的剖面圖。
具體實施例方式
以下，參照
本發(fā)明的實施例。
圖2a-2e是說明本發(fā)明實施例的半導體元件微細圖形的形成方法的剖面圖。
如圖2a所示，為了最終獲得與圖1所示的圖形相同的節(jié)距，首先，在半導體襯底(圖中未示出)上順序形成第一絕緣膜1和第二絕緣膜(圖中未示出)之后，在所述第二絕緣膜上形成預定形狀的感光膜圖形3。此時，所述感光膜圖形3按圖1所示節(jié)距(α+β)的二倍來構圖。然后，干式蝕刻所述第二絕緣膜而形成第二絕緣膜圖形2。此時，正是第二絕緣膜的厚度比其后形成的第三絕緣膜的厚度厚很多，才可在第三絕緣膜的厚度中調節(jié)臨界尺寸(CD)。
然后，如圖2b所示，在除去所述感光膜圖形之后，在其上部蒸著第三絕緣膜4，在第二絕緣膜圖形2之間的那些部位上形成第四絕緣膜5。
接著，在第三和第四絕緣膜4、5的表面上以化學機械研磨(CMP)的方式，實施平坦化工藝。
然后，如圖2c所示，在按所述第三絕緣膜4和所述第四絕緣膜5的干式蝕刻選擇比為1∶1的配方，實施在只是以預定厚度的深腐蝕(Etchback)的中途，若所述第二絕緣膜2露出，則中斷蝕刻。
然后，如圖2d所示，改變配方(Recipe)，利用所述第四絕緣膜5和所述第二絕緣膜2與第三絕緣膜4的蝕刻的選擇比高(10∶1以上)的配方，蝕刻所述第三絕緣膜4。此時，在所述第四絕緣膜5下部的所述第三絕緣膜成為第三絕緣膜圖形4。然后，按1∶1的配方除去起掩模作用的所述第四絕緣膜5殘留的厚度部分。
如圖2e所示，在圖2d中最終殘留的所述第二絕緣膜2與所述第三絕緣膜4之間，填充導體膜(圖中未示出)之后，用化學機械研磨(CMP)方式或深腐蝕方式進行平坦化。然后，以所述導體膜6為掩模，除去殘留的所述第二絕緣膜2與所述第三絕緣膜4，形成具有圖1那樣的節(jié)距的導體膜布線6。
如上所述，按照本發(fā)明的半導體元件微細圖形的形成方法，利用干式蝕刻選擇比大的兩個物質，可形成對應高集成化的微細圖形，降低生產費用。
同時，應該知道，為例示的目的，展示了本發(fā)明優(yōu)選的實施例，但本行業(yè)技術人員可在本發(fā)明的思想和范圍內進行各種修正、變更、添加等，這種修正、變更等屬于所附權利要求的范圍內。
權利要求
1.一種半導體元件微細圖形的形成方法，該半導體元件具有大小為(α+β)的節(jié)距，其特征在于，所述方法包括下列步驟在半導體襯底上順序形成第一絕緣膜和第二絕緣膜；在所述第二絕緣膜上形成具有預定形狀且具有大小為所述(α+β)的兩倍節(jié)距的感光膜；以所述感光膜為掩模干式蝕刻第二絕緣膜；除去所述感光膜；在包含所述殘留的第二絕緣膜的襯底的前面形成第三絕緣膜；在所獲得的所述結果物上對應所述殘留的第二絕緣膜與第二絕緣膜之間的部位，形成第四絕緣膜；按所述第三絕緣膜與所述第四絕緣膜的干式蝕刻比為1∶1的配方，實施第一平坦化工藝的中途，當所述第二絕緣膜露出時，便中斷蝕刻；以所述殘留的第四絕緣膜和所述第二絕緣膜為掩膜，蝕刻所述第三絕緣膜而形成第三絕緣膜圖形；在填充導體膜以覆蓋所述第二絕緣膜與所述第三絕緣膜之間的空間之后，在所述導體膜上實施第二平坦化工藝，形成具有大小為(α+β)節(jié)距的導體布線。
2.如權利要求1所述的半導體元件微細圖形的形成方法，其特征在于，所述第一平坦化工藝在深腐蝕工藝中進行。
3.如權利要求1所述的半導體元件微細圖形的形成方法，其特征在于，所述第二平坦化工藝在化學機械研磨(CMP)工藝中進行。
4.如權利要求1所述的半導體元件微細圖形的形成方法，其特征在于，所述第二平坦化工藝在深腐蝕工藝中進行。
全文摘要
一種半導體元件微細圖形的形成方法。半導體襯底上形成第一和第二絕緣膜；第二絕緣膜上形成具有預定形狀和尺寸為(α+β)兩倍節(jié)距的感光膜；感光膜為掩模干式蝕刻第二絕緣膜；除去感光膜；在包含殘留第二絕緣膜襯底的前面形成第三絕緣膜；所獲得的結果物上對應殘留的第二絕緣膜與第二絕緣膜之間的部位，形成第四絕緣膜；按第三與第四絕緣膜的干式蝕刻比為1∶1配方，實施第一平坦化工藝的中途，當第二絕緣膜露出時中斷蝕刻；殘留的第四和第二絕緣膜為掩膜，蝕刻第三絕緣膜，形成第三絕緣膜圖形；在填充導體膜覆蓋第二絕緣膜與所述第三絕緣膜之間的空間后，在導體膜上實施第二平坦化工藝，形成具有尺寸為(α+β)節(jié)距的導體布線。
文檔編號G03F7/00GK1438677SQ0214001
公開日2003年8月27日 申請日期2002年12月20日 優(yōu)先權日2001年12月20日
發(fā)明者樸哲秀 申請人:東部電子株式會社