專利名稱：集成光學器件的制作方法
技術領域：
本發(fā)明涉及集成光學器件及其制造方法。
背景技術：
在光學網(wǎng)絡的發(fā)展中，使用建立在平面基片上的波導的，所謂集成光學部件受到廣泛的研究。
在集成光學器件中，波導“核”布置在基片(或更一般地布置在形成在基片的內(nèi)包層上)而后罩以外包層。設定核和包層材料的折光率和其它的光學特性以提供適當?shù)牟▽Чδ?。領域內(nèi)普通技術人員會理解，諸如“內(nèi)包層”、“外包層”、“下面”等詞語僅用于方便說明而不是指在制造或者使用中器件的任何特定取向。
這種集成器件可能產(chǎn)生的一個問題是二次折射的問題。盡管產(chǎn)生二次折射的機制還沒有證實，人們認為它是由于器件結(jié)構中層間熱膨脹特性的差異產(chǎn)生的，這種差異在器件燒結(jié)或者退火后引起應力聚集。
參考，Kilian等在2000年2月第2號卷18“光波技術雜志”發(fā)表的論文“Birefringence free planar optical waveguide madeby flame hydrolysis deposition(FHD)through tailoring of theoverclading”中匯總了對此問題的各種可能的解決方案。以前提出的解決方案多數(shù)涉及改變外包層的熱學特性，普遍地涉及試圖把外包層的熱膨脹系數(shù)與核、內(nèi)包層或者基片的熱膨脹系數(shù)相匹配。這種技術的一個特例公開于美國專利5 930 439。盡管此目的可以通過仔細地選擇摻雜實現(xiàn)，但是人們發(fā)現(xiàn)必須要把外包層玻璃大量地摻雜，使之變得對水份非常地敏感，導致器件不可靠。
另一種方法說明于Wildermuth等在1998年8月第17號卷34上發(fā)表的論文“Penalty-free polarisation compensation of SiO2/Siarrayed waveguide grating wavelength multiplexers using stressrelease grooves”。文中應力釋放槽沿波導核兩側(cè)的任一側(cè)蝕刻。具有大量基本平行的波導核的陣列波導格柵(AWG)的范圍內(nèi)，這意味著在這些核間插入深的槽。由于這需要大量額外的加工步驟蝕刻這些槽，難于把槽的蝕刻對準核、以及槽所占取的額外基片面積，這個工藝不受親睞。

發(fā)明內(nèi)容
本發(fā)明提供在基片上，至少是在設有第一包層的基片的一個面上，制造集成光學器件的方法，所述的方法含有步驟(i)在第一包層上形成核材料；(ii)在形成所需波導核的補充物的區(qū)域內(nèi)蝕刻部件，蝕刻步驟包括從核材料層上去除材料并且至少從第一包層上去掉材料，從而使第一包層形成實質(zhì)上由波導核覆蓋的臺結(jié)構。
(iii)在第一包層和波導核上形成第二包層。
本發(fā)明提出新的制造方法和新的器件結(jié)構，可以導致降低雙折射或者基本上使雙折射為零，而不需要對包層大量地摻雜也不需要單獨的蝕刻步驟。
作為在其間要通過蝕刻(應用掩模從而留下核通路不蝕刻)去掉核材料層的多余材料的核蝕刻過程中，把蝕刻繼續(xù)到內(nèi)包層。這種“過蝕刻”技術在核下面留下臺結(jié)構。當加以外覆蓋時，外包層繞核展開(如前)但是也在小的程度上伸到核的下面。
發(fā)現(xiàn)這樣的安排影響核雙折射。通過選擇適當?shù)倪^蝕刻深度(臺高)可以得到降低的或者實質(zhì)上為零的雙折射。
本發(fā)明可以應用于其上一般地生長或者沉積內(nèi)包層的硅或鍺。在此認為其上已經(jīng)生長或者沉積內(nèi)包層的基片提供了“至少基片的一面提供第一包層”的基片。然而并不總是需要生長或者沉積內(nèi)包層。以石英基片為例，基片本身的光學特性就是核可以直接地沉積在基片上。另外，由于基片上層本身起用于光導的內(nèi)包層作用，所以認為這樣的基片也提供了“至少基片的一面提供第一包層”的基片。
優(yōu)選地臺結(jié)構具有得到實質(zhì)上零核雙折射的高度。例如，優(yōu)選地臺結(jié)構有至少1微米的高度，更優(yōu)選地，在約2微米至4微米之間?？梢岳斫饪梢栽谝郧熬桶l(fā)生較小程度的過蝕刻，例如以保證完全地蝕刻掉核材料。
盡管本發(fā)明可以應用于許多類型的器件，優(yōu)選地基片是硅基片和/或第一包層主要地是二氧化硅。
為了對所希望的雙折射性能實現(xiàn)較低的臺高度，優(yōu)選地第二包層的材料的線性膨脹系數(shù)大于核材料層的材料的線性膨脹系數(shù)。
本發(fā)明還提供集成光學器件，所述集成光學器件含有基片，至少基片的一面提供第一包層，所述第一包層包括臺結(jié)構；波導核，形成在第一包層上使得波導核實質(zhì)上覆蓋臺結(jié)構；和第二包層，形成在波導核和第一包層上。
本發(fā)明的另一個方面提供陣列波導格柵(AWG)含有基片，至少基片的一面提供第一包層，所述第一包層包括臺結(jié)構；多個陣列波導，設在基片上，每個陣列波導各有一個形成在第一包層上的波導核從而使得波導核實質(zhì)上覆蓋臺結(jié)構；第二包層，形成在波導核和第一包層上；并且其中，臺結(jié)構的高度在約2微米至4微米的范圍；在第二包層中的應力在一20到+10兆帕的范圍；而波導核沿平行于基片平面方向的寬度在5.80至6.20微米范圍。


下面參照

本發(fā)明的優(yōu)選實施例，在附圖中相似的部件標以相同的標號，附圖中圖1a至1f為示意性截面圖示出根據(jù)本發(fā)明的實施例的集成光學器件的部分的工藝；圖2是對各種材料特性作計算機模型預計的雙折射與過蝕刻深度關系曲線圖；
圖3為實驗得出的雙折射與過蝕刻深度關系曲線圖；圖4示意地畫出典型的陣列波導格柵(AWG)；圖5是實驗結(jié)果曲線圖，表示出以毫微米為單位的平均波長分束與以微米為單位的波導核+過蝕刻深度關系；圖6是模擬結(jié)果曲線，示出毫微米為單位分束與以微米為單位的過蝕刻深度關系；圖7示出實驗的以毫微米為單位的平均波長分束與以微米為單位的陣列波導的核寬度的關系；圖8是三個不同波長的以毫微米為單位的波長分束與以微米為單位的核寬度關系的模擬結(jié)果；圖9是實驗結(jié)果曲線圖，表示出以毫微米為單位的平均波長分束與以兆帕為單位的在陣列波導的(外)包層中測量的應力的關系；圖10示出相應于圖9的實驗結(jié)果的模擬結(jié)果；圖11表示出以毫微米為單位的平均波長分束與以兆帕為單位的在核中測量的應力的關系；圖12示出相應于圖11的實驗結(jié)果的模擬結(jié)果；而圖13至15示出不同批晶片波長分束對溫度的變化的模擬結(jié)果。
具體實施例方式
參見附圖，圖1a至1f為示意性截面圖示出根據(jù)本發(fā)明的實施例的集成光學器件的部分的工藝。在原型的研究中，制造了具有100GHz槽間隔和250微米波導間距的40槽陣列波導格柵(AWG)，但是在本發(fā)明的其它實施例中可以用此技術制造許多類型的光學信號處理器件，譬如可變光衰減器，光學開關或路由器和/或濾光器。所述技術總體上可以應用于利用波導結(jié)構的任何集成光學部件。
圖1a示意地示出硅基片10，其上生長16微米厚熱氧化內(nèi)包層20。(應當注意圖1a至1f是高度示意性的，并且無論如何不是成比例的)。
在圖1c中，例如通過火焰水解沉積(FHD)，沉積波導核玻璃層30。在優(yōu)選的實施例中，在對FHD沉積材料的固化退火階段后，層30是6微米厚。應用掩模40以掩蓋所希望的波導核的線條。所述的掩模優(yōu)選地通過光刻旋涂和曝光抗蝕層，然后顯影并通過蒸發(fā)涂敷金屬層形成?？梢杂帽サ艨刮g層及其金屬罩以留下金屬掩模40。
在圖1d中，使用現(xiàn)有干蝕刻技術或濕蝕刻技術進行蝕刻步驟。
蝕刻步驟蝕刻掉核材料層30的不由掩模40覆蓋部分，這就是說，從核材料層30上去掉形成所需要的波導線條的補充物的區(qū)域。這留下實質(zhì)上正方形的截面(6微米×6微米)的核50。
在現(xiàn)有技術制造工藝中，下個步驟應當是去掉掩模40并且對圖1d的結(jié)構加以外包層。然而在本發(fā)明的實施例中，卻繼續(xù)進行蝕刻處理，直到用掩模40限定要蝕刻的區(qū)域。
如圖1e所示，進行蝕刻處理以便蝕刻掉不受掩模40保護的區(qū)域內(nèi)的內(nèi)包層20的部分。這個“過蝕刻”處理留下跨多數(shù)器件較薄的內(nèi)包層20，但是這形成實質(zhì)上由核50覆蓋的臺結(jié)構60。臺結(jié)構的高度也可以等效地稱作“過蝕刻深度”并且可以典型地在2微米至3微米的范圍，不論什么情況下都優(yōu)選地大于1微米。
最后，在圖1f中通過現(xiàn)有技術去掉掩模40并且波導和內(nèi)包層由外包層70覆蓋。在此原型實施例中，外包層70為22微米厚(于其最厚處)并且是用SiCl4、BCl3和POCl3通過FHD沉積形成的玻璃。外包層的成分是其折射系數(shù)與硅內(nèi)包層的折射系數(shù)大致匹配，并且其熱膨脹稍大于硅基片的熱膨脹(由涂層的晶片的變形測量)。
圖2是對各種材料特性作計算機模型預計的雙折射與過蝕刻深度關系曲線圖。
過蝕刻對單波導的雙折射的影響由有限元模型分析法模擬以確定施加在波導核上的應力。然后根據(jù)應力計算普通折射系數(shù)改變和超常折射系數(shù)改變。借助于微擾計算，確定有效折射系數(shù)的改變(NeffTE-NeffTM)。
發(fā)現(xiàn)過蝕刻的作用受核和包層的線性膨脹系數(shù)(lce)的影響。因此，在計算機模型中，使用各種線性膨脹系數(shù)的組合。
在計算機模型中使用了以下的材料參數(shù)。這些是前面引述的Kilian等人論文中報告的值。

外包層的線性膨脹系數(shù)(lce)在三個可能的值之間變化，即3.3×10-63.4×10-63.5×10-6類似地，核線性膨脹系數(shù)(lce)在三個可能的值之間變化，即1.2×10-61.8×10-62.4×10-6總共給出9條曲線。對豎直軸進行標定代表圖3的實驗結(jié)果的兩個極化之間的波長分束，從而可以進行比較。
圖2所示的結(jié)果表明雙折射實質(zhì)上線性地取決于過蝕刻深度。相關性的斜率取決于核和外包層的線性膨脹系數(shù)(lce)值。理想的過蝕刻深度認為是相關性曲線與零雙折射軸相交的蝕刻深度。
在圖2的圖表中，圖示說明首先指出外包層的線性膨脹系數(shù)(lce)的值(×10-6)，然后指出核的線性膨脹系數(shù)(lce)的值(×10-6)。可以看出使用舉例的參數(shù)可以對約2微米向上的過蝕刻深度的雙折射。在此模型中，為包層的高線性膨脹系數(shù)(lce)和核的線性膨脹系數(shù)(lce)組合獲得給出零雙折射的最低過蝕刻深度。此模型忽略相鄰波導產(chǎn)生的任何應力影響，并且不考慮可對理想的過蝕刻深度有影響的指數(shù)比較。
為了檢驗理論結(jié)果，檢測了一系列的上述構成的原型。通過測量濾波器響應或者兩個極化狀態(tài)的通帶，以及檢測兩個狀態(tài)之間的波長分束，檢測核雙折射，所述兩個極化狀態(tài)一個平行于基片的平面，而另一個垂直于基片的平面。結(jié)果示于圖3中，結(jié)果表明了與FEM分析預示相同的雙折射和過蝕刻深度之間的總體線性相關，在約3微米的過蝕刻深度處交于零雙折射軸。
還進行了其它一些研究以了解其它參數(shù)，譬如AWG中陣列波導寬度、陣列波導的(外)包層中的應力、陣列波導從之形成的核層中的應力、陣列波導的核和包層的折射系數(shù)，以及AWG的溫度等對40槽AWG中的分束的影響。AWG現(xiàn)在是領域內(nèi)公知的，從而領域內(nèi)普通技術人員可能已經(jīng)理解其結(jié)構和操作，例如，如M.K.Smit在1996年6月第2號，12卷IEEE Journal of Selected Topics in QuantumElectronics上發(fā)表的“PHASAR-based WDM-DevicesPrinciples，Design and applications”一文中所綜述。分束測量在各個AWG管芯上進行、在晶片上對其它參數(shù)進行在線測量，還對所述其它參數(shù)對分束作用的模型進行了相應的模擬。所測量的AWG具有通過FHD沉積形成的玻璃波導核以及包層，用SiCl4、BCl3和GeCl4形成核，用SiCl4、BCl3和POCl3形成包層。為了進行說明，在圖4中示意地示出典型的AWG，所述的AWG包括具有形成于其上的兩個條形波導110、112的管芯100，在兩個條形波導110、112之間連接多個陣列波導120(只示出一些，典型地有約400至600個)。多個輸入波導130連接在管芯100(從含有數(shù)個這樣的管芯的晶片上切割下來)的輸入邊101和條形波導的第一個110之間，而多個輸出波導140連接在管芯100的輸出邊102和條形波導的第二個112之間。AWG具有100GHz槽間隔。管芯輸出邊的輸出波導之間的間隔在100微米的數(shù)量級，輸入邊的輸入波導之間的間隔類似。不論是實際測量還是模擬都顯示出波導寬度(沿平行于基片平面的方向)、(外)包層中的應力以及核層中的應力對分束有顯著的影響，而核折射率指數(shù)及覆蓋指數(shù)對分束有相對不明顯的影響。作為這些進一步的研究還對陣列波導中的過蝕刻(即臺高度)的量與分束之間的相關性進行研究。所有這些研究的結(jié)果匯總在下面。
模擬為了進行模擬，使用了應力模型(荷蘭Kymata公司推出的STRESS SELENE軟件)和模式求解儀以產(chǎn)生40槽AWG的槽1至40的分束，對于8個不同的參數(shù)核指數(shù)、包層指數(shù)、核高度、核寬度、核應力、包層應力(在外包層中)、過蝕刻深度，以及AWG陣列中波導之間的平均間隔(下面稱為“陣列節(jié)距”，h)。后一參數(shù)是AWG設計者設定的設計參數(shù)。
使用RSD協(xié)會(格拉斯哥)推出的名為Matrex(2.5版)DOE(實驗設計)程序，產(chǎn)生一個空間進行計算。一旦在所述空間中進行所有的模擬，就使用Matrex產(chǎn)生在所述空間中插入分束值的多項式。假定每個參數(shù)具有在工作空間中任何點發(fā)生的相等概率。使用微軟Excel宏，提供具有在軟件處理范圍盡可能多點的空間。因此對于每個參數(shù)值，還描繪出了在所述工作空間中穿過所有其它參數(shù)的變量寬度的點。
在模擬中使用的限度如下a＝核指數(shù)b＝包層指數(shù)c＝核高度(@m)d＝核寬度(@m)e＝過蝕刻(@m)f＝壓縮性核應力量(Mpascals)g＝包層應力(Mpascals)h＝陣列節(jié)距(@m)a＝1.4551b＝1.4451c＝6d＝5.98
e＝3.05f＝70g＝-5.5h-＝13.55a-上＝a+0.0001b-上＝b+0.0005c-上＝c+0.2d-上＝d+0.2e-上＝e+0.5f-上＝f+10g-上＝g+10h-上＝h+0a-下＝a-0.0001b-下＝b-0.0005c-下＝c-0.2d-下＝d-0.2e-下＝e-0.5f-下＝f-10g-下＝g-10h-下＝h-0實驗數(shù)據(jù)實驗數(shù)據(jù)從對各個AWG結(jié)構和/或?qū)蠥WG結(jié)構的幾批晶片中的晶片上的檢測結(jié)構進行的測量得到，在把晶片切割成管芯前進行過蝕刻、應力及核寬度測量，在切割后進行分束測量。在每塊晶片上從約4至5個AWG進行過蝕刻、應力及核寬度測量。由每批晶片得到的每個AWG管芯進行分束測量。每個AWG器件中的陣列節(jié)距約為12微米。
分束值從分析許多不同批晶片，我們發(fā)現(xiàn)定義為TM-TE的波長分束、在TM與TE極化模式之間的波長差，實際上可以是正的也可以是負的。每批晶片典型地由12至30塊晶片組成，并且每塊晶片典型地含有6個AWG結(jié)構。我們發(fā)現(xiàn)作為對任何一個AWG畫出的作為AWG槽數(shù)的函數(shù)的分束(的測量量)的斜率的符號(+或-)，確定該AWG中的分束的符號(+或-)。對于每批晶片，每個晶片上我們至少檢測一個AWG管芯(典型地每個晶片上我們檢測幾個AWG)并且我們畫出每個檢測的AWG的作為AWG槽數(shù)(1至40)的函數(shù)的分束的斜率值，對照該AWG的槽2至39上的平均分束(量)。由此我們發(fā)現(xiàn)在某些批中，所有的晶片具有正的分束斜率，在另外某些批中有負的分束斜率，而在某些批中是既有正斜率又有負斜率的混合。為了得到以下表示的實驗結(jié)果，我們只使用那些具有完全正或者完全負的分束斜率的那些批晶片。
過蝕刻與分束之間的相關性圖5是每個測量的AWG管芯的2至39槽中測量的平均分束曲線，對照“波導核+過蝕刻深度”的測量的總高度HT(以微米為單位)，所述總高度HT是以每批AWG晶片中測量的所有AWG的平均值。不在任何管芯中從槽1和40取得測量，因為這些有時可能產(chǎn)生偽結(jié)果，會誤表達其它槽的一般趨勢。所有測量的AWG中，核的高度已知為約6微米。從我們的模擬和實驗結(jié)果，我們認為核高度的變化實際上對分束沒有影響(參見下文)。如可以清楚地從圖5看到，隨著總高度HT(從而也隨著過蝕刻深度)增加，測量的最佳線性擬合從正跨越到負分束。假定核高度是6微米，這個曲線示出會在約3.05微米的過蝕刻深度得到零分束。圖6是分束隨過蝕刻深度變化的相應的模擬結(jié)果。對三個所選擇的過蝕刻深度，在上述限度內(nèi)的其它參數(shù)a、b、c、e、f、g、h的所有不同的(模擬軟件可處理的)可能值上繪出一些點。模擬中使用的陣列節(jié)距h的值用作把實驗結(jié)果與用模型得到的結(jié)果符合的擬合值。模擬中發(fā)現(xiàn)h＝13.55微米得到兩組結(jié)果之間的良好的相符，這可以通過比較圖5和6看出。
波導寬度與分束之間的相關性圖7是每個測量的AWG管芯的2至39槽中測量的平均分束曲線，對照陣列波導的以微米為單位的核寬度(即沿與AWG管芯的基片平面平行的方向的波導核的寬度)，所述核寬度是以每批AWG晶片中測量的所有AWG的平均值。由得到的線性擬合可以看到，隨著波導寬度增加，分束從正變到負分束。圖8是在三個不同的波導寬度得到模擬結(jié)果圖表，同樣用陣列節(jié)距h作為把實驗結(jié)果與模擬結(jié)果擬合的擬合參數(shù)。對于三個所選擇的波導核寬度的每個，在上述限度內(nèi)的其它參數(shù)a、b、c、d、f、g、h的所有不同的(模擬軟件可處理的)可能值上繪出一些點。這里還是模擬與測量的結(jié)果緊密符合。
包層應力與分束之間的相關性圖9是每個測量的AWG管芯的2至39槽中測量的平均分束曲線，對照在陣列波導的包層中測量的應力，所述應力是以每批AWG晶片中測量的所有AWG的平均值。標定水平軸以表示測量出的包層中壓應力(-)和拉應力(+)，以兆帕為單位。這些應力測量通過測量在其上形成波導核和包層的晶片的彎曲得到。在圖9中繪出的點上進行了線性擬合，示出隨著包層應力在圖示的范圍上從負包層應力增加至正的應力值(即從壓應力至拉應力)，平均分束值線性地從正分束改變成負分束。圖10示出相應的模擬結(jié)果。對三個所選擇的包層應力值，在上述限度內(nèi)的其它參數(shù)a、b、c、d、e、f、h的所有不同的(模擬軟件可處理的)可能值上繪出一些點。還是用陣列節(jié)距h作擬合參數(shù)。同樣地，模擬結(jié)果總體上與實驗結(jié)果相符。
核應力與分束之間的相關性圖11是每個測量的AWG管芯的2至39槽中測量的平均分束曲線，對照在陣列波導的核中測量到的應力，所述應力是以每批AWG晶片中測量的所有AWG的平均值。標定水平軸以表示測量的核中壓應力，以兆帕為單位。(在核中應力永遠是壓應力，沒有拉應力)。應力測量通過測量在其上沉積核層的晶片(但是在核層形成波導核的步驟之前)的彎曲得到。在圖11中繪出的點上進行了線性擬合，示出隨著核應力在圖示的負核應力范圍上降低時，平均分束線性地從正分束改變成負分束。圖12示出相應的模擬分束對核應力變化結(jié)果。還是，對上述限度內(nèi)的其它參數(shù)a、b、c、d、e、g、h的所有不同的(模擬軟件可處理的)可能值上繪出一些點。還是用陣列節(jié)距h作擬合參數(shù)?？梢詮陌褕D11和圖12與圖10和圖9比較看到分束隨著核應力的變化小于分束隨著包層應力的變化。
分束與核折射率、覆蓋折射率和核高度之間的相關性進行模擬和實驗測量以研究分束與核折射率、分束與包層折射率和分束與核高度(在臺以上)之間的相關性，已經(jīng)表明，分束隨著這些參數(shù)變化的變化實際上是零，或者至少與分束隨著圖5至12的其它參數(shù)的變化比較不明顯。分束隨著核高度變化的變化實際上是零。
分束與溫度之間的相關性我們還進行了分束隨著AWG管芯的溫度變化而變化的實際測量。對于具有正的平均分束、具有負的平均分束，以及平均分束在40℃左右改變符號的批次的晶片，這些測量結(jié)果繪于圖13至15中。(如前所述，每個AWG的平均分束作為AWG管芯的槽2至39的平均值計算。)這些圖表明，不論對于正的平均分束、負的平均分束，還是平均分束隨溫度線性增加平均分束，在分束與溫度之間都有線性的關系。
以上為分束隨著其它參數(shù)變化而變化的測量和模擬全部都是對室溫進行的，即約22℃進行的。多數(shù)的AWG設計用于在攝氏70至80度之間的溫度工作。圖13至15的圖表指出，隨著溫度從室溫(22℃)到工作溫度(75℃)預期的分束增加是約7.6微微米+/-1.2微微米。因此，會清楚為了補償分束隨著溫度而變化，設計者應當對其它參數(shù)，諸如過蝕刻深度、包層應力和/或波導寬度等的一或多個有效參數(shù)中建立補償以保證達到正常的AWG工作溫度的所需要的分束值。在圖5至12中，畫出實直線示出估計的-8微微米目標分束。針對室溫的這個分束值，應當在工作溫度下給出所要求的(零或者最小)分束值。從模擬的結(jié)果和實驗結(jié)果，對于-10至0，優(yōu)選地約-5的包層應力，并且陣列節(jié)距(即陣列波導間的平均間隔)h＝12微米時，5.90至6.10微米，優(yōu)選的約6.00微米的波導寬度，提出過蝕刻深度應當在2.8至3.2微米的范圍以得到最小的分束。
結(jié)論綜上所述可見，除了選擇過蝕刻深度的優(yōu)化值以使分束最小，還可以選擇波導核寬度和/或包層應力和/或核應力以對選定的任意過蝕刻深度進一步優(yōu)化分束。此外，可以理解，在選擇蝕刻深度和/或波導寬度和/或包層應力或核應力以降低(正)分束時，必須小心不要選擇過大的過蝕刻，選擇過大的過蝕刻會使所需要的零分束條件過頭，得到負分束。從圖5的圖表上看，理想的過蝕刻似乎是約3微米。
還應當理解設計參數(shù)h，也就是平均陣列波導間隔影響分束。公知地在所述平均間隔增加時分束一般地減少。所述如果AWG設計者選擇使用較大的h值，就要降低所保持零或極小分束所要求的過蝕刻深度(對于相同的波導核寬度、以及包層應力)。變通地，或者附加地，如果要使用大的陣列節(jié)距，為了保持零或極小的分束，可以使用不同的波導寬度和/或包層應力和/或核應力。我們還從模擬知道，對于不同的設計參數(shù)h值，分束與過蝕刻深度之間的變化可以從實質(zhì)上的線性關系改變成非線性關系，也就是分束對過蝕刻深度的曲線從直線變成曲線。
權利要求
1.在基片上，至少是在設有第一包層的基片的一個面上，制造集成光學器件的方法，所述的方法含有步驟(i)在第一包層上形成核材料；(ii)在形成所需波導核的補充物的區(qū)域內(nèi)蝕刻部件，蝕刻步驟包括從核材料層上去除材料并且至少從第一包層上去掉材料，從而第一包層形成實質(zhì)上由波導核覆蓋的臺結(jié)構。(iii)在第一包層和波導核上形成第二包層。
2.如權利要求1所述的方法，其特征在于，臺結(jié)構的高度至少為1微米。
3.如權利要求2所述的方法，其特征在于，臺結(jié)構的高度在約2微米至4微米之間。
4.如以上權利要求之任一所述的方法，其特征在于，含有在步驟(i)之前在基片上形成第一包層的步驟。
5.如權利要求4所述的方法，其特征在于，所述基片是硅基片。
6.如權利要求4或5所述的方法，其特征在于，第一包層主要地是二氧化硅。
7.如以上權利要求之任一所述的方法，其特征在于，選擇臺結(jié)構的高度以便在波導核中給出實質(zhì)上是零的雙折射。
8.如以上權利要求之任一所述的方法，其特征在于，第二包層的材料的線性膨脹系數(shù)大于核材料層的材料的線性膨脹系數(shù)。
9.如權利要求3所述的方法，其特征在于，臺結(jié)構高度在2.5至3.5微米之間。
10.如以上權利要求之任一所述的方法，其特征在于，臺結(jié)構的高度、第二包層中的應力，以及波導核沿平行于基片的平面方向的寬度都選擇得在波導核中給出實質(zhì)上是零的雙折射。
11.如權利要求10所述的方法，其特征在于，臺結(jié)構的高度、第二包層中的應力、核中的應力，以及波導核沿平行于基片的平面方向的寬度都選擇得在波導核中給出實質(zhì)上是零的雙折射。
12如以上權利要求之任一所述的方法，其特征在于，選擇第二包層中的應力在-20至+10兆帕的范圍。
13如以上權利要求之任一所述的方法，其特征在于，沿平行于基片的平面方向的波導寬度選擇在5.80至6.20微米的范圍。
14.如權利要求13所述的方法，其特征在于，沿平行于基片的平面方向的波導寬度選擇為6.0微米。
15如以上權利要求之任一所述的方法，其特征在于，選擇至少以下參數(shù)之一的值，以實質(zhì)上補償波導核雙折射隨溫度的變化，從而在器件的預定工作溫度時在波導核中得到實質(zhì)上為零的雙折射臺結(jié)構的高度、第二包層中的應力、核中的應力，以及波導核沿平行于基片的平面方向的寬度。
16.集成光學器件，所述集成光學器件含有基片，至少基片的一面提供第一包層，所述第一包層包括臺結(jié)構；波導核，形成在第一包層上使得波導核實質(zhì)上覆蓋臺結(jié)構；和第二包層，形成在波導核和第一包層上。
17.陣列波導格柵，含有基片，至少基片的一面提供第一包層，所述第一包層包括臺結(jié)構；多個陣列波導，設在基片上，每個陣列波導各有一個形成在第一包層上的波導核從而使得波導核實質(zhì)上覆蓋臺結(jié)構；和第二包層，形成在波導核和第一包層上；并且其中，臺結(jié)構的高度在約2微米至4微米的范圍；第二包層中的應力在-20到+10兆帕的范圍；以及波導核沿平行于基片平面方向的寬度在5.80至6.20微米范圍。
18.如權利要求17所述的陣列波導格柵，其特征在于，波導核沿平行于基片的平面方向的寬度在5.90至6.20微米的范圍。
19.制造集成光學器件的方法，所述的方法實質(zhì)上是前文參照圖1至3所述的方法。
20.集成光學器件，所述的集成光學器件實質(zhì)上是前文參照圖1至3所述的集成光學器件。
全文摘要
本發(fā)明涉及一種集成光學器件，所述集成光學器件含有，基片，至少基片的一面提供第一包層，所述第一包層包括臺結(jié)構；波導核，形成在第一包層上使得波導核實質(zhì)上覆蓋臺結(jié)構；和第二包層，形成在波導層和第一包層上。
文檔編號G02B6/10GK1486439SQ0181543
公開日2004年3月31日 申請日期2001年8月13日 優(yōu)先權日2000年8月11日
發(fā)明者拉塞爾·奇爾德, 馬克·瓦蘭掂, 喬納森·博斯, 丹尼爾·奧特加·岡薩雷斯, 格萊姆·喬丹, 安托尼·普喬爾, 喬丹, 博斯, 奧特加 岡薩雷斯, 普喬爾, 拉塞爾 奇爾德, 瓦蘭掂 申請人:阿爾卡塔爾光電子英國有限公司