Goa電路及液晶顯示面板的制作方法
【專利摘要】本發(fā)明提供一種GOA電路，其包括第一驅動模塊以及第二驅動模塊，第一驅動模塊包括第一驅動單元、第一輸出單元以及第一復位單元；第二驅動模塊包括第二驅動單元、第二輸出單元以及第二復位單元；其中第一輸出單元用于使用級聯(lián)驅動信號以及第一狀態(tài)的時鐘信號通過時鐘反相器，生成本級的掃描驅動信號以及本級的級聯(lián)信號；第二輸出單元用于使用級聯(lián)驅動信號以及第二狀態(tài)的時鐘信號通過傳輸門，生成本級的掃描驅動信號以及本級的級聯(lián)信號。本發(fā)明還提供一種液晶顯示面板。
【專利說明】
GOA電路及液晶顯不面板
技術領域
[0001]本發(fā)明涉及顯示屏驅動領域，特別是涉及一種GOA電路及液晶顯示面板。
【背景技術】
[0002]Gate Driver On Array，簡稱GOA電路，也就是利用現(xiàn)有薄膜晶體管液晶顯示器的陣列基板制程將掃描線驅動電路制作在陣列基板上，從而實現(xiàn)對掃描線的逐行掃描。
[0003]目前的GOA電路包括級聯(lián)信號鎖存模塊、柵極驅動信號生成模塊以及柵極驅動信號輸出模塊。上述模塊中均具有多個薄膜晶體管，但是由于現(xiàn)有的GOA電路的各個模塊中具有較多的薄膜晶體管，導致GOA電路的占據(jù)空間較大，不利于相應的液晶顯示面板的窄邊框設計。
[0004]故，有必要提供一種GOA電路及液晶顯不面板，以解決現(xiàn)有技術所存在的冋題。

【發(fā)明內容】

[0005]本發(fā)明的目的在于提供一種可較好的實現(xiàn)液晶顯示面板的窄邊框設計的GOA電路及液晶顯示面板，以解決現(xiàn)有的液晶顯示面板中的GOA電路的占據(jù)空間較大，不利于液晶顯示面板的窄邊框設計的技術問題。
[0006]本發(fā)明實施例提供一種GOA電路，其包括用于對奇數(shù)行像素單元進行驅動的第一驅動模塊以及對偶數(shù)行像素單元進行驅動的第二驅動模塊；
[0007]其中所述第一驅動模塊包括:
[0008]第一驅動單元，用于接收上一級的級聯(lián)信號，并根據(jù)所述級聯(lián)信號生成級聯(lián)驅動信號以及復位信號；
[0009]第一輸出單元，用于使用所述級聯(lián)驅動信號以及第一狀態(tài)的時鐘信號通過時鐘反相器，生成本級的掃描驅動信號以及本級的級聯(lián)信號；以及
[0010]第一復位單元，用于根據(jù)所述復位信號，消除所述本級的掃描驅動信號；
[0011 ]所述第二驅動模塊包括:
[0012]第二驅動單元，用于接收上一級的級聯(lián)信號，并根據(jù)所述級聯(lián)信號生成級聯(lián)驅動信號以及復位信號；
[0013]第二輸出單元，用于使用所述級聯(lián)驅動信號以及第二狀態(tài)的時鐘信號通過傳輸門，生成本級的掃描驅動信號以及本級的級聯(lián)信號；以及
[0014]第二復位單元，用于根據(jù)所述復位信號，消除所述本級的掃描驅動信號；
[0015]其中所述第一狀態(tài)的時鐘信號和所述第二狀態(tài)的時鐘信號的電位相反。
[0016]在本發(fā)明所述的GOA電路中，所述第一驅動單元包括第一PMOS晶體管、第一匪OS晶體管以及第一反相放大器；
[0017]所述第一PMOS晶體管的控制端連接復位信號源，所述第一 PMOS晶體管的輸入端連接高電平信號源，所述第一 PMOS晶體管的輸出端分別與所述第一反相放大器的輸入端以及所述第一 NMOS晶體管的輸出端連接；
[0018]所述第一匪OS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第一NMOS晶體管的輸入端連接低電平信號源。
[0019]在本發(fā)明所述的GOA電路中，所述第一輸出單元包括時鐘反相器、第二反相放大器、第三反相放大器以及第四反相放大器；
[0020]所述時鐘反相器的控制端與所述第一驅動單元的輸出連接，所述時鐘反相器的輸入端輸入所述第一狀態(tài)的時鐘信號，所述時鐘反相器的輸出端與所述第二反相放大器的輸入端連接；
[0021]所述第二反相放大器的輸出端與所述第三反相放大器的輸入端連接，所述第三反相放大器的輸出端與所述第四反相放大器的輸入端連接，所述第四反相放大器的輸出端輸出所述本級的掃描驅動信號;所述第二反相放大器的輸出端輸出所述本級的級聯(lián)信號。
[0022]在本發(fā)明所述的GOA電路中，所述第一復位單元包括第二PMOS晶體管、第三PMOS晶體管以及第四PMOS晶體管；
[0023]所述第二PMOS晶體管的輸出端與所述第一 PMOS晶體管的輸出端連接，所述第二PMOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第二 PMOS晶體管的輸入端與所述第三PMOS晶體管的輸出端連接；
[0024]所述第三PMOS晶體管的控制端輸入所述本級的級聯(lián)信號;所述第三PMOS晶體管的輸入端連接所述高電平信號源；
[0025]所述第四PMOS晶體管的輸入端連接所述高電平信號源，所述第四PMOS晶體管的輸出端與所述時鐘反相器的輸出端連接，所述第四PMOS晶體管的控制端與所述第一反相放大器的輸出端連接。
[0026]在本發(fā)明所述的GOA電路中，所述第二驅動單元包括第五PMOS晶體管、第二匪OS晶體管以及第五反相放大器；
[0027]所述第五PMOS晶體管的控制端連接復位信號源，所述第五PMOS晶體管的輸入端連接高電平信號源，所述第五PMOS晶體管的輸出端分別與所述第五反相放大器的輸入端以及所述第二 NMOS晶體管的輸出端連接；
[0028]所述第二匪OS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第二NMOS晶體管的輸入端連接低電平信號源。
[0029]在本發(fā)明所述的GOA電路中，所述第二輸出單元包括傳輸門、第六反相放大器、第七反相放大器以及第八反相放大器；
[0030]所述傳輸門的控制端與所述第二驅動單元的輸出連接，所述傳輸門的輸入端輸入所述第一狀態(tài)的時鐘信號，所述傳輸門的輸出端與所述第六反相放大器的輸入端連接；
[0031]所述第六反相放大器的輸出端與所述第七反相放大器的輸入端連接，所述第七反相放大器的輸出端與所述第八反相放大器的輸入端連接，所述第八反相放大器的輸出端輸出所述本級的掃描驅動信號;所述第六反相放大器的輸出端輸出所述本級的級聯(lián)信號。
[0032]在本發(fā)明所述的GOA電路中，所述第二復位單元包括第六PMOS晶體管、第七PMOS晶體管以及第八PMOS晶體管；
[0033]所述第六PMOS晶體管的輸出端與所述第五PMOS晶體管的輸出端連接，所述第六PMOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第六PMOS晶體管的輸入端與所述第七PMOS晶體管的輸出端連接；
[0034]所述第七PMOS晶體管的控制端輸入所述本級的級聯(lián)信號;所述第七PMOS晶體管的輸入端連接所述高電平信號源；
[0035]所述第八PMOS晶體管的輸入端連接所述高電平信號源，所述第八PMOS晶體管的輸出端與所述傳輸門的輸出端連接，所述第八PMOS晶體管的控制端與所述第五反相放大器的輸出端連接。
[0036]在本發(fā)明所述的GOA電路中，所述時鐘信號以所述級聯(lián)信號的傳輸周期進行狀態(tài)變化。
[0037]在本發(fā)明所述的GOA電路中，當所述復位信號為低電平時，對相應的所述第一驅動模塊或相應的所述第二驅動模塊進行復位操作。
[0038]本發(fā)明實施例還提供一種使用上述GOA電路的液晶顯示面板。
[0039]相較于現(xiàn)有的GOA電路及液晶顯示面板，本發(fā)明的GOA電路及液晶顯示面板通過設置第一驅動模塊和第二驅動模塊共用時鐘信號，從而縮小GOA電路的占據(jù)空間，便于液晶顯示面板的窄邊框設計;解決了現(xiàn)有的液晶顯示面板中的GOA電路的占據(jù)空間較大，不利于液晶顯示面板的窄邊框設計的技術問題。
[0040]為讓本發(fā)明的上述內容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0041]圖1為本發(fā)明的GOA電路的優(yōu)選實施例的結構示意圖；
[0042]圖2為本發(fā)明的GOA電路的優(yōu)選實施例的一第一驅動模塊和一第二驅動模塊的具體電路圖；
[0043]圖3本發(fā)明的GOA電路的優(yōu)選實施例的各信號的控制時序圖；
[0044]圖4為本發(fā)明的GOA電路的優(yōu)選實施例的多個第一驅動模塊以及多個第二驅動模塊的具體電路圖。
【具體實施方式】
[0045]以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施例。本發(fā)明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用以限制本發(fā)明。
[0046]在圖中，結構相似的單元是以相同標號表示。
[0047]請參照圖1，圖1為本發(fā)明的GOA電路的優(yōu)選實施例的結構示意圖。本優(yōu)選實施例的GOA電路用于對相應的液晶顯示面板進行掃描線的驅動，該GOA電路10包括用于對奇數(shù)行像素單元進行驅動的第一驅動模塊11以及對偶數(shù)行像素單元進行驅動的第二驅動模塊12。
[0048]其中第一驅動模塊11包括第一驅動單元111、第一輸出單元112以及第一復位單元113。第二驅動模塊12包括第二驅動單元121、第二輸出單元122以及第二復位單元123。
[0049]第一驅動單元111用于接收上一級的級聯(lián)信號，并根據(jù)級聯(lián)信號生成級聯(lián)驅動信號以及復位信號。第一輸出單元112用于使用級聯(lián)驅動信號以及第一狀態(tài)的時鐘信號通過時鐘反相器，生成本級的掃描驅動信號以及本級的級聯(lián)信號。第一復位單元113用于根據(jù)復位信號，消除本級的掃描驅動信號。
[0050]第二驅動單元121用于接收上一級的級聯(lián)信號，并根據(jù)級聯(lián)信號生成級聯(lián)驅動信號以及復位信號。第二輸出單元122用于使用級聯(lián)驅動信號以及第二狀態(tài)的時鐘信號通過傳輸門，生成本級的掃描驅動信號以及本級的級聯(lián)信號。第二復位單元123用于根據(jù)復位信號，消除本級的掃描驅動信號。
[0051]其中第一狀態(tài)的時鐘信號以及第二狀態(tài)的時鐘信號的點位相反。
[0052]請參照圖2，圖2為本發(fā)明的GOA電路的優(yōu)選實施例的一第一驅動模塊和一第二驅動模塊的具體電路圖。第一驅動模塊11的第一驅動單元111包括第一PMOS晶體管Tl 1、第一NMOS晶體管T21以及第一反放大器Dl。
[0053]第一PMOS晶體管TlI的控制端連接復位信號源RST，第一PMOS晶體管Tl I的輸入端連接高電平信號源VGH，第一 PMOS晶體管Tll的輸出端分別與第一反相放大器Dl的輸入端以及第一 NMOS晶體管T21的輸出端連接;第一 NMOS晶體管T21的控制端輸入上一級的級聯(lián)信號STN-1，第一NMOS晶體管T21的輸入端連接低電平信號源VGL。
[0054]第一輸出單元112包括時鐘反相器DCl、第二反相放大器D2、第三反相放大器D3以及第四反相放大器D4。
[0055]時鐘反相器DCl的控制端與第一驅動單元111的輸出連接，時鐘反相器DCl的輸入端輸入第一狀態(tài)的時鐘信號，時鐘反相器DCl的輸出端與第二反相放大器D2的輸入端連接。第二反相放大器D2的輸出端與第三反相放大器D3的輸入端連接，第三反相放大器D3的輸出端與第四反相放大器D4的輸入端連接，第四反相放大器D4的輸出端輸出本級的掃描驅動信號GoutN，第二反相放大器D2的輸出端輸出本級的級聯(lián)信號STN。
[0056]第一復位單元113包括第二 PMOS晶體管T12、第三PMOS晶體管T13以及第四PMOS晶體管T14。
[0057]第二PMOS晶體管T12的輸出端與第一PMOS晶體管TlI的輸出端連接，第二PMOS晶體管T12的控制端輸入上一級的級聯(lián)信號STN-1，第二PMOS晶體管T12的輸入端與第三PMOS晶體管T13的輸出端連接。第三PMOS晶體管T13的控制端輸入本級的級聯(lián)信號STN^SPMOSfB體管T13的輸入端連接高電平信號源VGH。第四PMOS晶體管T14的輸入端連接高電平信號源VGH，第四PMOS晶體管T14的輸入端連接高電平信號源VGH，第四PMOS晶體管T14的輸出端與時鐘反相器DCl的輸出端連接，第四PMOS晶體管T14的控制端與第一反相放大器Dl的輸出端連接。
[0058]第二驅動模塊12為第一驅動模塊11的下一級驅動電路，即第一驅動模塊11的本級的級聯(lián)信號STN為第二驅動模塊12的上一級的級聯(lián)信號STN。
[0059]第二驅動模塊12的第二驅動單元121包括第五PMOS晶體管T15、第二NMOS晶體管T22以及第五反相放大器D5。
[0060]第五PMOS晶體管T15的控制端連接復位信號源RST，第五PMOS晶體管T15的輸入端連接高電平信號源VGH，第五PMOS晶體管T15的輸出端分別與第五反相放大器D5的輸入端以及第二 NMOS晶體管T22的輸出端連接;第二 NMOS晶體管T22的控制端輸入上一級的級聯(lián)信號STN，第二 NMOS晶體管T22的輸入端連接低電平信號源VGL。
[0061 ]第二輸出單元122包括傳輸門DC2、第六反相放大器D6、第七反相放大器D7以及第八反相放大器D8。[0062 ]傳輸門DC2的控制端與第二驅動單元121的輸出連接，傳輸門DC2的輸入端輸入第一狀態(tài)的時鐘信號，傳輸門DC2的輸出端與第六反響放大器D6的輸入端連接;第六反相放大器D6的輸出端與第七反相放大器D7的輸入端連接，第七反相放大器D7的輸出端與第八反相放大器D8的輸入端連接，第八反相放大器D8的輸出端輸出本級的掃描驅動信號GoutN+Ι，第六反響放大器D6的輸出端輸出本級的級聯(lián)信號STN+1。
[0063]第二復位單元123包括第六PMOS晶體管T16、第七PMOS晶體管T17以及第八PMOS晶體管T18。
[0064]第六PMOS晶體管T16的輸出端與第五PMOS晶體管T15的輸出端連接，第六PMOS晶體管T16的控制端輸入上一級的級聯(lián)信號STN，第六PMOS晶體管T16的輸入端與第七PMOS晶體管T17的輸出端連接。第七PMOS晶體管T17的控制端輸入本級的級聯(lián)信號STN+1，第七PMOS晶體管T17的輸入端連接高電平信號源VGH。第八PMOS晶體管T18的輸入端連接高電平信號源VGH，第八PMOS晶體管T18的輸出端與傳輸門DC2的輸出端連接，第八PMOS晶體管T18的控制端與第五反相放大器D5的輸出端連接。
[0065]本優(yōu)選實施例的GOA電路使用時，請參照圖3，圖3本發(fā)明的GOA電路的優(yōu)選實施例的各信號的控制時序圖。當STN-1為高電平，RST也為高電平，第一NMOS晶體管T21導通，第一PMOS晶體管Tl I斷開，低電平信號源VGL通過第一PMOS晶體管Tl I傳輸至第一反相放大器Dl，第一反相放大器Dl輸出放大后的高電平信號至時鐘反相器DCl。
[0066]時鐘反相器DCl在高電平信號的控制下，對第一狀態(tài)的時鐘信號CKl(高電平狀態(tài))進行反相操作，輸出低電平信號至第二反相放大器D2，第二反相放大器D2輸出第一驅動模塊11的高電平的本級級聯(lián)信號STN，這時第四反相放大器D4輸出第一驅動模塊11的高電平的本級的掃描驅動信號GoutN。
[0067]隨后高電平的本級級聯(lián)信號STN傳輸至第二驅動模塊12的第二驅動單元121，當STN為高電平，RST也為高電平，第二 NMOS晶體管T22導通，第五PMOS晶體管T15斷開，低電平信號源VGL通過第一 PMOS晶體管傳輸T15至第五反相放大器D5，第五反相放大器D5輸出放大后的高電平信號至傳輸門DC2。
[0068]傳輸門DC2在高電平信號的控制下，對第二狀態(tài)的時鐘信號CKl(低電平狀態(tài))進行正相傳輸操作，輸出低電平信號至第六反相放大器D6，第六反相放大器D6輸出第二驅動模塊12的高電平的本級級聯(lián)信號STN+1，這時第八反相放大器D8輸出第二驅動模塊12的高電平的本級的掃描驅動信號GoutN+Ι。
[0069]同時第一驅動模塊11中的時鐘信號也轉換為第二狀態(tài)，這時時鐘反相器DCl在高電平信號的控制下，對第二狀態(tài)的時鐘信號CKl(低電平狀態(tài))進行反相操作，輸出高電平信號至第二反相放大器D2，第二反相放大器D2將第一驅動模塊11的高電平的本級級聯(lián)信號STN拉至低電平，這時第四反相放大器D4將第一驅動模塊11的高電平的本級的掃描驅動信號GoutN也拉至低電平。
[0070]由于第一驅動模塊11的本級級聯(lián)信號STN為低電平且第一驅動模塊11的上一級的級聯(lián)信號STN-1也為低電平，第三PMOS晶體管T13以及第二 PMOS晶體管T12均導通，第一 NMOS晶體管T21斷開，從而高電平信號源VGH通過第三PMOS晶體管T13以及第二 PMOS晶體管T12對Qn進行充電，使得Qn回復到高電平狀態(tài)。同時第五PMOS晶體管T15也導通，高電平信號源VGH通過第五PMOS晶體管T15同時保證了第二反相放大器D2的輸入端也為高電平狀態(tài)。這樣即完成了第一驅動模塊11的本級掃描驅動信號GoutN的產生過程。
[0071]隨后第二驅動模塊12中的時鐘信號也轉換為第一狀態(tài)，這時傳輸門DC2在高電平信號的控制下，對第一狀態(tài)的時鐘信號CKl(高電平狀態(tài))進行正相傳輸操作，輸出高電平信號至第六反相放大器D6，第六反相放大器D6將第二驅動模塊12的高電平的本級級聯(lián)信號STN+1拉至低電平，這時第八反相放大器D8將第二驅動模塊的高電平的本級的掃描驅動信號GoutN+Ι也拉至低電平。
[0072]由于第二驅動模塊12的本級級聯(lián)信號STN+1為低電平且第二驅動模塊12的上一級的級聯(lián)信號STN也為低電平，第七PMOS晶體管T17以及第六PMOS晶體管T16均導通，第二 NMOS晶體管T22斷開，從而高電平信號源VGH通過第七PMOS晶體管T17以及第六PMOS晶體管T16對Qn+Ι進行充電，使得Qn+Ι回復到高電平狀態(tài)。同時第八PMOS晶體管T18也導通，高電平信號源VGH通過第八PMOS晶體管T18同時保證了第六反相放大器D6的輸入端也為高電平狀態(tài)。這樣即完成了第二驅動模塊12的本級掃描驅動信號GoutN+Ι的產生過程。
[0073]請參照圖4，圖4為本發(fā)明的GOA電路的優(yōu)選實施例的多個第一驅動模塊以及多個第二驅動模塊的具體電路圖。該GOA電路的一第一驅動模塊和一第二驅動模塊形成一個驅動單元，如圖4中的驅動單元41、驅動單元42以及驅動單元43，其中驅動單元41的輸入信號為復位信號RST、時鐘信號CKl以及級聯(lián)信號STV，其中級聯(lián)信號STV形成驅動單元41的第一驅動模塊的上級級聯(lián)信號STN-1。驅動單元41的輸出信號為第一驅動模塊的掃描驅動信號Goutl、第二驅動模塊的掃描驅動信號Gout2以及第二驅動模塊生成的下一級級聯(lián)信號STN+1，即級聯(lián)信號ST2。
[0074]驅動單元42的輸入信號為復位信號RST、時鐘信號CKl以及級聯(lián)信號ST2，其中級聯(lián)信號ST2形成驅動單元42的第一驅動模塊的上級級聯(lián)信號STN-1。驅動單元42的輸出信號為第一驅動模塊的掃描驅動信號Gout3、第二驅動模塊的掃描驅動信號Gout4以及第二驅動模塊生成的下一級級聯(lián)信號STN+1，即級聯(lián)信號ST4。
[0075]驅動單元43的輸入信號為復位信號RST、時鐘信號CKl以及級聯(lián)信號ST4，其中級聯(lián)信號ST4形成驅動單元43的第一驅動模塊的上級級聯(lián)信號STN-1。驅動單元43的輸出信號為第一驅動模塊的掃描驅動信號Gout5、第二驅動模塊的掃描驅動信號Gout6以及第二驅動模塊生成的下一級級聯(lián)信號STN+1，即級聯(lián)信號ST6。
[0076]這樣即完成了多個驅動單元的級聯(lián)驅動過程。
[0077]本發(fā)明還提供一種液晶顯示面板，該液晶顯示面板包括數(shù)據(jù)線、掃描線、由數(shù)據(jù)線和掃描線組成的像素單元以及相應的GOA電路。
[0078]該GOA電路包括用于對奇數(shù)行像素單元進行驅動的第一驅動模塊以及對偶數(shù)行像素單元進行驅動的第二驅動模塊。
[0079]其中第一驅動模塊包括第一驅動單元、第一輸出單元以及第一復位單元。第二驅動模塊包括第二驅動單元、第二輸出單元以及第二復位單元。
[0080]第一驅動單元用于接收上一級的級聯(lián)信號，并根據(jù)級聯(lián)信號生成級聯(lián)驅動信號以及復位信號。第一輸出單元用于使用級聯(lián)驅動信號以及第一狀態(tài)的時鐘信號通過時鐘反相器，生成本級的掃描驅動信號以及本級的級聯(lián)信號。第一復位單元用于根據(jù)復位信號，消除本級的掃描驅動信號。
[0081]第二驅動單元用于接收上一級的級聯(lián)信號，并根據(jù)級聯(lián)信號生成級聯(lián)驅動信號以及復位信號。第二輸出單元用于使用級聯(lián)驅動信號以及第二狀態(tài)的時鐘信號通過傳輸門，生成本級的掃描驅動信號以及本級的級聯(lián)信號。第二復位單元用于根據(jù)復位信號，消除本級的掃描驅動信號。
[0082]其中第一狀態(tài)的時鐘信號以及第二狀態(tài)的時鐘信號的點位相反。
[0083]本發(fā)明的液晶顯示面板的具體工作原理與上述的GOA電路的優(yōu)選實施例中的描述相同或相似，具體請參見上述GOA電路的優(yōu)選實施例中的相關描述。
[0084]本發(fā)明的GOA電路及液晶顯示面板通過設置第一驅動模塊和第二驅動模塊共用時鐘信號，從而縮小GOA電路的占據(jù)空間，便于液晶顯示面板的窄邊框設計;解決了現(xiàn)有的液晶顯示面板中的GOA電路的占據(jù)空間較大，不利于液晶顯示面板的窄邊框設計的技術問題。
[0085]綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限制本發(fā)明，本領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與潤飾，因此本發(fā)明的保護范圍以權利要求界定的范圍為準。
【主權項】
1.一種GOA電路，其特征在于，包括用于對奇數(shù)行像素單元進行驅動的第一驅動模塊以及對偶數(shù)行像素單元進行驅動的第二驅動模塊； 其中所述第一驅動模塊包括: 第一驅動單元，用于接收上一級的級聯(lián)信號，并根據(jù)所述級聯(lián)信號生成級聯(lián)驅動信號以及復位?目號； 第一輸出單元，用于使用所述級聯(lián)驅動信號以及第一狀態(tài)的時鐘信號通過時鐘反相器，生成本級的掃描驅動信號以及本級的級聯(lián)信號；以及 第一復位單元，用于根據(jù)所述復位信號，消除所述本級的掃描驅動信號； 所述第二驅動模塊包括: 第二驅動單元，用于接收上一級的級聯(lián)信號，并根據(jù)所述級聯(lián)信號生成級聯(lián)驅動信號以及復位信號； 第二輸出單元，用于使用所述級聯(lián)驅動信號以及第二狀態(tài)的時鐘信號通過傳輸門，生成本級的掃描驅動信號以及本級的級聯(lián)信號；以及 第二復位單元，用于根據(jù)所述復位信號，消除所述本級的掃描驅動信號； 其中所述第一狀態(tài)的時鐘信號和所述第二狀態(tài)的時鐘信號的電位相反。2.根據(jù)權利要求1所述的GOA電路，其特征在于，所述第一驅動單元包括第一PMOS晶體管、第一 NMOS晶體管以及第一反相放大器； 所述第一 PMOS晶體管的控制端連接復位信號源，所述第一 PMOS晶體管的輸入端連接高電平信號源，所述第一 PMOS晶體管的輸出端分別與所述第一反相放大器的輸入端以及所述第一 NMOS晶體管的輸出端連接； 所述第一WOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第一WOS晶體管的輸入端連接低電平信號源。3.根據(jù)權利要求2所述的GOA電路，其特征在于，所述第一輸出單元包括時鐘反相器、第二反相放大器、第三反相放大器以及第四反相放大器； 所述時鐘反相器的控制端與所述第一驅動單元的輸出連接，所述時鐘反相器的輸入端輸入所述第一狀態(tài)的時鐘信號，所述時鐘反相器的輸出端與所述第二反相放大器的輸入端連接； 所述第二反相放大器的輸出端與所述第三反相放大器的輸入端連接，所述第三反相放大器的輸出端與所述第四反相放大器的輸入端連接，所述第四反相放大器的輸出端輸出所述本級的掃描驅動信號;所述第二反相放大器的輸出端輸出所述本級的級聯(lián)信號。4.根據(jù)權利要求3所述的GOA電路，其特征在于，所述第一復位單元包括第二PMOS晶體管、第三PMOS晶體管以及第四PMOS晶體管； 所述第二 PMOS晶體管的輸出端與所述第一 PMOS晶體管的輸出端連接，所述第二 PMOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第二 PMOS晶體管的輸入端與所述第三PMOS晶體管的輸出端連接； 所述第三PMOS晶體管的控制端輸入所述本級的級聯(lián)信號；所述第三PMOS晶體管的輸入端連接所述高電平信號源； 所述第四PMOS晶體管的輸入端連接所述高電平信號源，所述第四PMOS晶體管的輸出端與所述時鐘反相器的輸出端連接，所述第四PMOS晶體管的控制端與所述第一反相放大器的輸出端連接。5.根據(jù)權利要求1所述的GOA電路，其特征在于，所述第二驅動單元包括第五PMOS晶體管、第二 NMOS晶體管以及第五反相放大器； 所述第五PMOS晶體管的控制端連接復位信號源，所述第五PMOS晶體管的輸入端連接高電平信號源，所述第五PMOS晶體管的輸出端分別與所述第五反相放大器的輸入端以及所述第二 NMOS晶體管的輸出端連接； 所述第二WOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第二WOS晶體管的輸入端連接低電平信號源。6.根據(jù)權利要求5所述的GOA電路，其特征在于，所述第二輸出單元包括傳輸門、第六反相放大器、第七反相放大器以及第八反相放大器； 所述傳輸門的控制端與所述第二驅動單元的輸出連接，所述傳輸門的輸入端輸入所述第一狀態(tài)的時鐘信號，所述傳輸門的輸出端與所述第六反相放大器的輸入端連接； 所述第六反相放大器的輸出端與所述第七反相放大器的輸入端連接，所述第七反相放大器的輸出端與所述第八反相放大器的輸入端連接，所述第八反相放大器的輸出端輸出所述本級的掃描驅動信號;所述第六反相放大器的輸出端輸出所述本級的級聯(lián)信號。7.根據(jù)權利要求6所述的GOA電路，其特征在于，所述第二復位單元包括第六PMOS晶體管、第七PMOS晶體管以及第八PMOS晶體管； 所述第六PMOS晶體管的輸出端與所述第五PMOS晶體管的輸出端連接，所述第六PMOS晶體管的控制端輸入所述上一級的級聯(lián)信號，所述第六PMOS晶體管的輸入端與所述第七PMOS晶體管的輸出端連接； 所述第七PMOS晶體管的控制端輸入所述本級的級聯(lián)信號;所述第七PMOS晶體管的輸入端連接所述高電平信號源； 所述第八PMOS晶體管的輸入端連接所述高電平信號源，所述第八PMOS晶體管的輸出端與所述傳輸門的輸出端連接，所述第八PMOS晶體管的控制端與所述第五反相放大器的輸出端連接。8.根據(jù)權利要求1所述的GOA電路，其特征在于，所述時鐘信號以所述級聯(lián)信號的傳輸周期進行狀態(tài)變化。9.根據(jù)權利要求1所述的GOA電路，其特征在于，當所述復位信號為低電平時，對相應的所述第一驅動模塊或相應的所述第二驅動模塊進行復位操作。10.—種使用權利要求1 - 9中任一的G O A電路的液晶顯不面板。
【文檔編號】G09G3/36GK106098008SQ201610679337
【公開日】2016年11月9日
【申請日】2016年8月17日 公開號201610679337.9, CN 106098008 A, CN 106098008A, CN 201610679337, CN-A-106098008, CN106098008 A, CN106098008A, CN201610679337, CN201610679337.9
【發(fā)明人】龔強, 陳歸, 洪光輝
【申請人】武漢華星光電技術有限公司