顯示面板以及切角電路的制作方法
【專利摘要】本發(fā)明公開了一種顯示面板以及切角電路。該切角電路包括切角芯片、比較模塊以及調(diào)整模塊，調(diào)整模塊耦接切角芯片和比較模塊，切角芯片的輸出端用于輸出切角電壓，比較模塊的第一輸入端耦接切角芯片的輸出端，獲取第一電壓，比較模塊將第一電壓與預(yù)設(shè)的電壓閾值進(jìn)行比較，在第一電壓小于電壓閾值時，比較模塊產(chǎn)生控制信號，調(diào)整模塊根據(jù)控制信號提高切角電壓的下限值。通過上述方式，本發(fā)明能夠提高切角電壓的精確度，并且提升產(chǎn)品的性能。
【專利說明】
顯示面板以及切角電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示面板的切角技術(shù)領(lǐng)域，特別是涉及一種顯示面板以及切角電路。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中顯示面板的基板通過切角裝置實(shí)現(xiàn)切角，在切角裝置中預(yù)設(shè)有切角電壓的第一下限值。
[0003]目前的切角裝置至少包括一比較器，由于比較器存在一定的延時，S卩比較器在輸出翻轉(zhuǎn)時存在一定的延時，而實(shí)際切角裝置的切角電壓變?yōu)榈诙孪拗?，其中第二下限值小于第一下限值，因此切角電壓的精確度變差，進(jìn)而導(dǎo)致產(chǎn)品性能變差。

【發(fā)明內(nèi)容】

[0004]本發(fā)明主要解決的技術(shù)問題是提供一種顯示面板以及切角電路，以解決上述問題。
[0005]為解決上述技術(shù)問題，本發(fā)明提供一種切角電路，其包括:切角芯片、比較模塊以及調(diào)整模塊，調(diào)整模塊耦接切角芯片和比較模塊，切角芯片的輸出端用于輸出切角電壓，比較模塊的第一輸入端耦接切角芯片的輸出端，獲取第一電壓，比較模塊將第一電壓與預(yù)設(shè)的電壓閾值進(jìn)行比較，在第一電壓小于電壓閾值時，比較模塊產(chǎn)生控制信號，調(diào)整模塊根據(jù)控制信號提高切角電壓的下限值。
[0006]其中，比較模塊包括第一比較器、第一電阻以及第二電阻，第一電阻的一端連接切角芯片的輸出端，第一電阻的另一端通過第二電阻接地，第一比較器的第一輸入端連接至第一電阻和第二電阻之間，第一比較器的第二輸入端輸入電壓閾值。
[0007]其中，調(diào)整模塊包括第一開關(guān)、第二開關(guān)、第三電阻、第四電阻、第五電阻以及第六電阻，第一開關(guān)的第一端與第一比較器的輸出端連接，第一開關(guān)的第二端和第二開關(guān)的第二端接地，第一開關(guān)的第三端通過第三電阻接收第一參考電壓，第二開關(guān)的第一端與第一開關(guān)的第三端連接，第二開關(guān)的第三端通過第四電阻與切角芯片的輸入端連接，第五電阻一端接地，第五電阻的另一端與第六電阻的一端和第四電阻的一端連接，第六電阻的另一端接收第二參考電壓。
[0008]其中，切角電壓的下限值為切角芯片的輸入端輸入的電壓值的10倍。
[0009]其中，在第一電壓小于電壓閾值時，比較模塊輸出端輸出的控制信號為高電平，第一開關(guān)導(dǎo)通，第二開關(guān)斷開，切角電壓的下限值滿足以下公式:
[0010]VGH=10*V2*R5/(R5+R6)
[0011]其中，VGH為切角電壓的下限值，V2為第二參考電壓，R5為第五電阻的電阻值，R6為第六電阻的電阻值。
[0012]其中，在第一電壓大于電壓閾值時，比較模塊輸出端輸出低電平，第一開關(guān)斷開，第二開關(guān)導(dǎo)通，切角電壓的下限值滿足以下公式:
[0013]VGH=10*V2*R45/(R45+R6)
[0014]R45 = R4*R5/R4+R5
[0015]其中，VGH為切角電壓的下限值，V2為第二參考電壓，R4為第四電阻的電阻值，R5為第五電阻的電阻值，R6為第六電阻的電阻值。
[0016]其中，第一開關(guān)和第二開關(guān)均為N型MOS管，第一端為柵極，第二端為源極，第三端為漏極。
[0017]其中，切角電路進(jìn)一步包括與切角芯片的輸出端連接的切角模塊，切角模塊用于根據(jù)切角電壓對顯示面板的基板進(jìn)行切角。
[0018]其中，切角芯片包括第二比較器、第七電阻以及第八電阻，切角芯片的輸出端通過第七電阻和第八電阻接地，第二比較器的第一輸入端連接至第七電阻和第八電阻之間，第二比較器的第二輸入端連接切角芯片的輸入端，第二比較器的輸出端耦接切角芯片的復(fù)位端。
[0019]為解決上述技術(shù)問題，本發(fā)明還提供一種顯示面板，其包括至少一個基板和上述的切角電路，切角電路用于對基板進(jìn)行切角。
[0020]通過上述方案，本發(fā)明的有益效果是:本發(fā)明的切角電路包括:切角芯片、比較模塊以及調(diào)整模塊，調(diào)整模塊耦接切角芯片和比較模塊，切角芯片的輸出端用于輸出切角電壓，比較模塊的第一輸入端耦接切角芯片的輸出端，獲取第一電壓，比較模塊將第一電壓與預(yù)設(shè)的電壓閾值進(jìn)行比較，在第一電壓小于電壓閾值時，比較模塊產(chǎn)生控制信號，調(diào)整模塊根據(jù)控制信號提高切角電壓的下限值;能夠增大切角電壓的下限值，進(jìn)而抵消比較器延時而造成切角電壓的下限值變小，進(jìn)而提高切角電壓的精確度，并且提升產(chǎn)品的性能。
【附圖說明】
[0021]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中:
[0022]圖1是本發(fā)明第一實(shí)施例的切角電路的結(jié)構(gòu)示意圖；
[0023]圖2是本發(fā)明第二實(shí)施例的切角電路的電路圖；
[0024]圖3是圖2中切角芯片的電路圖；
[0025]圖4是本發(fā)明第一實(shí)施例的顯示面板的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0026]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性的勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0027]請參見圖1所示，圖1是本發(fā)明第一實(shí)施例的切角電路的結(jié)構(gòu)示意圖。本實(shí)施例所揭示的切角電路用于對顯示面板的基板進(jìn)行切角，如圖1所示，該切角電路10包括切角芯片
11、比較模塊12、調(diào)整模塊13以及切角模塊14。
[0028]其中，調(diào)整模塊13耦接切角芯片11和比較模塊12，切角芯片11的輸出端VGHM用于輸出切角電壓Vout。比較模塊12的第一輸入端121耦接切角芯片11的輸出端VGHM，比較模塊12的第二輸入端122預(yù)設(shè)一電壓閾值Vth，該預(yù)設(shè)的電壓閾值Vth優(yōu)選為在切角電路10出廠時設(shè)置。在其他實(shí)施例，本領(lǐng)域的普通人員完全通過其他方式設(shè)置第一電壓閾值Vth，例如用戶根據(jù)實(shí)際需求設(shè)置第一電壓閾值Vth。
[0029]比較模塊12的第一輸入端121從切角芯片11的輸出端VGHM獲取第一電壓VI，比較模塊12將獲取到的第一電壓Vl與預(yù)設(shè)的電壓閾值Vth進(jìn)行比較。在比較模塊12判斷到第一電壓VI大于電壓閾值Vth時，切角芯片11的輸出端VGHM保持輸出切角電壓Vout。在比較模塊12判斷到第一電壓Vl小于電壓閾值Vth時，比較模塊12產(chǎn)生控制信號，調(diào)整模塊13從比較模塊12獲取控制信號，并根據(jù)控制信號提高切角電壓Vout的下限值。
[0030]切角模塊14與切角芯片11的輸出端VGHM連接，獲取切角電壓Vout，并且切角模塊14用于根據(jù)切角電壓Vout對顯示面板(未圖示)的基板進(jìn)行切角。
[0031]本實(shí)施例通過比較模塊12判斷到第一電壓VI小于電壓閾值Vth時，比較模塊12產(chǎn)生控制信號，調(diào)整模塊13從比較模塊12獲取控制信號，并根據(jù)控制信號提高切角電壓Vout的下限值，能夠增大切角電壓的下限值，進(jìn)而抵消比較器延時而造成切角電壓的下限值變小，進(jìn)而提尚切角電壓的精確度，并且提升廣品的性能。
[0032]請參見圖2，圖2是本發(fā)明第二實(shí)施例的切角電路的電路圖。本實(shí)施所揭示的切角電路在第一實(shí)施例所揭示的切角電路10的基礎(chǔ)上進(jìn)行描述，如圖2所示，比較模塊12包括第一比較器123、第一電阻Rl以及第二電阻R2，第一電阻Rl的一端連接切角芯片11的輸出端VGHM，第一電阻Rl的另一端通過第二電阻R2接地，第一比較器123的第一輸入端為比較模塊12的第一輸入端121;第一比較器123的第一輸入端121連接至第一電阻Rl和第二電阻R2之間，第一比較器123的第二輸入端為比較模塊12的第二輸入端122，第一比較器123的第二輸入端12 2輸入電壓閾值Vth;第一比較器12 3的輸出端124為比較模塊12的輸出端。
[0033]調(diào)整模塊13包括第一開關(guān)131、第二開關(guān)132、第三電阻R3、第四電阻R4、第五電阻R5以及第六電阻R6，第一開關(guān)131的第一端133與第一比較器123的輸出端124連接，第一開關(guān)131的第二端134和第二開關(guān)132的第二端137接地，第一開關(guān)131的第三端135通過第三電阻R3接收第一參考電壓Vdd，第二開關(guān)132的第一端136與第一開關(guān)131的第三端135連接，第二開關(guān)132的第三端138通過第四電阻R4與切角芯片11的輸入端VD連接，第五電阻R5—端接地，第五電阻R5的另一端與第六電阻R6的一端和切角芯片11的輸入端VD連接，第六電阻R6的另一端接收第二參考電壓Vcc。
[0034]優(yōu)選地，切角電壓Vout的下限值VGH為切角芯片11的輸入端VD輸入的電壓值Vvd的l(H§JPVGH=10*Vvd。
[0035]在第一電壓Vl大于電壓閾值Vth時，第一比較器123無需翻轉(zhuǎn)，第一比較器123的延時不會對切角電壓Vout產(chǎn)生影響，此時比較模塊12的輸出端124輸出低電平，第一開關(guān)131斷開，第二開關(guān)132導(dǎo)通，此時第四電阻R44和第五電阻R5并聯(lián)連接，第六電阻R6與并聯(lián)的第四電阻R4和第五電阻R5串聯(lián)連接;切角電壓Vout的下限值VGH滿足以下公式:
[0036]VGH=10*V2*R45/(R45+R6)(I)
[0037]R45 = R4*R5/R4+R5(2)
[0038]其中，VGH為切角電壓的下限值，V2為第二參考電壓Vcc，R4為第四電阻的電阻值，R5為第五電阻的電阻值，R6為第六電阻的電阻值。[0039 ] 在第一電壓Vl小于電壓閾值Vth時，第一比較器123的輸出翻轉(zhuǎn)，第一比較器123的延時對切角電壓Vou t的下限值產(chǎn)生影響，此時比較模塊12的輸出端124輸出的控制信號為高電平，第一開關(guān)131導(dǎo)通，第二開關(guān)132斷開，切角電壓Vout的下限值VGH滿足以下公式:
[0040]VGH=10*V2*R5/(R5+R6)(3)
[0041 ] 優(yōu)選地，第一開關(guān)131和第二開關(guān)132均為N型MOS管，第一開關(guān)131的第一端133為柵極，第一開關(guān)131的第二端134為源極，第一開關(guān)131的第三端135為漏極，第二開關(guān)132的第一端136為柵極，第二開關(guān)132的第二端137為源極，第二開關(guān)132的第三端138為漏極。
[0042]其中，10*V2*R5/(R5+R6)大于10*V2*R45/(R45+R6)，因此在第一電壓Vl小于電壓閾值Vth時切角電壓Vout的下限值VGH增大，進(jìn)而抵消第一比較器123延時而造成切角電壓Vout的下限值VGH變小，進(jìn)而提高切角電壓Vout的精確度，并且提升產(chǎn)品的性能。
[0043]此外，如圖3所示，切角芯片11包括第二比較器111、第七電阻R7以及第八電阻R8，切角芯片11的輸出端VGHM通過第七電阻R7和第八電阻R8接地，第二比較器111的第一輸入端112連接至第七電阻R7和第八電阻R8之間，第二比較器111的第二輸入端113連接切角芯片11的輸入端VD，第二比較器111的輸出端114耦接切角芯片11的復(fù)位端RE。其中，第七電阻R7的電阻值為第八電阻R8的電阻值的η倍，η為大于或等于I的正整數(shù)。優(yōu)選地，第七電阻R7的電阻值為第八電阻R8的電阻值的9倍。
[0044]本發(fā)明還提供第一實(shí)施例的顯示面板，如圖4所示，本實(shí)施例所揭示的顯示面板包括至少一個基板41和切角電路42，其中本實(shí)施的顯示面板包括相對設(shè)置的上基板41和下基板43、設(shè)置在上基板41和下基板43之間的液晶層44，切角電路42用于對上基板41和下基板43進(jìn)行切角，該切角電路42為上述實(shí)施例所描述的切角電路，在此不再贅述。
[0045]本發(fā)明的切角電路包括:切角芯片、比較模塊以及調(diào)整模塊，調(diào)整模塊耦接切角芯片和比較模塊，切角芯片的輸出端用于輸出切角電壓，比較模塊的第一輸入端耦接切角芯片的輸出端，獲取第一電壓，比較模塊將第一電壓與預(yù)設(shè)的電壓閾值進(jìn)行比較，在第一電壓小于電壓閾值時，比較模塊產(chǎn)生控制信號，調(diào)整模塊根據(jù)控制信號提高切角電壓的下限值；能夠增大切角電壓的下限值，進(jìn)而抵消比較器延時而造成切角電壓的下限值變小，進(jìn)而提高切角電壓的精確度，并且提升產(chǎn)品的性能。
[0046]以上所述僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種切角電路，其特征在于，所述切角電路包括:切角芯片、比較模塊以及調(diào)整模塊，所述調(diào)整模塊耦接所述切角芯片和所述比較模塊，所述切角芯片的輸出端用于輸出切角電壓，所述比較模塊的第一輸入端耦接所述切角芯片的輸出端，獲取第一電壓，所述比較模塊將所述第一電壓與預(yù)設(shè)的電壓閾值進(jìn)行比較，在所述第一電壓小于所述電壓閾值時，所述比較模塊產(chǎn)生控制信號，所述調(diào)整模塊根據(jù)所述控制信號提高所述切角電壓的下限值。2.根據(jù)權(quán)利要求1所述的切角電路，其特征在于，所述比較模塊包括第一比較器、第一電阻以及第二電阻，所述第一電阻的一端連接所述切角芯片的輸出端，所述第一電阻的另一端通過所述第二電阻接地，所述第一比較器的第一輸入端連接至所述第一電阻和所述第二電阻之間，所述第一比較器的第二輸入端輸入所述電壓閾值。3.根據(jù)權(quán)利要求2所述的切角電路，其特征在于，所述調(diào)整模塊包括第一開關(guān)、第二開關(guān)、第三電阻、第四電阻、第五電阻以及第六電阻，所述第一開關(guān)的第一端與所述第一比較器的輸出端連接，所述第一開關(guān)的第二端和所述第二開關(guān)的第二端接地，所述第一開關(guān)的第三端通過所述第三電阻接收第一參考電壓，所述第二開關(guān)的第一端與所述第一開關(guān)的第三端連接，所述第二開關(guān)的第三端通過所述第四電阻與所述切角芯片的輸入端連接，所述第五電阻一端接地，所述第五電阻的另一端與所述第六電阻的一端和所述第四電阻的一端連接，所述第六電阻的另一端接收第二參考電壓。4.根據(jù)權(quán)利要求3所述的切角電路，其特征在于，所述切角電壓的下限值為所述切角芯片的輸入端輸入的電壓值的1倍。5.根據(jù)權(quán)利要求4所述的切角電路，其特征在于，在所述第一電壓小于所述電壓閾值時，所述比較模塊輸出端輸出的控制信號為高電平，所述第一開關(guān)導(dǎo)通，所述第二開關(guān)斷開，所述切角電壓的下限值滿足以下公式: VGH=10*V2*R5/(R5+R6) 其中，VGH為所述切角電壓的下限值，V2為所述第二參考電壓，R5為所述第五電阻的電阻值，R6為所述第六電阻的電阻值。6.根據(jù)權(quán)利要求4所述的切角電路，其特征在于，在所述第一電壓大于所述電壓閾值時，所述比較模塊輸出端輸出低電平，所述第一開關(guān)斷開，所述第二開關(guān)導(dǎo)通，所述切角電壓的下限值滿足以下公式: VGH=10*V2*R45/(R45+R6) R45 = R4*R5/R4+R5 其中，VGH為所述切角電壓的下限值，V2為所述第二參考電壓，R4為所述第四電阻的電阻值，R5為所述第五電阻的電阻值，R6為所述第六電阻的電阻值。7.根據(jù)權(quán)利要求3所述的切角電路，其特征在于，所述第一開關(guān)和所述第二開關(guān)均為N型MOS管，所述第一端為柵極極，所述第二端為源極，所述第三端為漏極。8.根據(jù)權(quán)利要求1所述的切角電路，其特征在于，所述切角電路進(jìn)一步包括與所述切角芯片的輸出端連接的切角模塊，所述切角模塊用于根據(jù)所述切角電壓對顯示面板的基板進(jìn)行切角。9.根據(jù)權(quán)利要求1所述的切角電路，其特征在于，所述切角芯片包括第二比較器、第七電阻以及第八電阻，所述切角芯片的輸出端通過所述第七電阻和所述第八電阻接地，所述第二比較器的第一輸入端連接至所述第七電阻和所述第八電阻之間，所述第二比較器的第二輸入端連接所述切角芯片的輸入端，所述第二比較器的輸出端耦接所述切角芯片的復(fù)位端。10.—種顯示面板，其特征在于，所述顯示面板包括至少一個基板和如權(quán)利要求1-9所述的切角電路，所述切角電路用于對所述基板進(jìn)行切角。
【文檔編號】G09G3/36GK105869592SQ201610384102
【公開日】2016年8月17日
【申請日】2016年6月1日
【發(fā)明人】曹丹
【申請人】深圳市華星光電技術(shù)有限公司