柵極驅(qū)動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種柵極驅(qū)動電路。
【背景技術(shù)】
[0002]液晶顯示器(Liquid Crystal Display，LCD)具有機身薄、省電、無福射等眾多優(yōu)點，得到了廣泛的應(yīng)用。如:液晶電視、移動電話、個人數(shù)字助理(PDA)、數(shù)字相機、計算機屏幕或筆記本電腦屏幕等，在平板顯示領(lǐng)域中占主導(dǎo)地位。
[0003]現(xiàn)有市場上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶顯示面板及背光模組(backlight module) ο液晶顯示面板的工作原理是在薄膜晶體管陣列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)與彩色濾光片基板(ColorFilter, CF)之間灌入液晶分子，并在兩片基板上施加驅(qū)動電壓來控制液晶分子的旋轉(zhuǎn)方向，以將背光模組的光線折射出來產(chǎn)生畫面。
[0004]主動矩陣式液晶顯不器(ActiveMatrix Liquid Crystal Display，AMLCD)是目前最常用的液晶顯示裝置，所述主動矩陣式液晶顯示器包含多個像素，每個像素具有一個薄膜晶體管(Thin Film Transistor，TFT)，該TFT的柵極連接至沿水平方向延伸的掃描線，漏極連接至沿垂直方向延伸的數(shù)據(jù)線，而該TFT的源極連接至對應(yīng)的像素電極。如果在水平方向的某一掃描線上施加足夠的正電壓，則會使得連接在該條掃描線上的所有TFT打開，將數(shù)據(jù)線上所加載的數(shù)據(jù)信號電壓寫入像素電極中，控制不同液晶的透光度進而達到控制色彩的效果。
[0005]目前主動式液晶顯示面板水平掃描線的驅(qū)動(即柵極驅(qū)動)主要由外接的集成電路(Integrated Circuit，IC)來完成，外接的IC可以控制各級水平掃描線的逐級充電和放電。而GOA技術(shù)(Gate Driver on Array)即陣列基板行驅(qū)動技術(shù)，可以運用液晶顯示面板的原有制程將水平掃描線的驅(qū)動電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來完成水平掃描線的驅(qū)動。GOA技術(shù)能減少外接IC的焊接(bonding)工序，有機會提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0006]現(xiàn)有的柵極驅(qū)動電路的掃描方式通常比較單一，往往只能在同一時間內(nèi)進行正向掃描或反向掃描，只能在同一時間內(nèi)進行逐行掃描或隔行掃描，，因此需要對現(xiàn)有的柵極驅(qū)動電路進行改進，以實現(xiàn)柵極掃描方式的多樣化，滿足不同顯示產(chǎn)品的需求。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種柵極驅(qū)動電路，能夠?qū)崿F(xiàn)掃描方式的多樣化，提高顯示畫質(zhì)，滿足不同顯示產(chǎn)品的需求。
[0008]為實現(xiàn)上述目的，本發(fā)明提供一種柵極驅(qū)動電路，包括:
[0009]多個GOA單元電路，其中的各個奇數(shù)級GOA單元電路進行級聯(lián)，各個偶數(shù)級GOA單元電路進行級聯(lián)；
[0010]對應(yīng)于奇數(shù)級GOA單元電路設(shè)置的分別用于提供奇數(shù)級第一掃描控制信號、奇數(shù)級第二掃描控制信號、奇數(shù)級掃描啟動信號、奇數(shù)級第一高頻時鐘信號、奇數(shù)級第二高頻時鐘信號的信號線；
[0011]對應(yīng)于偶數(shù)級GOA單元電路設(shè)置的分別用于提供偶數(shù)級第一掃描控制信號、偶數(shù)級第二掃描控制信號、偶數(shù)級掃描啟動信號、偶數(shù)級第一高頻時鐘信號、偶數(shù)級第二高頻時鐘信號的信號線；
[0012]以及對應(yīng)于所有GOA單元電路設(shè)置的用于提供第一低頻時鐘信號與第二低頻時鐘信號的共用信號線；
[0013]每一級GOA單元電路均包括:正反向掃描控制模塊、級傳穩(wěn)壓模塊、輸出模塊、第一下拉模塊、及下拉維持模塊；所述正反向掃描控制模塊又包括第一控制模塊、與第二控制模塊，所述第一控制模塊在正向掃描時起上拉控制作用，在反向掃描時起下拉作用；所述第二控制模塊在反向掃描時起上拉控制作用，在正向掃描時起下拉作用；
[0014]設(shè)N為正整數(shù)，除第一級、第二級、倒數(shù)第二級、及最后一級GOA單元電路外，在第N級GOA單元電路中:
[0015]所述第一控制模塊包括:第十一晶體管，所述第十一晶體管的柵極電性連接于第N-2級GOA單元電路的級傳信號，漏極電性連接于第一節(jié)點，當N為奇數(shù)時，源極電性連接于奇數(shù)級第一掃描控制信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第一掃描控制信號；
[0016]所述第二控制模塊包括:第四十一晶體管，所述第四十一晶體管的柵極電性連接于第N+2級GOA單元電路的級傳信號，漏極電性連接于第一節(jié)點，當N為奇數(shù)時，源極電性連接于奇數(shù)級第二掃描控制信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第二掃描控制信號;
[0017]所述輸出模塊包括:第二十一晶體管，所述第二十一晶體管的柵極電性連接于第一節(jié)點，漏極輸出掃描信號，當N為奇數(shù)時，源極電性連接于奇數(shù)級第一高頻時鐘信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第一高頻時鐘信號；第二十二晶體管，所述第二十二晶體管的柵極電性連接于第一節(jié)點，漏極輸出級傳信號，當N為奇數(shù)時，源極電性連接于奇數(shù)級第一高頻時鐘信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第一高頻時鐘信號；電容，所述電容的一端電性連接于第一節(jié)點，另一端電性連接于級傳信號；
[0018]所述下拉維持模塊包括:第五十五晶體管、第一下拉維持模塊、與第二下拉維持模塊；
[0019]所述第五十五晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第二節(jié)點，漏極電性連接于第三節(jié)點；
[0020]所述第一下拉維持模塊包括:第三十三晶體管，所述第三十三晶體管的柵極電性連接于第二節(jié)點，源極電性連接于掃描信號，漏極電性連接于恒壓低電位；第三十六晶體管，所述第三十六晶體管的柵極電性連接于第二節(jié)點，源極電性連接于級傳信號，漏極電性連接于恒壓低電位；第四十三晶體管，所述第四十三晶體管的柵極電性連接于第二節(jié)點，源極電性連接于第一節(jié)點，漏極電性連接于恒壓低電位；第五十一晶體管，所述第五十一晶體管的柵極與源極均電性連接于第一低頻時鐘信號，漏極電性連接于第五十三晶體管的柵極；第五十三晶體管，所述第五十三晶體管的柵極電性連接于第五十一晶體管的漏極，源極電性連接于第一低頻時鐘信號，漏極電性連接于第二節(jié)點；第五十四晶體管，所述第五十四晶體管的柵極電性連接于第二低頻時鐘信號，源極電性連接于第一低頻時鐘信號，漏極電性連接于第二節(jié)點；
[0021]所述第二下拉維持模塊包括第三十二晶體管，所述第三十二晶體管的柵極電性連接于第三節(jié)點，源極電性連接于掃描信號，漏極電性連接于恒壓低電位；第三十五晶體管，所述第三十五晶體管的柵極電性連接于第三節(jié)點，源極電性連接于級傳信號，漏極電性連接于恒壓低電位；第四十二晶體管，所述第四十二晶體管的柵極電性連接于第三節(jié)點，源極電性連接于第一節(jié)點，漏極電性連接于恒壓低電位；第六十一晶體管，所述第六十一晶體管的柵極與源極均電性連接于第二低頻時鐘信號，漏極電性連接于第六十三晶體管的柵極；第六十三晶體管，所述第六十三晶體管的柵極電性連接于第六十一晶體管的漏極，源極電性連接于第二低頻時鐘信號，漏極電性連接于第三節(jié)點；第六十四晶體管，所述第六十四晶體管的柵極電性連接于第一低頻時鐘信號，源極電性連接于第二低頻時鐘信號，漏極電性連接于第三節(jié)點；
[0022]所述級傳穩(wěn)壓模塊包括第五十二晶體管，所述第五十二晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第二節(jié)點，漏極電性連接于恒壓低電位；第六十二晶體管，所述第六十二晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第三節(jié)點，漏極電性連接于恒壓低電位；第十晶體管，所述第十晶體管的柵極電性連接于第N+2級GOA單元電路的級傳信號，漏極電性連接于第二節(jié)點，當N為奇數(shù)時，源極電性連接于奇數(shù)級第一掃描控制信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第一掃描控制信號；第十二晶體管，所述第十二晶體管的柵極電性連接于第N+2級GOA單元電路的級傳信號，漏極電性連接于第三節(jié)點，當N為奇數(shù)時，源極電性連接于奇數(shù)級第一掃描控制信號，當N為偶數(shù)時，源極電性連接于偶數(shù)級第一掃描控制信號；第五十六晶體管，所述第五十六晶體管的柵極電性連接于第N-2級GOA單元電路的級傳信號，源極電性連接于第五十一晶體管的漏極及第二節(jié)點，當N為奇數(shù)時，漏極電性連接于奇數(shù)級第二掃描控制信號，當N為偶數(shù)時，漏極電性連接于偶數(shù)級第二掃描控制信號；第六十六晶體管，所述第六十六晶體管的柵極電性連接于第N-2級GOA單元電路的級傳信號，源極電性連接于第六十一晶體管的漏極及第三節(jié)點，當N為奇數(shù)時，漏極電性連接于奇數(shù)級第二掃描控制信號，當N為偶數(shù)時，漏極電性連接于偶數(shù)級第二掃描控制信號；
[0023]所述第一下拉模塊包括第三十一晶體管，源極電性連接于掃描信號，漏極電性連接于恒壓低電位，當N為奇數(shù)時，所述第三十一晶體管的柵極電性連接于奇數(shù)級第二高頻時鐘信號，當N為偶數(shù)時，所述第三十一晶體管的柵極電性連接于偶數(shù)級第二高頻時鐘信號;
[0024]所述第一低頻時鐘信號與第二低頻時鐘信號的相位相反；
[0025]當N為奇數(shù)時，在第N+2級GOA單元電路中，第二^^一晶體管的源極與第二十二晶體管的源極均電性連接于奇數(shù)級第二高頻時鐘信號，第三十一晶體管的柵極電性連接于奇數(shù)級第一高頻時鐘信號；
[0026]當N為偶數(shù)時，在第N+2級GOA單元電路中，第二^^一晶體管的源極與第二十二晶體管的源極均電性連接于偶數(shù)級第二高頻時鐘信號，第三十一晶體管的柵極電性連接于偶數(shù)級第一高頻時鐘信號；
[0027]所述奇數(shù)級第一掃描控制信號為高電位、奇數(shù)級第二掃描控制信號為低電位時，控制奇數(shù)級GOA單元電路進行正向掃描；所述奇數(shù)級第一掃描控制信號為低電位、奇數(shù)級第二掃描控制信號為高電位時，控制奇數(shù)級GOA單元電路進行反向掃描；
[0028]所述偶數(shù)級第一掃描控制信號為高電位、偶數(shù)級第二掃描控制信號為低電位時，控制偶數(shù)級GOA單元電路進行正向掃描；所述偶數(shù)級第一掃描控制信號為低電位、偶數(shù)級第二掃描控制信號為高電位時，控制偶數(shù)級GOA單元電路進行反向掃描。
[0029]所述柵極驅(qū)動電路的第一級連接關(guān)系中，所述第十一晶體管的柵極、第五十六晶體管的柵極、及第六十六晶體管的柵極均電性連接于奇數(shù)級掃描啟動信號；第二十一晶體管的源極與第二十二晶體管的源極均電性連接于奇數(shù)級第一高頻時鐘信號，第三十一晶體管的柵極電性連接于奇數(shù)級第二高頻時鐘信號；
[0030]所述柵極驅(qū)動電路的第二級連接關(guān)系中，所述第十一晶體管的柵極、第五十六晶體管的柵極、及第六十六晶體管的柵極均電性連接于偶數(shù)級掃描啟動信號；第二十一晶體管的源極與第二十二晶體管的源極均電性連接于偶數(shù)級第一高頻時鐘信號，第三十一晶體管的柵極電性連接于偶數(shù)級第二高頻時鐘信號；
[0031]所述柵極驅(qū)動電路的倒數(shù)第二級連接關(guān)系中，所述第四十一晶體管的柵極、第十晶體管的柵極、及第十二晶體管的柵極均電性連接于奇數(shù)級掃描啟動信號；第二十一晶體管的源極與第二十二晶體管的源極均電性連接于奇數(shù)級第二高頻時鐘信號，第三十一晶體管的柵極電性連接于奇數(shù)級第一高頻時鐘信號；
[0032]所述柵極驅(qū)動電路的最后一級連接關(guān)系中，所述第四十一晶體管的柵極、第十晶體管的柵極、及第十二晶體管的柵極均電性連接于偶數(shù)級掃描啟動信號；第二十一晶體管的源極與第二十二晶體管的源極均電性連接于偶數(shù)級第二高頻時鐘信號，第三十一晶體管的柵極電性連接于偶數(shù)級第一高頻時鐘信號。
[0033]所述奇數(shù)級第一掃描控制信號和偶數(shù)級第一掃描控制信號均為高電位，奇數(shù)級第二掃描控制信號和偶數(shù)級第二掃描控制信號均為低電位；
[0034]在一幀掃描開始時，向所述第一級GOA單元電路的第十一晶體管的柵極提供奇數(shù)級掃描啟動信號，同時向所述第二級GOA單元電路的第十一晶體管的柵極提供偶數(shù)級掃描啟動信號