專利名稱：柵極驅動電路的制作方法
技術領域：
本發(fā)明涉及一種柵極驅動電路。更具體地講，本發(fā)明涉及一種顯示缺陷顯著減少 的柵極驅動電路。
背景技術：
通常，液晶顯示器(LCD)包括液晶顯示面板，液晶顯示面板具有下基底、面向下基 底的上基底以及設置在下基底和上基底之間的液晶層。液晶顯示面板通常包括柵極線、數(shù) 據(jù)線和像素。液晶顯示器包括向柵極線順序地輸出柵極脈沖的柵極驅動電路和向數(shù)據(jù)線輸出 像素電壓的數(shù)據(jù)驅動電路。柵極驅動電路和數(shù)據(jù)驅動電路通常安裝在膜上，或者可選擇地， 例如安裝在液晶顯示面板上的芯片中。已經(jīng)提出了一種非晶硅柵極結構以嘗試減少IXD中所需芯片的數(shù)量，在該非晶 硅柵極結構中，通過薄膜工藝在下基底上直接形成柵極驅動電路。在非晶硅柵極結構中， 柵極驅動電路通常包括至少一個移位寄存器，該至少一個移位寄存器包括若干個級聯(lián)的級 (cascaded stages)0

發(fā)明內容
本發(fā)明的示例性實施例提供了一種顯著地減少顯示裝置中的顯示缺陷的柵極驅 動電路。根據(jù)示例性實施例，一種柵極驅動電路包括N個級(其中，N是大于或等于2的自 然數(shù))。N個級是級聯(lián)的，N個級中的每級具有連接到該級的柵極線。第一級組包括N個級 中的k個級(其中，k是小于N的自然數(shù))，并且第一級組響應于起始信號輸出第一輸出信 號。第二級組(包括N-k個級)響應于第一輸出信號產生第二輸出信號，并向相應的柵極 線輸出第二輸出信號。第一級組包括第一緩沖器和第二緩沖器，第一緩沖器和第二緩沖器 中的每個緩沖器接收起始信號。第一緩沖器的尺寸小于第二緩沖器的尺寸。第一級組包括第一級、第二級和第三級。第二級組包括第四級至第N級。第一緩沖器被包括在第二級中，第二緩沖器被包括在第三級中。第一緩沖器的尺寸比第二緩沖器的尺寸小大約35%。柵極驅動電路還可包括虛設級，虛設級向第一級組和第二級組施加虛設輸出信 號，以將第一輸出信號和第二輸出信號降低至柵極截止電壓的電平。第一級組和第二級組均包括電壓輸出部件，響應于從前面的級輸出的輸出信號 和起始信號中的一個信號向柵極線施加時鐘信號作為柵極電壓；輸出驅動部件，接收從前 面的級輸出的輸出信號和起始信號中的一個信號，以驅動電壓輸出部件；保持部件，將柵極
4線保持在柵極截止電壓；放電部件，設置在柵極線的端部處，以響應于從后面的級的電壓輸 出部件輸出的柵極電壓將柵極線放電至柵極截止電壓。電壓輸出部件包括上拉晶體管，上拉晶體管的控制電極接收來自前面的級的輸出 信號或起始信號，上拉晶體管的輸入電極接收時鐘信號，上拉晶體管的輸出電極連接到柵 極線。電壓輸出部件還包括下拉晶體管，下拉晶體管的控制電極接收來自后面的級的輸出 信號，下拉晶體管的輸入電極連接到上拉晶體管的輸出電極，下拉晶體管的輸出電極連接 到接收從虛設級輸出的虛設輸出信號的輸入端。第一緩沖器和第二緩沖器均包括輸入電極和控制電極從前面的級接收輸出信號 并且輸出電極連接到上拉晶體管的控制電極的晶體管。時鐘信號包括第一時鐘信號、第二時鐘信號和第三時鐘信號，第一時鐘信號、第 二時鐘信號和第三時鐘信號以不同的延時時間段重復地導通和截止；第四時鐘信號、第五 時鐘信號和第六時鐘信號，第四時鐘信號、第五時鐘信號和第六時鐘信號中的每個時鐘信 號重復地導通和截止，第四時鐘信號的相位與第一時鐘信號的相位不同，第五時鐘信號的 相位與第二時鐘信號的相位不同，第六時鐘信號的相位與第三時鐘信號的相位不同。所述不同的延時時間段包括1個水平時間段，第四時鐘信號與第一時鐘信號的相 位差、第五時鐘信號與第二時鐘信號的相位差以及第六時鐘信號與第三時鐘信號的相位差 中的每個相位差是大約180度(° )。另一示例性實施例提供了一種包括級聯(lián)的多個級的柵極驅動電路，該柵極驅動電 路包括虛設級組，接收起始信號并產生第一輸出信號；級組，接收從虛設級組輸出的第一 輸出信號，產生第二輸出信號，并向相應的柵極線施加第二輸出信號。虛設級組在3個水平 時間段期間驅動相應的柵極線。虛設級組包括第一虛設級、第二虛設級和第三虛設級。因此，根據(jù)這里描述的示例性實施例，通過調整柵極驅動電路的晶體管的尺寸，向 該晶體管施加柵極截止電壓和/向柵極驅動電路添加虛設級，顯著地減少了顯示缺陷。


通過參照附圖更詳細地描述本發(fā)明的示例性實施例，本發(fā)明的以上和其它方面及 優(yōu)點將變得更加易于清楚，在附圖中圖1是根據(jù)本發(fā)明的液晶顯示器(LCD)的示例性實施例的平面圖；圖2A和圖2B是圖1中的IXD的柵極驅動電路的框圖；圖3是根據(jù)本發(fā)明的柵極驅動電路的級的示例性實施例的示意性電路圖；圖4是示出根據(jù)本發(fā)明的柵極驅動電路的每一級的Q節(jié)點電壓和施加到柵極驅動 電路的示例性實施例的時鐘信號的信號時序圖；圖5A是示出施加到根據(jù)本發(fā)明的柵極驅動電路的示例性實施例的起始信號和時 鐘信號的信號時序圖；圖5B是示出當根據(jù)本發(fā)明的柵極驅動電路的示例性實施例初始操作時每一級的 Q節(jié)點的電壓的信號時序圖；圖6是根據(jù)本發(fā)明的重新設置尺寸的緩沖晶體管的示例性實施例的平面圖；圖7A是示出現(xiàn)有技術的傳統(tǒng)LCD的第一時鐘至第三時鐘的信號時序圖7B是示出依照根據(jù)本發(fā)明的緩沖晶體管的示例性實施例的尺寸調整的第一時 鐘至第三時鐘的信號時序圖；圖7C是示出根據(jù)本發(fā)明的第一級至第三級中的每一級中的緩沖晶體管的示例性 實施例的尺寸減小率和預充電時間的表格；圖8是示出根據(jù)本發(fā)明的緩沖晶體管的示例性實施例的平面圖；圖9是沿圖8的線A-A’截取的局部剖視圖；圖IOA和圖IOB是電流一電壓曲線圖，這些曲線圖示出了緩沖晶體管的示例性實 施例的電流依照施加到根據(jù)本發(fā)明的頂柵極的電壓的變化；圖11是示出根據(jù)本發(fā)明的柵極驅動電路的另一示例性實施例的框圖。
具體實施例方式在下文中，現(xiàn)在將參照附圖更充分地描述本發(fā)明，在附圖中示出了各種實施例。然 而，本發(fā)明可以以許多不同的形式來實施，且不應該解釋為局限于在此闡述的實施例。相 反，提供這些實施例使得本公開將是徹底和完全的，并將本發(fā)明的范圍充分地傳達給本領 域技術人員。相同的標號始終表示相同的元件。如在這里使用的，術語“和/或”包括一個或多個相關所列項的任意和所有組合。應該理解的是，盡管在這里可使用術語第一、第二、第三等來描述不同的元件、組 件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應該受這些術語的限 制。這些術語僅是用來將一個元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分 區(qū)分開來。因此，在不脫離本發(fā)明的教導的情況下，下面討論的第一元件、組件、區(qū)域、層或 部分可被稱作第二元件、組件、區(qū)域、層或部分。這里使用的術語僅是為了描述具體實施例的目的，其意圖不在于限制。如這里所 使用的，除非上下文另外清楚地指出，否則單數(shù)形式也意圖包括復數(shù)形式。還應理解的是， 當在本說明書中使用術語“包含”和/或“包括”時，說明存在所述特征、區(qū)域、整體、步驟、 操作、元件和/或組件，但不排除存在或附加一個或多個其它特征、區(qū)域、整體、步驟、操作、 元件、組件和/或它們的組。此外，在這里可以使用相對術語，例如“下面的”或“底部”以及“上面的”或“頂 部”，用來描述如在附圖中所示的一個元件相對于另一元件的關系。應該理解的是，相對術 語意在包含除了在附圖中描述的方位之外的裝置的不同方位。例如，如果一幅圖中的裝置 被翻轉，則描述為在其它元件“下”側的元件隨后將被定位為在其它元件“上”側。因而，根 據(jù)附圖的具體方位，示例性術語“下面的”可包括“下面的”和“上面的”兩種方位。類似地， 如果一幅圖中的裝置被翻轉，則描述為在其它元件“下面”或“下方”的元件隨后將被定位 為在其它元件“上方”。因此，示例性術語“在…下面”或“在…下方”可包括“在…上方”和 “在…下面”兩種方位。除非另有定義，否則這里使用的所有術語(包括技術術語和科學術語)具有與本 發(fā)明所屬領域的普通技術人員所通常理解的意思相同的意思。還將理解的是，除非這里如 此明確定義，否則術語(例如在通用字典中定義的術語)應該被解釋為具有與相關領域的 環(huán)境和本公開中它們的意思一致的意思，而將不以理想的或者過于僵化的含義來解釋它 們。
在此參照作為理想實施例的示意圖的剖視圖來描述示例性實施例。這樣，預計會 出現(xiàn)例如由制造技術和/或公差引起的圖示的形狀變化。因此，在此描述的實施例不應該 被解釋為局限于在此示出的區(qū)域的具體形狀，而將包括例如由制造導致的形狀偏差。例如， 示出或描述為平坦的區(qū)域可通常具有粗糙的和/或非線性的特征。此外，示出的銳角可以 被倒圓。因此，附圖中示出的區(qū)域本質上是示意性的，它們的形狀并不意圖示出區(qū)域的精確 形狀，也不意圖限制本申請權利要求的范圍。在下文中，將參照附圖更詳細地描述本發(fā)明的示例性實施例。圖1示出是根據(jù)本發(fā)明的液晶顯示器(LCD)的示例性實施例的平面圖。參照圖1，液晶顯示器400包括用于顯示圖像的液晶顯示面板100、用于向液晶顯 示面板100輸出數(shù)據(jù)電壓的數(shù)據(jù)驅動芯片320以及用于向液晶顯示面板100輸出柵極電壓 的柵極驅動器210(例如，柵極驅動電路210)。液晶顯示面板100包括下基底110、被設置成與下基底110相對(例如，面向下基 底110)的上基底120以及設置在下基底110和上基底120之間的液晶層(未示出)。如圖 1中所示，液晶顯示面板100包括其上顯示圖像的顯示區(qū)DA和圍繞顯示區(qū)DA的外圍區(qū)PA。在顯示區(qū)DA中，設置柵極線GLl-GLn和數(shù)據(jù)線DLl-DLm，數(shù)據(jù)線DLl-DLm與柵極 線GLl-GLn交叉并與柵極線GLl-GLn絕緣。另外，響應于通過柵極線GLl-GLn和數(shù)據(jù)線 DLl-DLm施加的驅動電壓而顯示圖像的多個像素區(qū)設置在顯示區(qū)DA中。在示例性實施例 中，多個像素區(qū)均具有基本相同的結構和功能，因此，現(xiàn)在將僅更詳細地描述一個像素區(qū) (例如，第一像素區(qū))作為所有像素區(qū)的代表性示例。第一像素區(qū)包括像素P1，像素Pl包 括薄膜晶體管Tr、液晶電容器Clc和存儲電容器Cst。薄膜晶體管Tr包括電連接到第一柵 極線GLl的柵電極、電連接到第一數(shù)據(jù)線DLl的漏電極和電連接到像素電極(未示出)的 源電極，該像素電極用作液晶電容器Clc的第一電極。存儲電容器Cst與液晶電容器Clc 并聯(lián)電連接。柵極驅動電路210設置在外圍區(qū)PA中并且鄰近于柵極線GLl-GLn的端部。柵極 驅動電路210電連接到柵極線GLl-GLn的該端部，以向柵極線GLl-GLn順序地施加柵極電 壓。在示例性實施例中，在像素區(qū)的薄膜晶體管Tr的制造工藝過程中，柵極驅動電路210 可以與薄膜晶體管Tr同時形成，但另外的示例性實施例不限于此。多個驅動電路板310(在示例性實施例中，可以是多個數(shù)據(jù)驅動芯片310)設置在 外圍區(qū)PA中并且鄰近于數(shù)據(jù)線DLl-DLm的端部。在示例性實施例中，例如，可以以載帶封裝 (TCP)來實現(xiàn)多個驅動電路板310，或者多個驅動電路板310可以實現(xiàn)為薄膜覆晶(COF)，但 是另外的示例性實施例不限于此。例如，多個數(shù)據(jù)驅動芯片320與多個驅動電路板310 —一 對應地設置在多個驅動電路板310上。多個數(shù)據(jù)驅動芯片320電連接到數(shù)據(jù)線DLl-DLm的 所述端部，以向數(shù)據(jù)線DLl-DLm施加數(shù)據(jù)電壓。根據(jù)示例性實施例的液晶顯示器400還包括控制柵極驅動電路210和多個數(shù)據(jù)驅 動芯片320的操作的控制印刷電路板(PCB)330?？刂朴∷㈦娐钒?30輸出數(shù)據(jù)控制信號 (用于控制多個數(shù)據(jù)驅動芯片320的操作)、圖像數(shù)據(jù)和柵極控制信號(用于控制柵極驅動 電路210的操作)。如圖1中所示，控制印刷電路板330包括時序控制器331和柵極控制電路332，時 序控制器331從外部源(未示出)接收圖像數(shù)據(jù)并產生數(shù)據(jù)控制信號和柵極驅動控制信號，柵極控制電路332產生柵極控制信號。在另一示例性實施例中，控制印刷電路板330可 以是從包括時序控制器的另一印刷電路板接收控制信號從而產生數(shù)據(jù)控制信號的數(shù)據(jù)印 刷電路板。時序控制器331控制多個數(shù)據(jù)驅動芯片320和柵極驅動電路210的操作。柵極控 制電路332產生用于驅動柵極驅動電路210的時鐘信號和用于指示柵極信號的起始的起始 信號STV?？刂朴∷㈦娐钒?30通過多個驅動電路板310將數(shù)據(jù)控制信號和圖像數(shù)據(jù)施加到 多個數(shù)據(jù)驅動芯片320。另外，控制印刷電路板330通過驅動電路板310將柵極控制信號施 加到柵極驅動電路210。在另一示例性實施例中，柵極驅動電路210和多個數(shù)據(jù)驅動芯片310中的每個可 以形成為單個的集成電路(IC)芯片，以被直接安裝在液晶顯示面板100上，在被安裝在柔 性印刷電路膜(未示出)上之后附于液晶顯示面板100，或者被安裝在單獨的印刷電路板 (未示出)上。另外，柵極驅動電路210和多個數(shù)據(jù)驅動芯片310可以與柵極線GLl-GLru 數(shù)據(jù)線DLl-DLm和薄膜晶體管Tr 一起集成到液晶顯示面板100上。此外，多個數(shù)據(jù)驅動芯 片310、柵極驅動電路210、時序控制器331和柵極控制電路332中的至少一者可以集成到 單個芯片中，多個數(shù)據(jù)驅動芯片310、柵極驅動電路210、時序控制器331和柵極控制電路 332中的其它元件(在這種情況下，它們中的至少一者，例如多個數(shù)據(jù)驅動芯片310、柵極驅 動電路210、時序控制器331、柵極控制電路332)可以布置在所述單個芯片的外部。現(xiàn)在將參照圖2A、圖2B、圖3和圖4更詳細地描述根據(jù)示例性實施例的柵極驅動 電路210。圖2A和圖2B是圖1的IXD的柵極驅動電路的框圖。參照圖2A和圖2B，柵極驅動電路210包括移位寄存器210a，在移位寄存器210a中 設置有N個級ASG-I-ASG-N以及虛設級(dummy stage) ASG-D，其中，N是大于或等于2的自 然數(shù)。N個級ASG-I-ASG-N被劃分成第一級組SGl和第二級組SG2。柵極驅動電路210還 包括被設置成鄰近于柵極線GLl-GLn的另一端的放電部件210b，以響應于從后面的級輸出 的柵極電壓將當前掃描線GL放電至截止電壓VSS。另外，柵極驅動電路210還可包括用于 驅動第一級ASG-I的虛設級(未示出)。N個級ASG-I-ASG-N中的每一級包括第一輸入端INl、第一時鐘端CKl、第二時鐘端 CK2、第二輸入端IN2、電壓輸入端Vin、重置端RE、輸出端OUT和進位端(carry terminal) CR。N個級ASG-I-ASG-N中的每一級的第一輸入端INl電連接到前面的一級或前面的 多個級的進位端CR，以接收進位電壓。在示例性實施例中，N個級ASG-I-ASG-N中的每一級 從比該級早三級的級接收進位電壓。具體地講，例如，第N級ASG-N從第N-3級ASG-(N-3) 接收進位電壓。此外，第一級ASG-I、第二級ASG-2和第三級ASG-3的第一輸入端1附接收 指示柵極驅動電路210的操作的起始的起始信號STV，而不是接收前面的級的進位電壓。分 別施加有起始信號STV的第一級ASG-I至第三級ASG-3被包括在第一級組SGl中。因此， 第二級組SG2包括其余的級ASG-4-ASG-N和虛設級ASG-D。N個級ASG-I-ASG-N中的每一級的第二輸入端IN2電連接到后面的多級中的一級 的輸出端OUT，以從其接收柵極電壓。然而，虛設級ASG-D的第二輸入端IN2接收起始信號STV0虛設級ASG-D用于將N個級ASG-I-ASG-N的柵極電壓降低到截止電壓電平。除了虛設級ASG-D之外，N個級ASG-I-ASG-N接收第一時鐘CKVl、第二時鐘CKV2和 第三時鐘CKV3中的一個時鐘以及第四時鐘CKVBl、第五時鐘CKVB2和第六時鐘CKVB3中的 一個時鐘，其中，第四時鐘CKVBl的相位不同于第一時鐘CKVl的相位，第五時鐘CKVB2的相 位不同于第二時鐘CKV2的相位，第六時鐘CKVB3的相位不同于第三時鐘CKV3的相位。具體 地講，例如，第一時鐘CKVl被施加到N個級ASG-I-ASG-N中的第6N-5級ASG-1、ASG_7、……、 ASG-6N-5的第一時鐘端CK1，第四時鐘CKVB1被施加到第6N-5級ASG-1、ASG-7、……、
ASG-6N-5的第二時鐘端CK2。第二時鐘CKV2被施加到第6N-4級ASG-2、ASG-8、......、
ASG-6N-4的第一時鐘端CK1，第五時鐘CKVB2被施加到第6N-4級ASG-2、ASG-8、……、 ASG-6N-4的第二時鐘端CK2。此外，第三時鐘CKV3被施加到第6N-3級ASG_3、ASG_9、……、 ASG-6N-3的第一時鐘端CKl，第六時鐘CKVB3被施加到第6N-3級ASG-3、ASG-9、……、 ASG-6N-3的第二時鐘端CK2。另外，第四時鐘CKVBl被施加到N個級ASG-I-ASG-N中的第
6N-2級ASG-4、ASG-10、......、ASG_6N_2的第一時鐘端CKl，第一時鐘CKVl被施加到第6N-2
級ASG-4、ASG-10, ......、ASG-6N-2的第二時鐘端CK2。第五時鐘CKVB2被施加到第6N-1
級ASG-5、ASG-11、……、ASG-6N-1的第一時鐘端CKl，第二時鐘CKV2被施加到第6N-1級 ASG-5、ASG-11、……、ASG_6N_1的第二時鐘端CK2。此外，第六時鐘CKVB3被施加到第6N級
ASG-6、ASG-12, ......、ASG-6N的第一時鐘端CKl，第三時鐘CKV3被施加到第6N級ASG-6、
ASG-12,……、ASG-6N的第二時鐘端CK2。后面將描述第一時鐘CKVl至第三時鐘CKV3的 相位以及第四時鐘CKVBl至第六時鐘CKVB3的相位。截止電壓VSS被施加到N個級ASG-I-ASG-N和虛設級ASG-D的電壓輸入端Vin，以 截止柵極線GL。此外，虛設級ASG-D的輸出端OUT電連接到N個級ASG-I-ASG-N的重置端 RE。柵極線GLl-GLn —一對應地電連接到N個級ASG-l-ASG-N的輸出端OUT。因此，N 個級ASG-I-ASG-N通過輸出端OUT順序地向柵極線GLl-GLn輸出柵極電壓。如圖2A和圖 2B中所示，在示例性實施例中，移位寄存器210a設置在柵極線GLl-GLn的端部，但是另外的 示例性實施例不限于此。因此，移位寄存器210a可以設置在柵極線GLl-GLn另一相對端。 另外，移位寄存器210a可在被劃分成例如兩個級組之后被設置在柵極線GLl-GLn的兩端。放電部件210b包括第一放電晶體管NT15，第一放電晶體管NT15將柵極線 GLl-GLn中當前的柵極線放電至截止電壓VSS。第一放電晶體管NT15包括連接到后面的柵 極線的控制電極、接收當前級的柵極電壓的輸入電極和接收截止電壓VSS的輸出電極。圖3是根據(jù)本發(fā)明的柵極驅動電路的級的示例性實施例的示意性電路圖，圖4是 示出圖2中示出的柵極驅動電路的每一級的節(jié)點電壓和時鐘信號的信號時序圖。在示例性 實施例中，柵極驅動電路的多個級具有基本相同的結構和功能(除了虛設級ASG-D之外)， 因此將僅更詳細地描述一個級，而將簡化或省略其它級的更詳細的描述。參照圖3，每一級包括用于向相應的柵極線施加柵極電壓的電壓輸出部件211、用 于驅動電壓輸出部件211的輸出驅動部件212以及用于將相應的柵極線保持在第一電平的 電壓的第一保持部件213和第二保持部件214。電壓輸出部件211包括上拉晶體管TOl和下拉晶體管T02。上拉晶體管TOl包括 連接到輸出驅動部件212的輸出端QN(在下文中，稱為“Q節(jié)點”)的控制電極、連接到第一時鐘端CKl的輸入電極和連接到輸出端OUT的輸出電極。參照圖4，每一級接收第一時鐘CKVl至第三時鐘CKV3中的一個時鐘以及相位與第 一時鐘CKVl至第三時鐘CKV3的相位不同的第四時鐘CKVB 1至第六時鐘CKVB3中的一個 時鐘。第一時鐘CKVl至第六時鐘CKVB3具有與柵極導通/截止電壓對應的脈沖寬度。例 如，第一時鐘CKVl至第六時鐘CKVB3具有大約30伏(V)至大約-8V的電壓電平，并且該電 壓電平可根據(jù)用于驅動柵極的電壓而改變。第一時鐘CKVl至第三時鐘CKV3中的一個時鐘 與第四時鐘CKVB 1至第六時鐘CKVB3中的一個時鐘作為一對被施加到給定的級。更具體 地講，第一時鐘CKVl和第四時鐘CKVB 1被施加到第6N-5級和第6N-2級，第二時鐘CKV2 和第五時鐘CKVB2被施加到第6N-4級和第6N-1級，第三時鐘CKV3和第六時鐘CKVB3被施 加到第6N-3級和第6N級。第一時鐘CKVl至第三時鐘CKV3的相位與第四時鐘CKVBl至第六時鐘CKVB3的相 位不同。具體地講，第一時鐘CKVl和第四時鐘CKVBl具有大約180度(° )的相位差，第二 時鐘CKV2和第五時鐘CKVB2具有大約180度的相位差，第三時鐘CKV3和第六時鐘CKVB3具 有大約180度的相位差。然而，以上列舉的相位差可被設定在與180度不同的點，例如小于 180度的點。第二時鐘CKV2可以比第一時鐘CKVl延遲1個水平(H)時間段(1 horizontal period)，第三時鐘CKV3可以比第二時鐘CKV2延遲1個H時間段。第一時鐘CKVl至第六時鐘CKVB3中的每個時鐘包括反沖(kick-back)補償時間 段CK-S，在反沖補償時間段中，驅動電壓被降低以補償由柵極驅動器210的輸出電壓導致 的反沖。現(xiàn)在將更詳細地描述響應于第一時鐘CKVl和第四時鐘CKVBl而操作的一級 ASG-iο再次參照圖3，上拉晶體管TOl響應于從輸出驅動部件212輸出的控制電壓將向 輸出端OUT輸出的當前級的柵極電壓上拉至通過第一時鐘端CKl施加的第一時鐘CKVl (圖 4中示出)。上拉晶體管TOl在一幀中的與第一時鐘CKVl的高時間段對應的3個H時間段 期間導通，從而將當前級的柵極電壓保持在邏輯高狀態(tài)，如圖4所示。下拉晶體管T02包括連接到第二輸入端IN2的控制電極、連接到電壓輸入端Vin 的輸出電極和連接到輸出端OUT的輸入電極。因此，下拉晶體管T02響應于后面的級(例 如，后面相鄰的級)的柵極電壓將被上拉至第一時鐘CKVl的當前級的柵極電壓下拉至通過 電壓輸入端Vin施加的截止電壓VSS (圖2A和圖2B)。換言之，下拉晶體管T02在3個H時 間段之后導通，從而將當前級的柵極電壓下拉至邏輯低狀態(tài)。輸出驅動部件212包括緩沖晶體管T04、第一電容器Cl、第二電容器C2、放電晶體 管T09和重置晶體管T06。緩沖晶體管T04包括共接到第一輸入端mi的輸入電極和控制電極以及連接到Q 節(jié)點QN的輸出電極。第一電容器Cl連接到Q節(jié)點QN與輸出端OUT之間，第二電容器C2 連接到進位晶體管T15的控制電極與進位端CR之間。放電晶體管T09包括連接到緩沖晶 體管T04的輸出電極的輸入電極、連接到第二輸入端IN2的控制電極和連接到電壓輸入端 Vin的輸出電極。重置晶體管T06包括連接到重置端RE的控制電極、連接到上拉晶體管TOl的控制 電極的輸入電極和連接到電壓輸入端Vin的輸出電極。重置晶體管T06響應于從最后一級ASG-D輸出并且通過重置端RE輸入的最后的進位電壓將通過第一輸入端mi輸入的波紋電 壓放電至截止電壓。因此，上拉晶體管TOl和進位晶體管T15響應于虛設級ASG-D的虛設 進位電壓而截止。因此，虛設進位電壓被施加到布置在虛設級ASG-D前面的N個級的重置 端RE，以截止N個級的上拉晶體管TOl和進位晶體管T15，從而重置N個級。當緩沖晶體管T04響應于前面的級的進位電壓而導通時，第一電容器Cl和第二電 容器C2充有圖4中的Q節(jié)點QN的電壓。如果高于上拉晶體管TOl的閾值電壓Vth的電壓 被充到第一電容器Cl，則Q節(jié)點QN的電勢增大而高于閾值電壓，從而導通上拉晶體管TOl 和進位晶體管T15。在這種情況下，因為第一時鐘CKVl變?yōu)檫壿嫷蜖顟B(tài)，所以當前級的柵極 電壓和進位電壓在低時間段期間(例如1個H時間段)保持在邏輯低的狀態(tài)。隨后，當?shù)?一時鐘CKVl再次變?yōu)檫壿嫺郀顟B(tài)時，第一時鐘CKVl通過輸出端OUT和進位端CR被輸出， 當前級的柵極電壓和進位電壓轉變?yōu)楦郀顟B(tài)。換句話說，在第一時鐘CKVl的高時間段(例 如，1個H時間段)期間保持當前級的柵極電壓和進位電壓。當放電晶體管T09響應于后面的級的柵極電壓而導通時，充到第一電容器Cl中的 電壓通過放電晶體管T09被釋放至截止電壓VSS。因此，Q節(jié)點QN的電勢降低至截止電壓 VSS0結果，上拉晶體管TOl和進位晶體管T15截止。換句話說，因為放電晶體管T09在3 個H時間段之后導通以截止上拉晶體管TOl和進位晶體管T15，所以放電晶體管T09防止當 前級的邏輯高狀態(tài)的柵極電壓和進位電壓被輸出到輸出端OUT和進位端CR。根據(jù)示例性實施例的第一保持部件213包括第一倒相晶體管T13、第二倒相晶體 管T07、第三倒相晶體管T12、第四倒相晶體管T08、第五倒相晶體管T03、第三電容器C3和 第四電容器C4。第一倒相晶體管T13的輸入電極和控制電極共接到第一時鐘端CK1，第一倒相晶 體管T13的輸出電極通過第四電容器C4連接到第二倒相晶體管T07的輸出電極。第二倒 相晶體管T07的輸入電極連接到第一時鐘端CK1，第二倒相晶體管T07的控制電極通過第三 電容器C3連接到第二倒相晶體管T07的輸入電極，第二倒相晶體管T07的輸出電極連接到 第五倒相晶體管T03的控制電極。第三倒相晶體管T12包括連接到第一倒相晶體管T13的 輸出電極的輸入電極、連接到輸出端OUT的控制電極和連接到電壓輸入端Vin的輸出電極。 第四倒相晶體管T08包括連接到第五倒相晶體管T03的控制電極的輸入電極、連接到輸出 端OUT的控制電極和連接到電壓輸入端Vin的輸出電極。第五倒相晶體管T03包括連接到 第二倒相晶體管T07的輸出電極的控制電極、連接到電壓輸入端Vin的輸入電極和連接到 輸出端OUT的輸出電極。第三倒相晶體管T12響應于向輸出端OUT輸出的當前級的處于高狀態(tài)的柵極電壓 而導通，并且從第一倒相晶體管T13輸出的第一時鐘CKVl被放電至截止電壓VSS ；第四倒 相晶體管T08響應于向輸出端OUT輸出的當前級的處于高狀態(tài)的柵極電壓而導通，并且從 第二倒相晶體管T07輸出的第一時鐘CKVl被放電至截止電壓VSS。因此，在當前級的柵極 電壓保持在邏輯高狀態(tài)的3個H時間段期間，第五倒相晶體管T03保持在截止狀態(tài)。隨后， 在當前級的柵極電壓轉變成邏輯低狀態(tài)時，第三倒相晶體管T12和第四倒相晶體管T08分 別截止。因此，第五倒相晶體管T03響應于分別從第一倒相晶體管T13和第二倒相晶體管 T07輸出的第一時鐘CKVl而導通。因此，在剩余時間段(例如，除了一幀的3個H時間段之 外)期間，當前級的柵極電壓在第一時鐘CKVl的高時間段期間通過第五倒相晶體管T03保持在截止電壓VSS。根據(jù)一個或多個示例性實施例的第二保持部件214包括防止當前級的柵極電壓 和進位電壓在(N-3)個H時間段期間由第一時鐘CKVl或第四時鐘CKVB 1而產生波紋的第 一波紋防止晶體管T10、第二波紋防止晶體管Tll和第三波紋防止晶體管T05。第一波紋防止晶體管TlO包括連接到第一時鐘端CKl的控制電極、連接到輸出端 OUT的輸入電極和連接到Q節(jié)點QN的輸出電極。第二波紋防止晶體管Tll包括連接到第 二時鐘端CK2的控制電極、連接到第一輸入端mi的輸入電極和連接到Q節(jié)點QN的輸出電 極。第三波紋防止晶體管T05包括連接到第二時鐘端CK2的控制電極、連接到輸出端OUT 的輸入電極和連接到電壓輸入端Vin的輸出電極。第一波紋防止晶體管TlO響應于第一時鐘CKVl將從輸出端OUT輸出且電壓電平 與截止電壓VSS的電壓電平相同的當前級的柵極電壓提供到Q節(jié)點QN。因此，Q節(jié)點QN的 電勢在((N-3)個H時間段中的)第一時鐘CKVl的高時間段期間保持在截止電壓VSS。結 果，第一波紋防止晶體管TlO防止上拉晶體管TOl和進位晶體管T15在((N-3)個H時間段 中的)第一時鐘CKVl的高時間段期間導通。第二波紋防止晶體管Tll響應于通過第二時鐘端CK2提供的第四時鐘CKVB 1 (圖 4)將通過第一輸入端mi輸入且電壓電平與截止電壓vss的電壓電平基本相同的前面的級 的輸出電壓提供到Q節(jié)點QN。因此，Q節(jié)點的電勢在(ND個H時間段中的第四時鐘CKVBl 的高時間段期間保持在截止電壓VSS。結果，第二波紋防止晶體管Tll防止上拉晶體管TOl 和進位晶體管T15在(N-3)個H時間段中的第四時鐘CKVB 1的高時間段期間導通。第三波紋防止晶體管T05響應于第四時鐘CKVBl將當前級的柵極電壓放電至截止 電壓VSS。因此，在(N-3)個H時間段期間的第四時鐘CKVBl的高時間段中，第三波紋防止 晶體管T05將當前級的柵極電壓保持在截止電壓VSS。在示例性實施例中，每一級還包括將當前級的輸出電壓傳輸?shù)胶竺娴募壍倪M位部 件215。進位部件215包括進位晶體管T15，進位晶體管T15具有連接到Q節(jié)點QN的控制 電極、連接到第一時鐘端CKl的輸入電極和連接到進位端CR的輸出電極。因此，進位晶體 管T15響應于從輸出驅動部件212輸出的控制電壓將向進位端CR輸出的當前級的進位電 壓上拉至第一時鐘CKVl。進位晶體管T15僅在一幀中的3個H時間段期間導通，從而在3 個H時間段期間將當前級的進位電壓保持在邏輯高狀態(tài)。圖5A是示出施加到根據(jù)本發(fā)明的柵極驅動電路的示例性實施例的起始信號和時 鐘信號的信號時序圖，圖5B是示出當根據(jù)本發(fā)明的柵極驅動電路的示例性實施例初始操 作時每一級的Q節(jié)點的電壓的信號時序圖。參照圖5A和圖5B，當柵極驅動電路210初始操作時，柵極控制電路332 (圖1中示 出)產生指示柵極信號的起始的起始信號STV、第一時鐘CKVl至第三時鐘CKV3及第四時 鐘CKVBl至第六時鐘CKVB3，以將起始信號STV、第一時鐘CKVl至第三時鐘CKV3及第四時 鐘CKVBl至第六時鐘CKVB3施加到每一級的第一時鐘端CKl和第二時鐘端CK2。當長時間 和/或在高溫下驅動柵極驅動電路210時，例如，會出現(xiàn)第二柵極線GL2和第三柵極線GL3 與其它柵極線相比看起來相對較暗的可靠性缺陷。具體地講，因為當柵極驅動電路210被初始驅動時，被施加到第一級ASG-I至第三 級ASG-3的多個時鐘之間的時間間隔彼此不同，所以當充到Q節(jié)點QN的電荷通過連接到
12輸出驅動部件212的緩沖晶體管T04的布線(例如，通過施加起始信號STV的布線)泄漏 導致漏電流時，發(fā)生該可靠性缺陷。因此，通過緩沖晶體管T04泄漏的漏電流的量不同，并 且柵極線的輸出電壓改變。結果，連接到第一級ASG-I至第三級ASG-3的柵極線與連接到 第四級ASG-4或第四級ASG-4之后的級的其它柵極線相比看起來相對較暗，從而導致可靠 性缺陷。具體地講，緩沖晶體管T04的漏電流的量的增加導致Q節(jié)點QN的電壓降低，因此 在第一時鐘CKVl的截止電壓被施加到每一級的上拉晶體管TOl的初始時間段，引起降壓延 時。因為與反沖補償時間段CK-S對應的柵極電壓由于降壓時間被延遲而減小，所以反沖電 壓增大。反沖電壓可被表示成等式1。
權利要求
1.一種柵極驅動電路，所述柵極驅動電路包括N個級，其中，N是大于或等于2的自然數(shù)，N個級是級聯(lián)的，N個級中的每級具有連接 到該級的柵極線，N個級被劃分成第一級組和第二級組，第一級組包括N個級中的k個級并響應于起始信號輸出第一輸出信號，其中，k是小于 N的自然數(shù)；第二級組包括N-k個級，響應于第一輸出信號產生第二輸出信號，并向相應的柵極線 輸出第二輸出信號，其中，第一級組包括第一緩沖器和第二緩沖器，第一緩沖器和第二緩沖器中的每個緩沖器接 收起始信號，第一緩沖器的尺寸小于第二緩沖器的尺寸。
2.如權利要求1所述的柵極驅動電路，其中，第一級組包括第一級、第二級和第三級， 第二級組包括第四級至第N級。
3.如權利要求2所述的柵極驅動電路，其中，第一緩沖器被包括在第二級中，第二緩沖 器被包括在第三級中。
4.如權利要求2所述的柵極驅動電路，其中，第一緩沖器的尺寸比第二緩沖器的尺寸 小 35%。
5.如權利要求2所述的柵極驅動電路，所述柵極驅動電路還包括虛設級，虛設級向第 一級組和第二級組施加虛設輸出信號，以將第一輸出信號和第二輸出信號降低至柵極截止 電壓的電平。
6.如權利要求5所述的柵極驅動電路，其中，第一級組和第二級組均包括電壓輸出部件，響應于從前面的級輸出的輸出信號和起始信號中的一個信號向柵極線 施加時鐘信號作為柵極電壓；輸出驅動部件，接收從前面的級輸出的輸出信號和起始信號中的一個信號，以驅動電 壓輸出部件；保持部件，將柵極線保持在柵極截止電壓；放電部件，設置在柵極線的端部處，以響應于從后面的級的電壓輸出部件輸出的柵極 電壓將柵極線放電至柵極截止電壓。
7.如權利要求6所述的柵極驅動電路，其中，電壓輸出部件包括上拉晶體管和下拉晶 體管，上拉晶體管的控制電極接收來自前面的級的輸出信號和起始信號中的一個信號，上 拉晶體管的輸入電極接收時鐘信號，上拉晶體管的輸出電極連接到柵極線，下拉晶體管的 控制電極接收來自后面的級的輸出信號，下拉晶體管的輸入電極連接到上拉晶體管的輸出 電極，下拉晶體管的輸出電極連接到接收從虛設級輸出的虛設輸出信號的輸入端。
8.如權利要求7所述的柵極驅動電路，其中，第一緩沖器和第二緩沖器均包括輸入電 極和控制電極從前面的級接收輸出信號并且輸出電極連接到上拉晶體管的控制電極的晶 體管。
9.如權利要求6所述的柵極驅動電路，其中，所述時鐘信號包括第一時鐘信號、第二時鐘信號和第三時鐘信號，第一時鐘信號、第二時鐘信號和第三時 鐘信號以不同的延時時間段重復地導通和截止；第四時鐘信號、第五時鐘信號和第六時鐘信號，第四時鐘信號、第五時鐘信號和第六時 鐘信號中的每個時鐘信號重復地導通和截止，第四時鐘信號的相位與第一時鐘信號的相位不同，第五時鐘信號的相位與第二時鐘信號的相位不同，第六時鐘信號的相位與第三時鐘 信號的相位不同。
10.如權利要求9所述的柵極驅動電路，其中，所述不同的延時時間段包括1個水平時 間段，第四時鐘信號與第一時鐘信號的相位差、第五時鐘信號與第二時鐘信號的相位差以 及第六時鐘信號與第三時鐘信號的相位差中的每個相位差是180度。
11.一種包括級聯(lián)的多個級的柵極驅動電路，所述柵極驅動電路包括 虛設級組，接收起始信號并產生第一輸出信號；級組，接收從虛設級組輸出的第一輸出信號，產生第二輸出信號，并向相應的柵極線施 加第二輸出信號，其中，虛設級組在3個水平時間段期間驅動相應的柵極線。
12.如權利要求11所述的柵極驅動電路，其中，虛設級組包括第一虛設級、第二虛設級和第三虛設級。
全文摘要
本發(fā)明公開了一種柵極驅動電路，該柵極驅動電路包括N個級(其中，N是大于或等于2的自然數(shù))。N個級是級聯(lián)的，N個級中的每一級具有連接到該級的柵極線。第一級組包括N個級中的k個級(其中，k是小于N的自然數(shù))，并且第一級組響應于起始信號輸出第一輸出信號。第二級組(包括N-k個級)響應于第一輸出信號產生第二輸出信號，并向相應的柵極線輸出第二輸出信號。第一級組包括第一緩沖器和第二緩沖器，第一緩沖器和第二緩沖器中的每個緩沖器接收起始信號。第一緩沖器的尺寸小于第二緩沖器的尺寸。
文檔編號G09G3/20GK102110406SQ20101060900
公開日2011年6月29日 申請日期2010年12月28日 優(yōu)先權日2009年12月29日
發(fā)明者盧相龍, 崔國鉉, 樸徑浩, 趙榮濟, 金孝燮, 金容照, 金性勛, 金爀珍 申請人:三星電子株式會社