專利名稱：用于減小顯示器驅(qū)動(dòng)電路中帶寬和峰值電流要求的內(nèi)行定序器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及驅(qū)動(dòng)電子顯示器的電路，尤其涉及利用內(nèi)定序器順序驅(qū)動(dòng)顯示器字線的系統(tǒng)和方法。


圖1表示現(xiàn)有的驅(qū)動(dòng)顯示器102的顯示器驅(qū)動(dòng)電路100，其中顯示器102包括一個(gè)布置成768行和1024列的象素單元陣列。顯示器驅(qū)動(dòng)電路100包括行解碼器104，寫入保持寄存器106，地址計(jì)數(shù)器108，指令解碼器110，反相邏輯電路112，定時(shí)信號(hào)發(fā)生器114，和輸入緩沖寄存器116、118和120。驅(qū)動(dòng)電路100接收經(jīng)SCLK終端122的時(shí)鐘信號(hào)，經(jīng)反相(INV)終端124的反相信號(hào)，經(jīng)32位系統(tǒng)數(shù)據(jù)總線126的數(shù)據(jù)和地址，以及經(jīng)2位操作碼總線128的操作指令，所有與系統(tǒng)遠(yuǎn)離的裝置(如計(jì)算機(jī))都沒有示出。定時(shí)信號(hào)發(fā)生器114通過本領(lǐng)域技術(shù)人員公知的方法產(chǎn)生定時(shí)信號(hào)，并把這些定時(shí)信號(hào)經(jīng)時(shí)鐘信號(hào)線(未示出)提供給驅(qū)動(dòng)電路100的各組成部分，以協(xié)調(diào)每個(gè)組成部分的工作。
反相邏輯電路112經(jīng)INV終端124和緩沖寄存器116從該系統(tǒng)接收反相信號(hào)，并經(jīng)系統(tǒng)數(shù)據(jù)總線126和緩沖寄存器118從該系統(tǒng)接收數(shù)據(jù)和地址。響應(yīng)于第一反相信號(hào)(INV)，反相邏輯電路112斷言(assert)32位內(nèi)數(shù)據(jù)總線130上接收到的數(shù)據(jù)和地址。響應(yīng)于第二反相信號(hào)(INV)，反相邏輯電路112斷言32位內(nèi)數(shù)據(jù)總線130上接收到的數(shù)據(jù)的補(bǔ)數(shù)(complement)。內(nèi)數(shù)據(jù)總線130提供給寫入保持寄存器106經(jīng)斷言的數(shù)據(jù)，并給行解碼器104提供(經(jīng)其32線中的10線)斷言的行地址。
指令解碼器110經(jīng)操作碼總線128和緩沖寄存器120從系統(tǒng)接收操作碼指令。并響應(yīng)于接收到的指令，經(jīng)內(nèi)控制總線132向行解碼器104，寫入保持寄存器106和地址計(jì)數(shù)器108提供控制信號(hào)。響應(yīng)于的系統(tǒng)斷言系統(tǒng)數(shù)據(jù)總線126上的數(shù)據(jù)和操作碼總線128上的第一指令(即數(shù)據(jù)寫入)，指令解碼器110斷言內(nèi)控制總線132上的控制信號(hào)，以使寫入保持寄存器106把斷言的數(shù)據(jù)經(jīng)內(nèi)數(shù)據(jù)總線130加載到寫入保持寄存器106的第一部分。因?yàn)閮?nèi)數(shù)據(jù)總線130僅有32位寬，所以需要32條數(shù)據(jù)寫入命令以把整行數(shù)據(jù)(1024位)加載到寫入保持寄存器106上。地址計(jì)數(shù)器108經(jīng)一組線134提供一個(gè)地址，該地址表示寫入數(shù)據(jù)的寫入保持寄存器106的一部分。當(dāng)執(zhí)行每個(gè)順序數(shù)據(jù)寫入命令時(shí)，地址計(jì)數(shù)器108增加在線134上斷言的地址，以表示寫入保持寄存器106的下一個(gè)32位部分。
響應(yīng)于系統(tǒng)斷言系統(tǒng)數(shù)據(jù)總線126上的行地址以及操作碼總線128上的第二指令(即加載行地址)，指令解碼器110斷言控制總線132上的控制信號(hào)，使行解碼器104儲(chǔ)存斷言的行地址。然后，響應(yīng)于系統(tǒng)斷言操作碼總線128上的第三指令(即陣列寫入)，指令解碼器110斷言控制總線132上的控制信號(hào)，以使寫入保持寄存器106斷言在一組1024數(shù)據(jù)輸出端136上的1024位儲(chǔ)存數(shù)據(jù)，并使行解碼器104對(duì)儲(chǔ)存的行地址解碼并斷言對(duì)應(yīng)于解碼的行地址的字線138的一組768中的一個(gè)上的寫入信號(hào)。在對(duì)應(yīng)的字線上的寫入信號(hào)使在數(shù)據(jù)輸出端136上經(jīng)斷言的數(shù)據(jù)鎖存到顯示器102的相應(yīng)象素單元行(圖1中未示出)中。
圖2表示顯示器100的象素單元200(r，c)的一個(gè)例子，其中(r)和(c)分別表示象素單元的行和列。象素單元200包括一個(gè)鎖存器202，一個(gè)象素電極204，和開關(guān)晶體管206及208。鎖存器202是一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)鎖存器。鎖存器202的輸入端經(jīng)晶體管208耦接到位+數(shù)據(jù)線210(c)，鎖存器202的另一輸入端經(jīng)晶體管208耦接到位-數(shù)據(jù)線212(c)。晶體管206和208的柵極端耦接到字線138(r)。鎖存器202的輸出端214耦接到象素電極204。字線138(r)上的寫入信號(hào)將晶體管206和208置于導(dǎo)通狀態(tài)，以使在數(shù)據(jù)線210(c)和212(c)上經(jīng)斷言的補(bǔ)充數(shù)據(jù)被鎖存，使得鎖存器202的輸出端214和耦接的象素電極204與數(shù)據(jù)線210(c)處于相同的邏輯電平。
圖3表示一個(gè)指令表300，表中提出了用于驅(qū)動(dòng)顯示器驅(qū)動(dòng)電路100的操作碼指令。參考圖1對(duì)每項(xiàng)操作進(jìn)行解釋。操作碼(00)對(duì)應(yīng)于操作指令號(hào)，該號(hào)被驅(qū)動(dòng)電路100忽略。操作碼(01)是一個(gè)數(shù)據(jù)寫入命令，以使在系統(tǒng)數(shù)據(jù)總線126上經(jīng)斷言的數(shù)據(jù)被加載到寫入保持寄存器106中。操作碼(11)是一個(gè)加載行地址命令，其使在系統(tǒng)數(shù)據(jù)總線126上經(jīng)斷言的行地址加載到行解碼器104中。操作碼(10)是一個(gè)陣列寫入命令，以使儲(chǔ)存在寫入保護(hù)寄存器136中的一個(gè)數(shù)據(jù)線(1024位)被轉(zhuǎn)移到對(duì)應(yīng)于儲(chǔ)存在行解碼器104中的行地址的象素單元行的鎖存器中。
圖4是上述操作碼如何用于控制驅(qū)動(dòng)電路100的時(shí)間安排圖。在第一SCLK周期中，系統(tǒng)斷言在操作碼總線128上的數(shù)據(jù)寫入命令，以使在系統(tǒng)數(shù)據(jù)總線126(D[31∶0])上經(jīng)斷言的數(shù)據(jù)的第一個(gè)32位塊(塊0)被加載到寫入保持寄存器106中。在接下來的31 SCLK周期中，系統(tǒng)斷言該使31個(gè)以上的32位塊加載到寫入保持寄存器106中的數(shù)據(jù)寫入命令，因此匯編(assembly)在寫入保持寄存器106中一個(gè)(1024)位的完整行。再接下來，系統(tǒng)斷言系統(tǒng)數(shù)據(jù)總線126的10位(如D[9∶0])上的行地址(RA)和操作碼總線128上的加載行地址命令(11)，把斷言的地址加載到行解碼器104中。最后，系統(tǒng)斷言操作碼總線128上的陣列寫入命令(10)，使寫入保持寄存器106中的數(shù)據(jù)的完整行加載到由行解碼器104中的地址確認(rèn)的顯示器102的象素單元行中。重復(fù)此順序，把每個(gè)順序的數(shù)據(jù)線從系統(tǒng)轉(zhuǎn)移到顯示器102。
現(xiàn)有顯示器驅(qū)動(dòng)器100至少有兩個(gè)缺點(diǎn)。首先，因?yàn)閿?shù)據(jù)的完整行(1024位)被一次寫入顯示器102，所以驅(qū)動(dòng)電路100和顯示器102產(chǎn)生相對(duì)較大的峰值電流。第二，因?yàn)樾械刂繁仨氃诿總€(gè)數(shù)據(jù)行寫入到顯示器102之前加載，所以驅(qū)動(dòng)電路100對(duì)系統(tǒng)界面帶寬有較高的要求。另外，峰值電流和系統(tǒng)帶寬要求相互關(guān)聯(lián)，因?yàn)楸仨毤虞d附加行地址，所以在一個(gè)時(shí)刻把數(shù)據(jù)寫入象素單元的較小塊以減小峰值電流的要求會(huì)增大帶寬的要求。我們所需要的是一種具有峰值電流的要求降低并且系統(tǒng)界面帶寬的要求也降低的顯示器驅(qū)動(dòng)電路。
在此描述一種新穎的顯示器驅(qū)動(dòng)電路。顯示器驅(qū)動(dòng)電路的一個(gè)實(shí)施例包括一個(gè)行定序器(sequancer)，用于在一個(gè)輸出端提供一系列行地址。驅(qū)動(dòng)電路還包括一個(gè)具有一個(gè)耦接到行定序器的輸出端的輸入端和多個(gè)輸出端的行解碼器。行解碼器對(duì)行定序器提供的每個(gè)地址解碼，并斷言在相應(yīng)的一個(gè)輸出端上的數(shù)據(jù)寫入信號(hào)。顯示器驅(qū)動(dòng)電路可任選包括一個(gè)耦接的行地址寄存器，以向行定序器提供初始行地址。行地址寄存器還包括一個(gè)用于接收另一初始行地址的輸入端。行定序器包括一個(gè)用于接收控制信號(hào)的控制輸入端。響應(yīng)于第一控制信號(hào)的接收，行定序器輸出一系列行地址中的下一個(gè)地址。響應(yīng)于第二控制信號(hào)的接收，行定序器接收來自另一初始行寄存器的初始行地址，并輸出一系列起始于另一初始行地址的新的行地址。行定序器可任選地輸出一系列子行地址，并且行解碼器是一個(gè)子行解碼器。
顯示器驅(qū)動(dòng)電路的一個(gè)具體實(shí)施例還包括一個(gè)數(shù)據(jù)路由定序器和一個(gè)數(shù)據(jù)路由器。數(shù)據(jù)路由定序器在一個(gè)輸出端提供一系列路由地址。數(shù)據(jù)路由器有一個(gè)耦接到數(shù)據(jù)路由定序器輸出端的用于接收數(shù)據(jù)路由地址的輸入端組，一個(gè)數(shù)據(jù)輸入端組，一個(gè)第一數(shù)據(jù)輸出端組和一個(gè)第二數(shù)據(jù)輸出端組。數(shù)據(jù)路由器通過根據(jù)從數(shù)據(jù)路由定序器接收到的數(shù)據(jù)地址選擇性地將數(shù)據(jù)輸入端組與第一或第二數(shù)據(jù)輸出端組耦接來進(jìn)行數(shù)據(jù)的路由選擇。
顯示器驅(qū)動(dòng)電路的另一具體實(shí)施例還包括一個(gè)子行定序器和一個(gè)子行解碼器。字行定序器在輸出端提供一系列子行地址。子行解碼器有一個(gè)耦接到子行定序器輸出端的輸入端和多個(gè)輸出端。子行解碼器從子行定序器接收子行地址，對(duì)該地址解碼，并斷言在相應(yīng)于多個(gè)輸出端中的一個(gè)上的寫入信號(hào)。此具體的實(shí)施例可任選地包括一個(gè)數(shù)據(jù)路由定序器和一個(gè)數(shù)據(jù)路由器。
在此還公開了一種驅(qū)動(dòng)顯示器的方法。該方法包括一系列步驟從系統(tǒng)接收第一初始行地址，根據(jù)第一初始行地址產(chǎn)生一系列行地址，對(duì)一系列行地址中的每個(gè)行地址解碼，并斷言在多個(gè)輸出端的第一組上的一系列寫入信號(hào)，第一組的每個(gè)輸出端對(duì)應(yīng)于相關(guān)的行地址。該方法還可任選地包括接收另一初始行地址，并根據(jù)其它的初始行地址產(chǎn)生另一系列行地址的步驟。
一種具體的方法還包括下列步驟產(chǎn)生一系列子行地址，對(duì)每個(gè)子行地址解碼，并斷言在多個(gè)輸出端的第二組上的寫入信號(hào)，第一組的每個(gè)輸出端對(duì)應(yīng)于一個(gè)特定的被解碼的子行地址。另一個(gè)具體的方法還包括產(chǎn)生一系列路由地址并對(duì)數(shù)據(jù)選擇路由到對(duì)應(yīng)于該路由地址的子行中?；蛘?，此具體方法還包括產(chǎn)生一系列子行地址、對(duì)每個(gè)子行地址解碼，并斷言輸出端第二組上的寫入信號(hào)的步驟。
另一種方法包括下列步驟從系統(tǒng)接收第一初始行地址，根據(jù)第一初始行地址產(chǎn)生一系列子行地址，對(duì)該系列子行地址的每個(gè)子行地址解碼，并斷言在多個(gè)輸出端上的一系列數(shù)據(jù)加載信號(hào)，每個(gè)輸出端對(duì)應(yīng)于相關(guān)的子行地址。該具體的方法還包括接收另一初始行地址，并根據(jù)其它的初始行地址產(chǎn)生另一系列子行地址的步驟。
在上述方法的每個(gè)步驟中，產(chǎn)生一系列行地址的步驟任選地包括下列步驟響應(yīng)于第一陣列寫入命令輸出初始字線地址，根據(jù)初始行地址產(chǎn)生第二行地址，和響應(yīng)于第二陣列寫入命令輸出第二行地址。
參考下列附圖對(duì)本發(fā)明進(jìn)行描述，其中相同的標(biāo)號(hào)表示實(shí)質(zhì)上相似的元件。
圖1是現(xiàn)有顯示器驅(qū)動(dòng)電路的框圖；圖2是圖1所示顯示器的示范性象素單元的框圖；圖3是與圖1所示顯示器驅(qū)動(dòng)電路一起使用的操作碼表；圖4是表示圖1所示顯示器驅(qū)動(dòng)電路控制的時(shí)間安排圖；圖5是根據(jù)本發(fā)明的顯示器驅(qū)動(dòng)電路實(shí)施例的框圖；圖6是與圖5所示顯示器驅(qū)動(dòng)電路一起使用的操作碼表；圖7是表示圖5所示顯示器驅(qū)動(dòng)電路控制的時(shí)間安排圖；圖8是根據(jù)本發(fā)明的顯示器驅(qū)動(dòng)電路第二實(shí)施例的框圖；圖9是根據(jù)本發(fā)明的顯示器驅(qū)動(dòng)電路第三實(shí)施例的框圖；圖10是圖9所示顯示器驅(qū)動(dòng)電路的一行象素單元的框圖；圖11是根據(jù)本發(fā)明的顯示器驅(qū)動(dòng)電路第四實(shí)施例的框圖；圖12是圖11所示顯示器驅(qū)動(dòng)電路的象素單元行的框圖；本申請(qǐng)涉及下列在同一日提交并委托共同代理人的待審美國(guó)專利申請(qǐng)，其中每個(gè)申請(qǐng)?jiān)诖巳恳秊閰⒖肌队糜陔x軸投影器的偏心透鏡組》，美國(guó)申請(qǐng)序號(hào)08/970，887，MatthewE.Bone和Donald Griffin.Koch;
《降低顯示器驅(qū)動(dòng)電路中峰值電流和帶寬的系統(tǒng)和方法》，美國(guó)申請(qǐng)序號(hào)08/970，665，Raymond Pinkham,W.Spencer Worley,Ⅲ,Edwin Lyle Hudson,和Join Gray Campbell;
《利用強(qiáng)制態(tài)提高顯示器灰度特性的系統(tǒng)和方法》，美國(guó)申請(qǐng)序號(hào)08/970，878，W.Spencer Worley,Ⅲ和Raymond Pinkham;
《數(shù)據(jù)平面化的系統(tǒng)和方法》美國(guó)申請(qǐng)序號(hào)08/970，307，WilliamWeatherford,W.spencer Worley,Ⅲ和Wing Chow。
本專利申請(qǐng)還涉及Raymond Pinkham于1997年7月25日提交的委托同一代理人的待審美國(guó)專利申請(qǐng)08/901，059，題目為《在平板顯示器中通過行和列移位替換有缺陷的電路元件》，該文在此全文引為參考。
本發(fā)明通過提供內(nèi)行定序器克服現(xiàn)有技術(shù)中存在的問題，降低了峰值電路和系統(tǒng)界面帶寬的要求。在下列描述中提出了數(shù)個(gè)具體的細(xì)節(jié)(如操作碼指令，數(shù)據(jù)和地址總線位寬以及在一個(gè)顯示器內(nèi)象素的數(shù)量和組織結(jié)構(gòu))，以便提供對(duì)本發(fā)明的全面理解。但本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到本發(fā)明可以不同于這些具體細(xì)節(jié)地實(shí)施。在另一個(gè)例子中，省去了公知顯示器驅(qū)動(dòng)技術(shù)(如脈寬調(diào)制)和電路的細(xì)節(jié)，以致于不會(huì)不必要地使本發(fā)明難于理解。
圖5表示一個(gè)驅(qū)動(dòng)顯示器502的顯示器驅(qū)動(dòng)電路500，顯示器502包括一個(gè)分布成768行和1024列的象素單元陣列。顯示器驅(qū)動(dòng)電路500包括行解碼器504，行定序器506，行地址寄存器508，寫入保持寄存器510，地址計(jì)數(shù)器512，指令解碼器514，反相邏輯電路516，定時(shí)信號(hào)發(fā)生器518，輸入緩沖寄存器520、522和524。驅(qū)動(dòng)電路500接收經(jīng)SCLK終端526的時(shí)鐘信號(hào)，經(jīng)反相(INV)終端528的反相信號(hào)，經(jīng)32位系統(tǒng)數(shù)據(jù)總線530的數(shù)據(jù)和地址，以及經(jīng)2位操作碼總線532的操作指令，所有遠(yuǎn)離系統(tǒng)的配置(如計(jì)算機(jī)，視盤信號(hào)源等)都沒有示出。定時(shí)信號(hào)發(fā)生器518通過本領(lǐng)域技術(shù)人員公知的方法產(chǎn)生定時(shí)信號(hào)，并通過時(shí)鐘信號(hào)線(未示出)把這些定時(shí)信號(hào)提供給驅(qū)動(dòng)電路500的各個(gè)組成部分，以便協(xié)調(diào)每個(gè)組成部分的工作。
反相邏輯電路516經(jīng)INV終端528和緩沖寄存器520從系統(tǒng)接收反相信號(hào)，經(jīng)系統(tǒng)數(shù)據(jù)總線530和緩沖寄存器522從系統(tǒng)接收數(shù)據(jù)和地址。響應(yīng)于第一反相信號(hào)(INV)，反相邏輯電路516斷言32位內(nèi)數(shù)據(jù)總線534上的數(shù)據(jù)和地址。響應(yīng)于第二反相信號(hào)(INV)，反相邏輯電路516斷言內(nèi)數(shù)據(jù)總線534上接收數(shù)據(jù)的補(bǔ)充數(shù)據(jù)。內(nèi)數(shù)據(jù)總線534把斷言數(shù)據(jù)提供給寫入保持寄存器510，并把這些斷言地址經(jīng)32條線的10條提供給行地址寄存器508。
指令解碼器514經(jīng)操作碼總線532和緩沖寄存器524從系統(tǒng)接收操作碼指令，并響應(yīng)于接收到的指令，把控制信號(hào)經(jīng)內(nèi)控制總線536提供給行定序器506、行地址寄存器508、寫入保持寄存器510和地址計(jì)數(shù)器512。
圖6表示一個(gè)闡述與顯示器驅(qū)動(dòng)電路500一起使用的操作碼指令的表600。參考圖5對(duì)每項(xiàng)操作進(jìn)行解釋。操作碼(00)對(duì)應(yīng)于指令解碼器514不響應(yīng)的操作指令號(hào)。響應(yīng)于系統(tǒng)數(shù)據(jù)總線530上的系統(tǒng)斷言的數(shù)據(jù)和操作碼總線532上的數(shù)據(jù)寫入命令(01)，指令解碼器514斷言控制總線536上的控制信號(hào)，以使寫入保持寄存器510把斷言的數(shù)據(jù)經(jīng)內(nèi)數(shù)據(jù)總線534加載到寫入保持寄存器510的第一部分中。因?yàn)閮?nèi)數(shù)據(jù)總線534僅有32位寬，所以需要32條數(shù)據(jù)寫入命令(01)以把整行的數(shù)據(jù)(1024位)加載到寫入保持寄存器510中。地址計(jì)數(shù)器512經(jīng)一組線537把地址提供給寫入保持寄存器510，該地址表示寫入保持寄存器510中需寫入數(shù)據(jù)的一部分。當(dāng)執(zhí)行每個(gè)順序數(shù)據(jù)寫入命令(01)時(shí)，地址計(jì)數(shù)器512增加線537上斷言的地址以表示寫入保持寄存器510的下一個(gè)32位部分。
響應(yīng)于系統(tǒng)斷言在系統(tǒng)數(shù)據(jù)總線530上的初始行地址以及操作碼總線532上的加載行地址命令(01)，指令解碼器514斷言控制總線536上的控制信號(hào)，以使行地址寄存器508儲(chǔ)存初始行地址，并把初始行地址經(jīng)一組地址線538提供給行定序器506。然后，響應(yīng)于系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，指令解碼器514斷言控制總線536上的控制信號(hào)，以使寫入保持寄存器510斷言在一組1024個(gè)數(shù)據(jù)輸出端540上儲(chǔ)存的數(shù)據(jù)的1024位，并使行定序器506斷言第二組地址線542上的初始行地址。響應(yīng)于在地址線542上經(jīng)斷言的初始行地址，行解碼器504對(duì)初始行地址解碼，并斷言對(duì)應(yīng)于被解碼初始行地址的一組768條字線544中的一個(gè)上的寫入信號(hào)。在相應(yīng)字線上經(jīng)斷言的寫入信號(hào)使在數(shù)據(jù)輸出端540上經(jīng)斷言的數(shù)據(jù)鎖存到顯示器502象素單元的相應(yīng)行中。
響應(yīng)于順序的陣列寫入命令，行定序器506產(chǎn)生一系列基于初始行地址的行地址，并斷言地址線542上的一系列行地址。響應(yīng)于一系列在地址線542上經(jīng)斷言的行地址，行解碼器504對(duì)每個(gè)行地址解碼，并斷言相應(yīng)的其中一個(gè)字線544上的寫入信號(hào)。
在另一個(gè)實(shí)施例中，行定序器506其構(gòu)成可以提供任何所希望的一系列選擇線地址。例如，該系列可以順序地重復(fù)本身，或可以只行進(jìn)經(jīng)連預(yù)定數(shù)量的地址，然后停止。另外，該系列可以增加或減小一些值(如1，2或3)，或跟隨其它一些預(yù)定的序列。
在另一實(shí)施例中，陣列寫入命令也可用作數(shù)據(jù)寫入命令。因?yàn)樵陉嚵袑懭朊钇陂g系統(tǒng)數(shù)據(jù)總線530未起用，所以響應(yīng)于陣列寫入命令，可以用系統(tǒng)數(shù)據(jù)總線530加載數(shù)據(jù)的下一個(gè)32位。這有利于減少為把整行數(shù)據(jù)加載到寫入保持寄存器510所需要的數(shù)據(jù)寫入命令的數(shù)量。具體地說，在另一個(gè)實(shí)施例中，與需要32條數(shù)據(jù)寫入命令相反，需要一條陣列寫入命令和31條數(shù)據(jù)寫入命令。
圖7表示系統(tǒng)如何把數(shù)據(jù)加載到驅(qū)動(dòng)電路500并把加載的數(shù)據(jù)寫到顯示器502的時(shí)間安排圖。在第一SCLK周期中，系統(tǒng)斷言加載行地址命令(11)，以使行地址寄存器508加載在系統(tǒng)數(shù)據(jù)總線530上經(jīng)斷言的行地址。在接下來的32SCLK周期中，系統(tǒng)斷言操作碼總線532上的數(shù)據(jù)寫入命令(01)和系統(tǒng)數(shù)據(jù)總線530上的數(shù)據(jù)，以使32(0-31)個(gè)4字節(jié)數(shù)據(jù)被加載到寫入保持寄存器510中，每個(gè)4字節(jié)數(shù)據(jù)由32位組成。因此，在寫入保持寄存器510中32個(gè)4字節(jié)形成一個(gè)完整的數(shù)據(jù)行(1024位)。在下一個(gè)時(shí)鐘周期中，系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，以使加載的數(shù)據(jù)寫入到顯示器502中。在下一個(gè)32時(shí)鐘周期中，第二行數(shù)據(jù)加載到寫入保持寄存器510中，并再與一條陣列寫入命令(10)一起寫入顯示器502。
注意，系統(tǒng)不需要加載第二行地址來把第二行數(shù)據(jù)寫入到顯示器502。這是因?yàn)樾卸ㄐ蚱?06響應(yīng)于順序的陣列寫入命令產(chǎn)生順序的行地址。因此，一旦初始行地址被加載，就不再需要加載另外行地址，除非輸入數(shù)據(jù)失序。行地址的內(nèi)部產(chǎn)生有利地減小了系統(tǒng)界面帶寬的要求(即節(jié)省加載行地址周期)。
圖8是根據(jù)本發(fā)明的另一種顯示器驅(qū)動(dòng)電路800框圖。驅(qū)動(dòng)電路800類似于驅(qū)動(dòng)電路500，除了用寫入保持寄存器510A代替寫入保持寄存器510以外，并加入數(shù)據(jù)路由定序器802和數(shù)據(jù)路由器804。數(shù)據(jù)路由定序器802產(chǎn)生一系列數(shù)據(jù)路由地址，并經(jīng)一組地址線806把該地址提供給寫入保持寄存器510A和數(shù)據(jù)路由器804。寫入保持寄存器510A一次輸出數(shù)據(jù)(96位)到第一組數(shù)據(jù)轉(zhuǎn)移線808，與一次輸出到一整行(1024位)相反。數(shù)據(jù)路由器804接收在數(shù)據(jù)轉(zhuǎn)移線808上經(jīng)斷言的數(shù)據(jù)，并通過斷言在第二組1024個(gè)數(shù)據(jù)轉(zhuǎn)移線810的相應(yīng)子組上的數(shù)據(jù)而把該數(shù)據(jù)導(dǎo)向顯示器502的適當(dāng)?shù)淖有小?br> 數(shù)據(jù)路由定序器802按下列方式協(xié)調(diào)寫入保持寄存器510A和數(shù)據(jù)路由器804的操作。響應(yīng)于系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，指令解碼器514斷言控制總線536上的控制信號(hào)，以使數(shù)據(jù)路由定序器802斷言地址線806上的第一路由地址。響應(yīng)于在地址線806上經(jīng)斷言的第一路由地址，寫入保持寄存器510A斷言數(shù)據(jù)轉(zhuǎn)移線808上的數(shù)據(jù)線的第一部分(96位)。另外，響應(yīng)于在地址線806上經(jīng)斷言的第一行地址，數(shù)據(jù)路由器804選擇性地將地址線806與數(shù)據(jù)轉(zhuǎn)移線810的第一子組數(shù)據(jù)關(guān)聯(lián)，把數(shù)據(jù)導(dǎo)向顯示器502的第一子行。本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到數(shù)據(jù)路由器804用作多路復(fù)用器。
在一個(gè)具體的實(shí)施例中，寫入保持寄存器510A和數(shù)據(jù)路由器804集成在一個(gè)組件中。在此實(shí)施例中，集成的寫入保持寄存器的每個(gè)儲(chǔ)存單元與數(shù)據(jù)轉(zhuǎn)移線810中的一條耦接。響應(yīng)于數(shù)據(jù)路由定序器802提供的數(shù)據(jù)路由地址，在該控制級(jí)執(zhí)行數(shù)據(jù)的路由選擇，集成的寫入保持寄存器選擇性地?cái)嘌栽跀?shù)據(jù)轉(zhuǎn)移線810的順序子組上的數(shù)據(jù)。
回顧陣列寫入命令(10)還引起斷言在各字線544中被選擇的一條上的寫入信號(hào)。因而，由路由器804導(dǎo)向的數(shù)據(jù)只被寫到選擇行的第一子行。另外，本領(lǐng)域的技術(shù)人員將會(huì)理解，因?yàn)镾RAM鎖存器通常保留它們的數(shù)據(jù)，所以盡管斷言寫入信號(hào)，只要它們的數(shù)據(jù)線不被驅(qū)動(dòng)(即數(shù)據(jù)由數(shù)據(jù)路由器804導(dǎo)向鎖存器)，寫入信號(hào)將不干擾選擇行的其余子行中的數(shù)據(jù)。
數(shù)據(jù)路由定序器802產(chǎn)生的順序數(shù)據(jù)路由地址使寫入保持寄存器510A輸出數(shù)據(jù)轉(zhuǎn)移線808上數(shù)據(jù)線的順序部分，該部分由數(shù)據(jù)路由器804導(dǎo)向顯示器502的順序子行。特別是，響應(yīng)于一條陣列寫入命令，數(shù)據(jù)路由定序器輸出一系列包括對(duì)于顯示器502每個(gè)子行的一個(gè)地址的數(shù)據(jù)路由地址，使得一整行數(shù)據(jù)被寫入到顯示器502的選取行。
把數(shù)據(jù)一次寫入到顯示器502的一行的一部分中明顯減小了驅(qū)動(dòng)電路800和顯示器502的峰值電路要求。本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到，無論采用的子行數(shù)量有多少，都可以實(shí)現(xiàn)本發(fā)明的優(yōu)點(diǎn)。顯然，子行的數(shù)目越大，對(duì)峰值電流的要求減小越多。在有限的情況下，子行的數(shù)目等于每行象素的數(shù)目，使得每個(gè)象素構(gòu)成一個(gè)子行并被單獨(dú)地寫入。
把數(shù)據(jù)一次寫入到顯示器502的一行的一部分中還使得顯示器驅(qū)動(dòng)電路800能夠驅(qū)動(dòng)具有較長(zhǎng)寫入恢復(fù)時(shí)間(在執(zhí)行順序的寫入之前穩(wěn)定數(shù)據(jù)線所需要的時(shí)間)的顯示器，有利于消除對(duì)顯示器502中數(shù)據(jù)線恢復(fù)電路的需要。例如，如果數(shù)據(jù)一次被寫到顯示器的一行，則在數(shù)據(jù)被寫入到下一行之前，顯示器驅(qū)動(dòng)電路必須等待整個(gè)寫入恢復(fù)時(shí)間，以便不干擾數(shù)據(jù)向前一行中的鎖存。相反，因?yàn)轱@示器驅(qū)動(dòng)電路800把數(shù)據(jù)寫入到顯示器502的子行中(即一次96位)，所以顯示器502的寫入恢復(fù)時(shí)間將長(zhǎng)11倍。這是因?yàn)榈谝蛔有斜粚懭牒?，在下一行的第一子行寫入之前發(fā)生10個(gè)其他子行的寫入(該行的剩余子行)。其結(jié)果是，數(shù)據(jù)以遠(yuǎn)大于顯示器502否則將允許的寫入恢復(fù)時(shí)間的速率被記錄到顯示器驅(qū)動(dòng)電路800中。
在此具體的實(shí)施例中，每個(gè)子行包括96位。其結(jié)果是，地址線806至少包括4位，以便給11個(gè)子行編址。注意，96位的11個(gè)子行等于總的1056位，不是1024位。但這不存在問題，因?yàn)樵跀?shù)據(jù)轉(zhuǎn)移到最后的子行期間完全不用額外的位。如上所述，可以使用任何數(shù)量的子行(如512位的2個(gè)子行，256位的4個(gè)子行，128位的8個(gè)子行等)。
圖9表示根據(jù)本發(fā)明的另一顯示器驅(qū)動(dòng)電路900。顯示器驅(qū)動(dòng)電路900設(shè)計(jì)成驅(qū)動(dòng)顯示器902，其中每個(gè)行被分成多個(gè)子行，每個(gè)子行由2304個(gè)一組的字副線(word sub line)904中單獨(dú)的一個(gè)使用。如多個(gè)字副線所示，顯示器902中768個(gè)象素行中的每一行被分成3個(gè)子行。本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到，可以使用其他數(shù)目的子行，只要每個(gè)子行由一個(gè)單獨(dú)的字副線使用。
顯示器驅(qū)動(dòng)電路900類似于顯示器驅(qū)動(dòng)電路800，除了用子行定序器906代替行定序器506以外，并用子行解碼器908代替行解碼器504。響應(yīng)于陣列寫入命令(10)，子行定序器906接收來自行地址寄存器508的初始行地址，把初始行地址轉(zhuǎn)換成初始子行地址(如所示行中的第一子行)，并經(jīng)過一組地址線910把子行地址提供給子行解碼器908。子行解碼器908對(duì)初始子行地址解碼并斷言字副線904中相應(yīng)的一個(gè)上的寫入信號(hào)。接下來，子行定序器906增加地址線910上的地址，順序地?cái)嘌韵鄳?yīng)于初始行地址的行的每個(gè)子行的地址。子行解碼器908對(duì)每個(gè)子行地址解碼，并斷言字副線904中相應(yīng)的一個(gè)上的寫入信號(hào)。本領(lǐng)域的技術(shù)人員將會(huì)理解，可以用顯示器驅(qū)動(dòng)電路900中的寫入保持寄存器510代替數(shù)據(jù)路由定序器802、數(shù)據(jù)路由器804和寫入保持寄存器510A，因?yàn)橐淮沃粚?duì)一個(gè)子行提供一個(gè)寫入信號(hào)。
圖10表示顯示器902中的各象素單元的示范性的行1000，包括3個(gè)子行1002、1004和1006，每個(gè)子行與字副線904(a-c)中的每一個(gè)相連。如圖2所示，每個(gè)象素單元由一對(duì)數(shù)據(jù)線使用，但在圖10中沒有示出數(shù)據(jù)線，以便不會(huì)不必要地?cái)_亂附圖。驅(qū)動(dòng)電路900通過順序地?cái)嘌宰指本€904(a-c)上的寫入信號(hào)一次一子行對(duì)該行加載，把一行數(shù)據(jù)加載到行1000中的象素單元中。
圖11表示根據(jù)本發(fā)明的另一種驅(qū)動(dòng)顯示器1102的顯示器驅(qū)動(dòng)電路1100。顯示器1102類似于顯示器502，除了每個(gè)行被分成3個(gè)子行以外，每個(gè)子行由字線544中的一個(gè)以及一組字副線1104(a-c)中的一個(gè)使用。當(dāng)同時(shí)斷言在字線和與特定的子行相關(guān)的字副線上的寫入信號(hào)時(shí)，數(shù)據(jù)被寫入到一個(gè)特定的子行，下面參見圖12進(jìn)行解釋。
顯示器驅(qū)動(dòng)電路1100基本上類似于顯示器驅(qū)動(dòng)電路800，除了附加子行定序器1106和子行解碼器1108以外。子行定序器1106產(chǎn)生一系列子行地址，并通過一組地址線1110使各地址與子行解碼器1108相聯(lián)系，子行解碼器1108對(duì)每個(gè)地址解碼并斷言字副線1104(a-c)中相應(yīng)的一個(gè)上的寫入信號(hào)。
行定序器506和子行定序器1106一起運(yùn)行，把數(shù)據(jù)順序地寫入顯示器1102的子行。響應(yīng)于系統(tǒng)對(duì)操作碼總線532上陣列寫入命令(10)的斷言，指令解碼器514斷言控制總線536上的控制信號(hào)，以使行定序器506產(chǎn)生一系列選擇行地址，如上述參見圖5所述。由指令解碼器514斷言的控制信號(hào)還使子行定序器1106產(chǎn)生一系列子行地址。一系列行地址和一系列子行地址按如下方式同步以把數(shù)據(jù)寫入到一行象素單元中。行定序器506斷言地址線542上的初始行地址，以使行解碼器504斷言字線544的一個(gè)初始線上的寫入信號(hào)。與此同時(shí)，子行定序器1106斷言地址線1110上的初始子行地址，使子行解碼器1108斷言字副線1104(a-c)上的寫入信號(hào)。兩個(gè)同時(shí)存在的寫入信號(hào)使初始行的第一子行更新。接下來，仍用行定序器506斷言初始行地址的同時(shí)，子行定序器1106順序地?cái)嘌缘刂肪€1110上接下來的兩個(gè)子行地址，以使子行解碼器1108順序地?cái)嘌宰指本€1104(b)和1104(c)上的寫入信號(hào)，把數(shù)據(jù)順序地寫入初始行的第二和第三子行。當(dāng)行定序器506斷言該系列的每個(gè)順序行地址時(shí)，子行定序器重新斷言子行地址系列，從而一次一個(gè)子行把數(shù)據(jù)寫入到顯示器1102的每個(gè)行上。
按SCLK電平使行地址系列與子行地址系列同步。特別是，公共控制信號(hào)通過行定序器506和子行定序器1106對(duì)第一地址的斷言初始化。斷言初始地址之后，子行定序器1106在每個(gè)時(shí)鐘周期內(nèi)斷言一系列子行地址中的下一個(gè)地址，而行定序器506只在接收到下一個(gè)陣列寫入命令之后斷言一系列行地址中的下一個(gè)地址。類似地，由數(shù)據(jù)路由定序器802產(chǎn)生的一系列數(shù)據(jù)路由地址與該系列子行地址同步，使得與寫入信號(hào)一致地把適當(dāng)?shù)臄?shù)據(jù)選擇路由到適當(dāng)?shù)淖有兄小?br> 本領(lǐng)域的技術(shù)人員知道，可以有多種其他的方法使一系列行地址與一系列子行地址同步。例如，在另一個(gè)實(shí)施例中，子行定序器1106和行定序器506用一個(gè)定序器代替，該定序器產(chǎn)生一個(gè)12位地址，其中2個(gè)最不重要的位提供給子行解碼器1108，10個(gè)最重要的位提供給行解碼器504。然后，當(dāng)增大12位地址時(shí)，一次一個(gè)子行更新每個(gè)順序行。
圖12表示顯示器1102的一行1200(r)象素單元的結(jié)構(gòu)。行1200(r)包括3個(gè)子行的象素單元1202(a-c)，3個(gè)“與”門1204，和3個(gè)局域字線1206。每個(gè)“與”門1204有一個(gè)耦接到字線544(r)的第一輸入端，一個(gè)耦接到字線1104(a-c)的相關(guān)線的第二輸入端，和一個(gè)耦接到局域字線1206相關(guān)線的輸出端。響應(yīng)于由字線544(r)和相關(guān)字副線1104在其第一和第二輸入端斷言的寫入信號(hào)，每個(gè)“與”門1204斷言相關(guān)的局域選擇線1206上的寫入信號(hào)。
本領(lǐng)域的技術(shù)人員可以理解，象素單元的行可以被分成較多或較少數(shù)量的子行。在有限的情況下，子行的數(shù)量等于每行中的象素?cái)?shù)量，每個(gè)象素構(gòu)成一個(gè)子行。對(duì)本發(fā)明具體實(shí)施例的描述到此結(jié)束。描述的許多特征可以在不脫離本發(fā)明范圍的前提下替換、更改或省略。例如，本領(lǐng)域的技術(shù)人員知道，可以通過提供一個(gè)能夠產(chǎn)生適當(dāng)?shù)牡刂废盗泻拖鄳?yīng)數(shù)量的字線(或副線)的定序器來修改在此描述的實(shí)施例，以驅(qū)動(dòng)具有更多或更少行數(shù)的顯示器。
權(quán)利要求
1．一種顯示器驅(qū)動(dòng)電路，包括一個(gè)行定序器，用于在一個(gè)輸出端提供一系列行地址；和一個(gè)行解碼器，具有一個(gè)耦接到行定序器的輸出端的輸入端和多個(gè)輸出端，該行解碼器對(duì)上述行地址解碼，并斷言相應(yīng)的一個(gè)輸出端上的數(shù)據(jù)寫入信號(hào)。
2．如權(quán)利要求1所述的顯示器驅(qū)動(dòng)電路，還包括一個(gè)耦接到所述行定序器的行地址寄存器，用于向行定序器提供初始行地址。
3．如權(quán)利要求2所述的顯示器驅(qū)動(dòng)電路，其中所述地址寄存器包括一個(gè)用于接收另一初始行地址的輸入端。
4．如權(quán)利要求3所述的顯示器驅(qū)動(dòng)電路，其中所述行定序器包括一個(gè)控制輸入端；和其中行定序器響應(yīng)于第一控制信號(hào)的接收，輸出一系列行地址中的下一個(gè)地址；和其中行定序器響應(yīng)于第二控制信號(hào)的接收，輸出一系列起始于所述另一初始行地址的新的行地址。
5．如權(quán)利要求1所述的顯示器驅(qū)動(dòng)電路，還包括一個(gè)數(shù)據(jù)路由定序器，用于在一個(gè)輸出端提供一系列路由地址；和一個(gè)數(shù)據(jù)路由器，具有一個(gè)耦接到所述數(shù)據(jù)路由定序器的地址輸出端組，一個(gè)數(shù)據(jù)輸入端組組，一個(gè)第一數(shù)據(jù)輸出端組，和一個(gè)第二數(shù)據(jù)輸出端組，行定序器數(shù)據(jù)路由器響應(yīng)于所述路由地址系列的接收選擇性地將所述數(shù)據(jù)輸入端組與第一或第二數(shù)據(jù)輸出端組耦接。
6．如權(quán)利要求1所述的顯示器驅(qū)動(dòng)電路，還包括一個(gè)子行定序器，用于在輸出端提供一系列子行地址；和一個(gè)子行解碼器，具有一個(gè)耦接到所述子行定序器輸出端的輸入端和多個(gè)輸出端，子行解碼器用于對(duì)每個(gè)子行地址解碼，并斷言所述多個(gè)輸出端的其中一個(gè)相應(yīng)端上的寫入信號(hào)。
7．如權(quán)利要求6所述的顯示器驅(qū)動(dòng)電路，還包括一個(gè)數(shù)據(jù)路由定序器，用于在一個(gè)輸出端提供一系列路由地址；和一個(gè)數(shù)據(jù)路由器，具有一個(gè)耦接到數(shù)據(jù)路由定序器的地址輸入端組，一個(gè)數(shù)據(jù)輸入端組，一個(gè)第一數(shù)據(jù)輸出端組，和一個(gè)第二數(shù)據(jù)輸出端組，所述數(shù)據(jù)路由器響應(yīng)于所述系列的路由地址的接收，選擇性地使所述數(shù)據(jù)輸入端組與第一或第二數(shù)據(jù)輸出端組耦接。
8．如權(quán)利要求1所述的顯示器驅(qū)動(dòng)電路，其中所述行地址系列包括一個(gè)單調(diào)遞增的系列。
9．如權(quán)利要求1所述的顯示器驅(qū)動(dòng)電路，其中行定序器提供一系列子行地址；和行解碼器包括一個(gè)子行解碼器。
10．在具有多個(gè)輸出端的顯示器驅(qū)動(dòng)電路中，所述顯示器驅(qū)動(dòng)電路耦接到提供數(shù)據(jù)和要寫入所述數(shù)據(jù)的顯示器地址的系統(tǒng)，驅(qū)動(dòng)顯示器的方法包括步驟從系統(tǒng)接收第一初始行地址；根據(jù)第一初始行地址產(chǎn)生一系列行地址；對(duì)所述系列行地址中的每個(gè)行地址解碼；和斷言在所述多個(gè)輸出端的第一組上的一系列寫入信號(hào)，所述第一組的每個(gè)輸出端對(duì)應(yīng)于相關(guān)的行地址。
11．如權(quán)利要求10所述的方法，其中驅(qū)動(dòng)顯示器的所述方法還包括步驟接收另一初始行地址；和根據(jù)所述另一初始行地址產(chǎn)生另一系列行地址。
12．如權(quán)利要求10所述的方法，其中顯示器驅(qū)動(dòng)電路對(duì)數(shù)據(jù)選擇路由到顯示器的子行，該顯示器具有在子部位可寫入的行，該方法還包括步驟產(chǎn)生一系列路徑地址；對(duì)數(shù)據(jù)選擇路由到相應(yīng)于上述路由地址的子行。
13．如權(quán)利要求12所述的方法，還包括步驟產(chǎn)生一系列子行地址；對(duì)一系列子行地址中的所述每個(gè)子行地址解碼；和斷言在所述多個(gè)輸出端的第二組上的寫入信號(hào)，所述第二組的每個(gè)輸出端對(duì)應(yīng)于一個(gè)特定的被解碼的子行地址。
14．如權(quán)利要求10所述的方法，還包括步驟產(chǎn)生一系列子行地址；對(duì)所述系列子行地址中的每個(gè)所述子行地址解碼；和斷言在所述多個(gè)輸出端的第二組上的寫入信號(hào)，所述第二組的每個(gè)輸出端對(duì)應(yīng)于一個(gè)相關(guān)的的子行地址。
15．如權(quán)利要求10所述的方法，其中產(chǎn)生一系列行地址的所述步驟包括步驟響應(yīng)于第一陣列寫入命令輸出所述初始行地址；根據(jù)所述初始行地址產(chǎn)生一個(gè)第二行地址；和響應(yīng)于第二陣列寫入命令輸出第二行地址。
16．如權(quán)利要求11所述的方法，其中產(chǎn)生另一系列行地址的所述步驟包括步驟輸出所述另一初始行地址；根據(jù)所述另一初始行地址產(chǎn)生一個(gè)第二行地址；和響應(yīng)于陣列寫入命令輸出所述第二行地址。
17．在具有多個(gè)輸出端的顯示器驅(qū)動(dòng)電路中，所述顯示器驅(qū)動(dòng)電路耦接到提供數(shù)據(jù)和要寫入數(shù)據(jù)的顯示器地址的系統(tǒng)，驅(qū)動(dòng)顯示器的方法包括步驟從所述系統(tǒng)接收第一初始行地址；根據(jù)第一初始行地址產(chǎn)生一系列子行地址；對(duì)所述系列子行地址中的每個(gè)所述子行地址解碼；和斷言在所述多個(gè)輸出端上的一系列寫入信號(hào)，每個(gè)輸出端對(duì)應(yīng)于一個(gè)相關(guān)的子行地址。
18．如權(quán)利要求17所述的方法，其中驅(qū)動(dòng)顯示器的方法還包括步驟接收另一初始行地址；和根據(jù)所述另一初始行地址產(chǎn)生另一系列子行地址。
全文摘要
一種顯示器驅(qū)動(dòng)電路包括:提供一系列行地址的字線定序器和行解碼器,其對(duì)每個(gè)行地址解碼并斷言多個(gè)輸出端中相應(yīng)的一個(gè)上的寫入信號(hào)?？扇芜x的數(shù)據(jù)路由定序器提供一系列路由地址,該地址由任選的數(shù)據(jù)路由器使用,為數(shù)據(jù)選擇路由到顯示器的特定子行。另外,任選的子行定序器給任選的子行解碼器提供一系列子行地址,子行解碼器對(duì)每個(gè)子行地址解碼,并斷言多個(gè)第二輸出端中對(duì)應(yīng)的一個(gè)上的寫入信號(hào)。
文檔編號(hào)G09G3/20GK1285942SQ98813064
公開日2001年2月28日 申請(qǐng)日期1998年11月13日 優(yōu)先權(quán)日1997年11月14日
發(fā)明者雷蒙德·平克漢姆, W·斯潘塞·沃利第三, 埃德溫·L·赫德森, 約翰·G·坎貝爾 申請(qǐng)人:奧羅拉系統(tǒng)公司