專利名稱：顯示控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示控制技術(shù)，更具體地說(shuō)，涉及用于諸如液晶驅(qū)動(dòng)控制、熒光管驅(qū)動(dòng)控制中的渦卷技術(shù)，能有效地應(yīng)用于液晶控制器件，通過(guò)利用例如字符發(fā)生器ROM(只讀存儲(chǔ)器)以點(diǎn)陣形式顯示字符。
利用字符發(fā)生器作為顯示控制形式的液晶顯示器件包括用來(lái)存儲(chǔ)字符碼的顯示RAM(以后稱為“DDRAM”)，用來(lái)存儲(chǔ)字符型式例如字根的字符發(fā)生器RAM或ROM(以后稱為“CGRAM或CGROM”)，用來(lái)通過(guò)調(diào)整DDRAM到液晶顯示屏被驅(qū)動(dòng)的位置從而讀DDRAM的顯示地址計(jì)數(shù)器，以及用來(lái)驅(qū)動(dòng)液晶顯示屏的液晶驅(qū)動(dòng)電路。在這種情況下，中央處理單元(以后稱作“CPU”)，把對(duì)應(yīng)于在液晶顯示屏上要被顯示的字符的字符碼寫(xiě)入DDRAM。顯示地址計(jì)數(shù)器根據(jù)液晶顯示屏被驅(qū)動(dòng)的位置依次讀DDRAM，并從CGRAM或CGROM中讀出字符型式，這樣讀出的字符碼作為地址部分。然后把依次讀出的字符型式作為液晶顯示亮/不亮數(shù)據(jù)送入液晶顯示驅(qū)動(dòng)電路的移位寄存器中，并且在有一行數(shù)據(jù)被存儲(chǔ)的時(shí)刻，所有驅(qū)動(dòng)電路同時(shí)輸出亮/不亮電壓電平，以便驅(qū)動(dòng)液晶顯示屏。上述的控制操作需要逐行地重復(fù)和字符行數(shù)一樣多的次數(shù)，以便顯示，因?yàn)槊總€(gè)字符在垂直方向上由若干行組成。
當(dāng)使用字符碼的液晶顯示器件被用來(lái)在顯示屏上向左或向右連續(xù)地渦卷若干字符時(shí)，有兩種方法被認(rèn)為是容易的。一種方法是通過(guò)依次增加或減少讀取DDRAM的顯示地址計(jì)數(shù)器的讀起始地址，從而使DDRAM的讀取位置一個(gè)字符一個(gè)字符地向左或向右移動(dòng)來(lái)渦卷顯示字符。而另一種方法是通過(guò)使CPU在DRAM內(nèi)逐字符地向左或向右位移字符碼從而重寫(xiě)代碼來(lái)渦卷字符。本發(fā)明人檢驗(yàn)了這些方法，并發(fā)現(xiàn)了下述問(wèn)題。在前一種方法的情況下，在顯示屏上的若干顯示行被同時(shí)渦卷，盡管加在CPU上的負(fù)載是輕的。在后一種方法的上，相應(yīng)于特定渦卷顯示行的DDRAM中的所有字符碼在每當(dāng)渦卷位置從一個(gè)字符移到另一個(gè)字符時(shí)都需要重寫(xiě)，盡管特定顯示行可被選擇性地渦卷，并且這使得加到CPU上的負(fù)載加重。而且在前后兩種方法中，渦卷只能按字符進(jìn)行，并且如果試圖連續(xù)地渦卷幾個(gè)字符，顯示字符將不能水平地平滑地在顯示屏上移動(dòng)，因而使得渦卷顯示成為離散的和不自然的。
在另一方面，有一種位變換型液晶顯示控制裝置作為另一種顯示控制形式。這種類型的顯示控制裝置能夠可見(jiàn)地提供平滑的渦卷。更特殊的是，使用一種裝有具有象素中亮/不亮顯示數(shù)據(jù)的位變換存儲(chǔ)器(以后稱為“BPRAM”)的液晶顯示控制裝置，并且CPU本身產(chǎn)生字符型式，并直接把字符型式寫(xiě)入BPRAM中，通過(guò)向左或向右逐象素地移動(dòng)相應(yīng)于特定顯示行的數(shù)據(jù)來(lái)重寫(xiě)存儲(chǔ)在BPRAM中的數(shù)據(jù)。然而，即使在這種情況下，本發(fā)明人也注意到產(chǎn)生如下問(wèn)題。與使用字符碼的液晶顯示控制裝置相比，這種液晶顯示控制裝置的問(wèn)題在于需要大容量的BPRAM，并且也不可避免地使CPU頻繁地重寫(xiě)B(tài)PRAM中的數(shù)據(jù)，因而使得加到CPU的負(fù)載極重。而且，為了進(jìn)行平滑地渦卷，除非CPU具有高的處理能力，否則這種液晶顯示控制裝置便是不實(shí)用的。作為描述參照字符發(fā)生器和位變換系統(tǒng)的顯示控制技術(shù)的參考文件的一個(gè)例子，有1985年12月25日由Ohm公司出版的“Microcomputer Handbook，P-171”。
具有象點(diǎn)陣型內(nèi)裝字符發(fā)生器的常規(guī)的液晶顯示控制裝置用來(lái)提供平滑地渦卷和實(shí)現(xiàn)不僅對(duì)特定顯示行而且對(duì)在特定顯示行上的特定顯示數(shù)字的選擇性的平滑渦卷幾乎是不可能的。在裝有BPRAM的液晶顯示控制裝置的情況下，CPU用來(lái)完全地控制字符型式。因而，實(shí)際上可以借助于軟件來(lái)完成渦卷任何所需顯示行。不過(guò)，每當(dāng)一象素被移動(dòng)時(shí)要求CPU重寫(xiě)相應(yīng)于渦卷顯示行的BPRAM的全部?jī)?nèi)容，因而使加到CPU的負(fù)載相當(dāng)大。
而且，本發(fā)明人發(fā)現(xiàn)，當(dāng)液晶顯示控制裝置在例如微機(jī)或數(shù)據(jù)處理器之類的CPU的控制下被操作時(shí)，由于顯示RAM中的讀/寫(xiě)數(shù)據(jù)和控制數(shù)據(jù)傳輸?shù)慕涌诔绦蚴遣煌ㄓ玫?，且CPU往往要承受較重負(fù)載這樣一些情況，使能用來(lái)控制這類液晶顯示控制裝置的任何CPU的選擇變窄了。本發(fā)明人還已經(jīng)發(fā)現(xiàn)，只要上述與平滑渦卷相關(guān)的問(wèn)題得到解決，就能改善以任何顯示行、顯示位和點(diǎn)來(lái)進(jìn)行平滑渦卷所需的控制數(shù)據(jù)傳輸?shù)男省?br> 本發(fā)明的目的在于，提供一種以字符發(fā)生器形式的顯示控制下能夠進(jìn)行平滑渦卷的顯示控制裝置。
本發(fā)明的另一個(gè)目的在于，提供一種不僅對(duì)任何所需的顯示行而且對(duì)任何所需的顯示位能夠進(jìn)行平滑渦卷的顯示控制裝置。
本發(fā)明的另一個(gè)目的還在于，提供一種能夠通過(guò)減少加于CPU的負(fù)載實(shí)現(xiàn)平滑渦卷的顯示控制裝置。
本發(fā)明還有一個(gè)目的在于，提供一種從CPU接口的觀點(diǎn)看來(lái)，使可用于平滑渦卷的CPU的選擇范圍變寬的顯示裝置。
本發(fā)明的一個(gè)目的還在于，提供一種顯示裝置，它能夠和簡(jiǎn)單地使用串行時(shí)鐘的例如數(shù)據(jù)處理器或微機(jī)接口，并且實(shí)際上對(duì)可用作主控器的CPU不作限制。
本發(fā)明的這些以及其它目的在結(jié)合附圖進(jìn)行的詳細(xì)的說(shuō)明中將看得更清楚。
下面給出在本專利申請(qǐng)中披露的體現(xiàn)本發(fā)明的有代表性的液晶顯示控制裝置的簡(jiǎn)要說(shuō)明。
用來(lái)控制顯示裝置的顯示控制裝置，所述顯示裝置用來(lái)顯示在若干顯示元件上的具有一組象素的圖形，所述顯示元件排列成具有預(yù)定位數(shù)的點(diǎn)陣形式的掃描和信號(hào)電極網(wǎng)絡(luò)，所述顯示控制裝置包括用來(lái)以分時(shí)方式驅(qū)動(dòng)掃描電極的第一驅(qū)動(dòng)電路，用來(lái)在掃描電極的每一驅(qū)動(dòng)轉(zhuǎn)換間隔內(nèi)在保持象素?cái)?shù)據(jù)行的同時(shí)，驅(qū)動(dòng)信號(hào)電極的第二驅(qū)動(dòng)電路，能夠存儲(chǔ)超過(guò)預(yù)定位數(shù)的代碼數(shù)據(jù)的顯示RAM，用來(lái)輸出與從顯示RAM中順序讀出的代碼數(shù)據(jù)相對(duì)應(yīng)的顯示圖形上的象素?cái)?shù)據(jù)的圖形數(shù)據(jù)存儲(chǔ)器，象素?cái)?shù)據(jù)行提供電路，用來(lái)接收從圖形數(shù)據(jù)存儲(chǔ)器順序輸出的象素?cái)?shù)據(jù)行，并根據(jù)象素?cái)?shù)據(jù)向第二驅(qū)動(dòng)電路把提供象素?cái)?shù)據(jù)行的定時(shí)移動(dòng)一預(yù)定量，以及渦卷量控制電路，用來(lái)可變地控制移動(dòng)象素?cái)?shù)據(jù)行提供電路的輸出定時(shí)的量。
為了渦卷不同的顯示行，提供一渦卷顯示行控制電路，用來(lái)可變地控制其輸出定時(shí)要被象素?cái)?shù)據(jù)行提供電路移動(dòng)的象素?cái)?shù)據(jù)行的顯示行。
為了以移位電路的形式提供象素?cái)?shù)據(jù)行提供電路，所述素?cái)?shù)據(jù)行提供電路具有移位電路，用來(lái)串行地保持從圖形數(shù)據(jù)存儲(chǔ)器順序地按象素輸出的象素?cái)?shù)據(jù)行，以及選擇電路，用來(lái)在移位電路的每一存儲(chǔ)步驟選擇輸入與輸出分支之一，從而使被選擇的分支輸出。為了確保象素?cái)?shù)據(jù)行的移位量設(shè)定以及其定時(shí)改變具有較大的自由度并使渦卷方式可任意地指定，對(duì)于渦卷量控制電路，可以使用一個(gè)第一存儲(chǔ)電路，它可以重寫(xiě)地存儲(chǔ)渦卷量，用來(lái)指定數(shù)據(jù)行提供電路的輸出定時(shí)的移位量。此外，對(duì)于渦卷顯示行控制電路，為了用這種設(shè)置指定任意的渦卷行，提供一第二存儲(chǔ)電路，用來(lái)可重寫(xiě)地存儲(chǔ)渦卷行，還提供一行檢查電路，用來(lái)檢查當(dāng)前顯示行是否與由第二存儲(chǔ)電路指定的渦卷行相符，以及一個(gè)門(mén)電路，用來(lái)當(dāng)行檢查電路檢查上述的相符時(shí)允許把保持在第一存儲(chǔ)電路內(nèi)的渦卷量提供給選擇電路。
此外，這種配置可以提供一第三存儲(chǔ)電路，用來(lái)可重寫(xiě)地存儲(chǔ)渦卷行上的要被渦卷的渦卷位，還提供一個(gè)位檢查電路，用來(lái)檢查當(dāng)前顯示位是否與由第三存儲(chǔ)電路指定的渦卷位一致，以及一個(gè)門(mén)電路，用來(lái)當(dāng)所述行與位檢查電路檢查上述的一致時(shí)允許把第一存儲(chǔ)電路中的渦卷量提供給所述選擇電路。
為了自動(dòng)地且按順序地更新渦卷速度和渦卷量，對(duì)于渦卷量控制電路可以提供一個(gè)用來(lái)產(chǎn)生一調(diào)整渦卷操作的渦卷周期信號(hào)的電路，即渦卷頻率的時(shí)間間隔。還可以提供一渦卷計(jì)數(shù)器，用來(lái)更新在和渦卷周期信號(hào)同步增減的指定數(shù)據(jù)行提供電路輸出定時(shí)的移位量時(shí)使用的渦卷量。為了實(shí)現(xiàn)自動(dòng)控制操作，可以再提供一第四存儲(chǔ)電路，用來(lái)可重寫(xiě)地存儲(chǔ)第一控制數(shù)據(jù)，用來(lái)對(duì)產(chǎn)生渦卷周期信號(hào)的電路指定渦卷周期信號(hào)的周期，還存儲(chǔ)第二控制數(shù)據(jù)，用來(lái)對(duì)渦卷計(jì)數(shù)器指定計(jì)數(shù)方向，以及第三控制數(shù)據(jù)，用來(lái)表示整個(gè)渦卷量，還提供一個(gè)渦卷結(jié)束檢查電路，用來(lái)重置渦卷計(jì)數(shù)器，從而檢查渦卷計(jì)數(shù)器的輸出是否已經(jīng)保持為在第四存儲(chǔ)電路中存儲(chǔ)的第三控制數(shù)據(jù)。
當(dāng)CPU例如外部數(shù)據(jù)處理器或微機(jī)在第一、第二、或第三存儲(chǔ)電路中設(shè)置數(shù)據(jù)時(shí)，提供一關(guān)于這種電路的接口。該接口電路具有與存儲(chǔ)電路的輸入相連的內(nèi)部總線;一個(gè)串行時(shí)鐘輸入端;一個(gè)串行數(shù)據(jù)輸入端;一個(gè)連接于串行數(shù)據(jù)輸入端并具有一組鎖存電路的串行數(shù)據(jù)存儲(chǔ)電路;一個(gè)并行數(shù)據(jù)鎖存電路，其并行輸入端連接于串行存儲(chǔ)電路中包含著預(yù)定級(jí)數(shù)的各個(gè)鎖存電路的輸出節(jié)點(diǎn)，其并行輸出端與內(nèi)部總線相連;一個(gè)同步位串檢查電路，它具有一個(gè)與該并行數(shù)據(jù)鎖存電路的輸入端相連的輸入端以及一個(gè)與這組鎖存電路中的另一鎖存電路的輸出相連的輸入端，并且當(dāng)其輸入為一預(yù)定的邏輯值時(shí)輸出第一信號(hào);一個(gè)存取控制數(shù)據(jù)的鎖存電路，用來(lái)借助第一信號(hào)讀取存儲(chǔ)在其輸出不與邏輯電路相連的鎖存電路中的數(shù)據(jù)，以及一轉(zhuǎn)換控制計(jì)數(shù)器，它的計(jì)數(shù)操作被第一個(gè)號(hào)復(fù)位，并且被用來(lái)控制并行數(shù)據(jù)鎖存電路的鎖存定時(shí)。
當(dāng)接口電路支持?jǐn)?shù)據(jù)輸出時(shí)，接口電路具有一串行數(shù)據(jù)輸出端，以及一并/串轉(zhuǎn)換電路，它的輸入與內(nèi)部總線并聯(lián)，其輸出與串行數(shù)據(jù)輸出端相連，串行輸出用串行時(shí)鐘信號(hào)同步。轉(zhuǎn)換控制計(jì)數(shù)器還產(chǎn)生一控制信號(hào)，用來(lái)根據(jù)計(jì)數(shù)控制并/串轉(zhuǎn)換電路的輸出開(kāi)始定時(shí)。
利用上述的裝置，渦卷量控制電路根據(jù)例如象素?cái)?shù)據(jù)控制移位象素?cái)?shù)據(jù)行提供定時(shí)的程度，借此使從象素?cái)?shù)據(jù)行提供電路送到第二驅(qū)動(dòng)電路的用來(lái)驅(qū)動(dòng)信號(hào)電極的象素?cái)?shù)據(jù)行和順序地由圖形數(shù)據(jù)存儲(chǔ)器產(chǎn)生的象素?cái)?shù)據(jù)行相等。這樣，幾幀的每一顯示周期內(nèi)增加或減少移位量的指定被送給渦卷量控制電路，借此實(shí)現(xiàn)沿預(yù)定顯示行的顯示位的方向象素的平滑渦卷。當(dāng)渦卷控制電路由類似渦卷點(diǎn)數(shù)寄存器的第一存儲(chǔ)電路構(gòu)成時(shí)，例如，CPU周期地重寫(xiě)第一存儲(chǔ)電路的渦卷量，因此使預(yù)定顯示行被平滑地渦卷。渦卷點(diǎn)的移位量或其變化速度的重寫(xiě)不一定需要根據(jù)一個(gè)象素單位而是根據(jù)數(shù)量小于沿一簡(jiǎn)單圖形的位的方向的點(diǎn)數(shù)的幾個(gè)象素。
當(dāng)渦卷顯示行控制電路被使用時(shí)，由其指定的關(guān)于一個(gè)或幾個(gè)顯示行的平滑渦卷被實(shí)現(xiàn)了。
移位量的指定值可以是固定的，每一其它象素以及打算渦卷的行也可以固定。在有第一、第二存儲(chǔ)電路的條件下，打算渦卷顯示的行和渦卷量可以指定為可編程的，根據(jù)設(shè)定值并且通過(guò)逐漸增加或減少移位量，渦卷可以向每一方向一邊一邊地自由地進(jìn)行。在有第三存儲(chǔ)電路的情況下，可以只渦卷在打算渦卷的顯示行上的任何所需顯示位。
在字符產(chǎn)生系統(tǒng)中平滑渦卷的情況下，不需要重寫(xiě)存儲(chǔ)字符碼的顯示RAM中的數(shù)據(jù)，因而由此看來(lái)，加于CPU上的負(fù)載可以減少，并且也可以使軟件簡(jiǎn)化。因?yàn)椴恍枰笤谖蛔儞Q存儲(chǔ)器情況下大容量存儲(chǔ)器的順序地重寫(xiě)，加于CPU的負(fù)載和位變換系統(tǒng)中的顯示控制相比減輕了，因而可以實(shí)現(xiàn)平滑地渦卷。
在有渦卷量控制電路用來(lái)自動(dòng)更新渦卷速度和渦卷量的情況下，CPU不需要順序地執(zhí)行對(duì)一個(gè)或多于一個(gè)象素每一渦卷中改變渦卷量的處理，例如重寫(xiě)第一存儲(chǔ)電路的值的處理。而且，沒(méi)有使重寫(xiě)時(shí)間間隔相等的時(shí)間控制，即渦卷操作所需的時(shí)間間隔。出于這一理由，加于連接于平滑渦卷的CPU上的負(fù)載大大減輕了。由于渦卷量控制電路具有重置渦卷計(jì)數(shù)器的附加功能，一旦設(shè)定所需的控制數(shù)據(jù)，CPU就要完成所有所需渦卷量下的平滑渦卷控制。
按字節(jié)控制數(shù)據(jù)傳輸，例如通過(guò)對(duì)由串行時(shí)鐘信號(hào)同步的同步位串的檢查來(lái)同步地重置轉(zhuǎn)換控制計(jì)數(shù)器，其作用是在響應(yīng)下一同步位串的檢查時(shí)把傳輸程序重置到正常條件，即使數(shù)據(jù)位的移位出現(xiàn)在CPU和顯示控制裝置之間。
串行數(shù)據(jù)輸出端的存在允許同步位串和接著發(fā)生的存取控制數(shù)據(jù)在接收串行輸入端的輸出時(shí)被監(jiān)視，即使在CPU的讀操作期間。借此可以用三種接口信號(hào)實(shí)現(xiàn)寫(xiě)/讀轉(zhuǎn)換，包括串行時(shí)鐘信號(hào)，串行輸入信號(hào)和串行輸出信號(hào)。


圖1是本發(fā)明的液晶顯示控制裝置第一實(shí)施例的方塊圖。
圖2是說(shuō)明一個(gè)曲型的渦卷控制電路的詳圖。
圖3是一典型時(shí)序圖，表示產(chǎn)生顯示行信號(hào)、渦卷顯示行指定信號(hào)和圖2的渦卷控制電路中的信號(hào)的時(shí)序。
圖4(A)、4(B)、4C(C)是說(shuō)明選擇地只渦卷指定的顯示行的典型操作圖。
圖5(A)、5(B)、5(C)、5(D)是說(shuō)明選擇地只渦卷指定的顯示行的典型操作圖，當(dāng)渦卷點(diǎn)數(shù)量的設(shè)定值改變時(shí)。
圖6是說(shuō)明當(dāng)逐象素地平滑渦卷時(shí)CPU的控制流程圖。
圖7(A)、7(B)、7(C)、7(D)是說(shuō)明當(dāng)數(shù)據(jù)在CPU和液晶顯示控制裝置之間串行地傳輸時(shí)寫(xiě)過(guò)程的圖。
圖8(A)、8(B)、8(C)、8(D)、(8E)、8(F)是說(shuō)明當(dāng)數(shù)據(jù)在CPU和液晶顯示控制裝置之間串行地傳輸時(shí)讀過(guò)程的圖。
圖9(A)、9(B)、9(C)是說(shuō)明當(dāng)串行讀操作變?yōu)榇袑?xiě)操作時(shí)的操作過(guò)程圖。
圖10是液晶顯示控制裝置中的CPU接口的電路詳圖。
圖11是本發(fā)明的液晶顯示控制裝置的第二實(shí)施例的方塊圖。
圖12是詳細(xì)說(shuō)明典型的渦卷控制電路的圖。
圖13是一時(shí)序圖，表明產(chǎn)生顯示行信號(hào)、渦卷顯示行指定信號(hào)、渦卷顯示位指定信號(hào)以及圖12中渦卷控制電路中的信號(hào)的典型時(shí)序。
圖14(A)、14(B)是說(shuō)明選擇地渦卷指定顯示行和位的第一半操作的圖。
圖15(A)、15(B)是說(shuō)明圖14(A)、14(B)之后的第二半操作的圖。
圖16是使用本發(fā)明的液晶顯示控制裝置的第三實(shí)施例的系統(tǒng)配置方塊圖。
圖17是說(shuō)明圖16的實(shí)施例的渦卷配置的詳細(xì)方塊圖。
圖18(A)、18(B)是比較圖1和圖6的實(shí)施例中加于CPU負(fù)載的流程圖。
圖1是使用本發(fā)明的液晶顯示控制裝置的系統(tǒng)的方塊圖。本系統(tǒng)具有(并不限于)液晶顯示控制裝置2，作為數(shù)據(jù)處理器或微機(jī)的CPU(中央處理單元)，用來(lái)控制液晶顯示裝置2和液晶顯示屏(也叫做LCD屏)3的操作。液晶顯示控制裝置2具有顯示RAM(隨機(jī)存儲(chǔ)器)4，用來(lái)存儲(chǔ)要在液晶顯示屏上實(shí)際的字符的字符碼，以及字符發(fā)生器ROM(只讀存器)5，用來(lái)由指定的字符碼以點(diǎn)陣形式產(chǎn)生字根圖形。
液晶顯示屏3由點(diǎn)陣構(gòu)成(并不限于此)，在作為掃描電極的公共電極(未示出)和作為信號(hào)電極(未示出)的線段電極的每個(gè)交叉處形成1點(diǎn)液晶顯示元素，兩種電極分別沿X和Y方向交叉排列。當(dāng)公共電極被按順序驅(qū)動(dòng)時(shí)，通過(guò)給予線段電極的顯示信號(hào)來(lái)確定相應(yīng)于要被驅(qū)動(dòng)的公共電極的顯示元素是否發(fā)亮。按照本發(fā)明的實(shí)施例，液晶顯示屏3具有一顯示區(qū)域(并不限于此)，可以用最大12位4行進(jìn)行字符顯示，并且每一顯示字符的點(diǎn)數(shù)(顯示元素的數(shù)量)被設(shè)定為長(zhǎng)×寬＝5×8點(diǎn)。根據(jù)上述設(shè)置的液晶顯示屏3具有32個(gè)公共電極和60個(gè)線段電極。
借助于把要被顯示的字符的字符碼寫(xiě)入顯示RAM4，CPU1允許在任何給定位置顯示任何給定字符。顯示RAM4有一存儲(chǔ)區(qū)域，能夠存儲(chǔ)超過(guò)最大顯示位數(shù)的字符碼，這些字符碼可以按照下述的渦卷方向在液晶顯示屏3上顯示;例如，它能存儲(chǔ)等于20位4行的字符碼。
當(dāng)顯示RAM4被寫(xiě)入時(shí)，字符碼就被寫(xiě)入由CPU地址計(jì)數(shù)器6指定的地址中。對(duì)于CPU地址計(jì)數(shù)器6，可使CPU1預(yù)置所希望的任何初始地址值，CPU1每指示顯示RAM4寫(xiě)入一次之后，地址計(jì)數(shù)器6就同步地增加，結(jié)果就在其中形成了所需的地址。從CPU地址計(jì)數(shù)器6輸出的地址信號(hào)通過(guò)選擇電路9供給顯示RAM4。此時(shí)作為寫(xiě)入數(shù)據(jù)的顯示字符碼由CPU1通過(guò)CPU接口7給出。液晶顯示控制裝置2和CPU1之間的數(shù)據(jù)傳輸通過(guò)CPU接口7進(jìn)行。
在顯示操作期間顯示RAM4中的讀出地址由顯示地址計(jì)數(shù)器8產(chǎn)生。換句話說(shuō)，顯示地址計(jì)數(shù)器8完成順序減操作，例如，與顯示操作同步，并輸出結(jié)果值。這一輸出值通過(guò)選擇電路9供給顯示RAM4，并把顯示字符碼(以后可以稱為“字符碼”)從顯示RAM4中讀出。顯示字符碼具有8位(并不限于此)。
為了重寫(xiě)或讀出數(shù)據(jù)(CPU存取)，在顯示RAM4中存取數(shù)據(jù)以及為了對(duì)液晶顯示讀出數(shù)據(jù)而在顯示RAM4中存取數(shù)據(jù)(顯示存取)由CPU1按分時(shí)方式交替地獲得(不限于此)，選擇電路9的選擇方式相應(yīng)地這樣來(lái)控制，使得它交替地且同步地轉(zhuǎn)換。一時(shí)序發(fā)生器電路26，后面將對(duì)其說(shuō)明，承擔(dān)上述這種轉(zhuǎn)換。
在顯示操作期間從顯示RAM4讀取的字符碼成為關(guān)于字符發(fā)生器ROM5的存取地址信號(hào)的一部分，其余的存取地址信號(hào)從行地址計(jì)數(shù)器30輸出。
上述字符發(fā)生器ROM5存儲(chǔ)包括字母數(shù)字字符、字母表、片假名、平假名、漢字和符號(hào)的字根圖形數(shù)據(jù)。字符碼被指定給這些字符。被字符碼規(guī)定的一個(gè)字符的每個(gè)字根有5點(diǎn)(按本發(fā)明的這一實(shí)施例為5位)，字符發(fā)生器ROM5可通過(guò)總共8個(gè)讀操作讀取。換句話說(shuō)，字符發(fā)生器ROM5使字符碼從顯示RAM中讀出相應(yīng)于地址的高階8信位，并允許行地址計(jì)數(shù)器30的輸出被讀取，從而讀出低階3位。形成地址的高階8位的字符碼被作為用來(lái)規(guī)定字符的信號(hào)，而行地址計(jì)數(shù)器30的3位輸出被作為用來(lái)規(guī)定被字符碼逐行地指定的字符字根的垂直8行的信號(hào)。
從字符發(fā)生器ROM5讀出的字根圖形數(shù)據(jù)(象這種字根圖形的讀取也叫作產(chǎn)生字根圖形)在并/串轉(zhuǎn)換電路10中被轉(zhuǎn)換成串行數(shù)據(jù)，并通過(guò)后面將要說(shuō)明的渦卷移位寄存器11被順序地供給線段移位寄存器12(按本發(fā)明的實(shí)施例等于60位)。在一個(gè)時(shí)間點(diǎn)上等于一行(一個(gè)掃描行或在液晶顯示屏3上的一公共電極)的數(shù)據(jù)被一起存儲(chǔ)在線段移位寄存器12中，線段鎖存電路13鎖存住進(jìn)入線段液晶驅(qū)動(dòng)器14中的有關(guān)的數(shù)據(jù)。線段液晶驅(qū)動(dòng)器14形成線段驅(qū)動(dòng)信號(hào)SEG1-SEG60，用來(lái)根據(jù)線段鎖存電路13的輸出數(shù)據(jù)控制每個(gè)顯示元素的選擇(亮)或非選擇(不亮)，所述顯示元素即液晶顯示屏上的每個(gè)象素，并且驅(qū)動(dòng)液晶顯示屏3的線段電極。每行上的公共電極按分時(shí)方式被公共驅(qū)動(dòng)信號(hào)COM1-COM32順序地驅(qū)動(dòng)，公共驅(qū)動(dòng)信號(hào)由公共移位寄存器19和公共液晶驅(qū)動(dòng)器18產(chǎn)生。例如，公共驅(qū)動(dòng)信號(hào)按COM1至COM21的順序形成。
用來(lái)接收CR振蕩電路25的輸出的時(shí)序發(fā)生器電路26產(chǎn)生液晶顯示控制裝置的內(nèi)部時(shí)序。這樣產(chǎn)生的時(shí)序信號(hào)被用來(lái)產(chǎn)生顯示地址計(jì)數(shù)器8以及行地址計(jì)數(shù)器30的增加定時(shí)，公共移位寄存器19的移位定時(shí)，渦卷移位寄存器11和線段移位寄存器12的移位定時(shí)，以及線段鎖存電路13的鎖存定時(shí)。渦卷移位寄存器11和線段移位寄存器12的移位定時(shí)由點(diǎn)時(shí)鐘信號(hào)確定。相對(duì)于上述各種定時(shí)，公共電極被按順序驅(qū)動(dòng)，并且線段電極的驅(qū)動(dòng)定時(shí)由例如使公共液晶驅(qū)動(dòng)器18和線段液晶驅(qū)動(dòng)器14的操作定時(shí)與顯示地址計(jì)數(shù)器8和行地址計(jì)數(shù)器30的操作同步來(lái)確定，使得從字符發(fā)生器ROM5按順序讀出的數(shù)據(jù)可以在它們被顯示的各個(gè)位置顯示。
在圖1中，標(biāo)號(hào)24代表一組指令寄存器，包括液晶顯示控制寄存器23，渦卷顯示行指定寄存器15，渦卷點(diǎn)數(shù)寄存器16等，這些都由CPU1通過(guò)CPU接口7設(shè)置。當(dāng)在液晶顯示屏3上橫向地完成渦卷操作時(shí)，CPU1通過(guò)CPU接口7把渦卷信息寫(xiě)入渦卷顯示行指定寄存器15，用來(lái)指定要被渦卷的顯示行，并寫(xiě)入渦卷點(diǎn)量寄存器16，用來(lái)指定逐象素的渦卷量。在這種情況下，在顯示RAM4中的字符碼數(shù)據(jù)不需要重寫(xiě)。在渦卷顯示行指定寄存器15以及渦卷點(diǎn)量寄器16中存儲(chǔ)的數(shù)據(jù)被送入渦卷控制電路17，它控制渦卷移位寄存器11。
圖2是用于渦卷的詳細(xì)電路圖。當(dāng)由5×8點(diǎn)構(gòu)成的字符字根的4行被垂直地顯示時(shí)，公共液晶驅(qū)動(dòng)器18總共具有32個(gè)驅(qū)動(dòng)電路，每個(gè)驅(qū)動(dòng)電路顯示多達(dá)8行字符。公共液晶驅(qū)動(dòng)器18向液晶顯示屏3的三個(gè)公共電極提供公共驅(qū)動(dòng)信號(hào)COM1-COM32，還向從第一到第四字符行中相當(dāng)32行的公共電極以分時(shí)方式提供選擇電壓電平。公共液晶驅(qū)動(dòng)器18按順序輸出選擇電壓的次序由公共移位寄存器19控制。
公共移位寄存器19有32個(gè)串行存儲(chǔ)級(jí)，并且每當(dāng)一行被驅(qū)動(dòng)時(shí)，例如，具有預(yù)定邏輯值(例如1)的位數(shù)據(jù)就逐級(jí)地移位。在該位數(shù)據(jù)被移到最后一級(jí)后，時(shí)序發(fā)生器電路26就繼續(xù)地把位數(shù)據(jù)再次供給初始級(jí)，使得重復(fù)這種周期性操作。因?yàn)楣惨莆患拇嫫?9按順序選擇第一至第四字符行，就可據(jù)此辯別顯示字符行中的哪一行被選定。因此，公共移位寄存器19按順序輸出顯示行信號(hào)φ1-φ4，如圖3所示進(jìn)行顯示。例如第一行顯示信號(hào)φ1可以理解為是由從移位寄存器19的初級(jí)到第8級(jí)的各個(gè)存儲(chǔ)級(jí)的輸出由“或”運(yùn)算得到的信號(hào)。渦卷控制電路17具有行一致檢查電路20，用來(lái)把從公共移位寄存器19輸出的4位顯示行信號(hào)φ1-φ4和渦卷顯示行指定寄存器15逐行設(shè)定的4位值進(jìn)行比較，并且檢查邏輯值為1的情況。當(dāng)比較結(jié)果一致時(shí)，從行一致檢查電路20輸出的渦卷行一致信號(hào)φ5在圖3所示的周期內(nèi)被設(shè)置為高電平。例如，渦卷顯示行指定寄存器15的4位作為第一至第四顯示字符行的指定位并且在渦卷顯示行指定寄存器15中設(shè)置的四位中的每一位都以邏輯值1作為渦卷指示。行一致檢查電路20把指定寄存器15的位和相應(yīng)行的顯示信號(hào)相“與”，并且通過(guò)把4位“與”信號(hào)進(jìn)行“或”運(yùn)算得到一個(gè)渦卷行一致信號(hào)φ5。
渦卷點(diǎn)量寄存器16存儲(chǔ)6位的數(shù)據(jù)(并不限于此)，每一位被輸入給門(mén)電路31。當(dāng)渦卷行一致信號(hào)φ5為高電平時(shí)，門(mén)電路31使渦卷點(diǎn)量寄存器16的輸出為一渦卷點(diǎn)量指定信號(hào)SEL，并把此信號(hào)傳遞給渦卷移位寄存器11。當(dāng)渦卷行一致信號(hào)φ5為低電平時(shí)，門(mén)電路31就把具有例如邏輯值為0的所有6位的信號(hào)SEL供給渦卷移位寄存器11。門(mén)電路31例如包括6個(gè)兩個(gè)輸入端的與門(mén)，用來(lái)逐位地接收渦卷點(diǎn)量寄存器16的輸出，并用來(lái)共同接收渦卷行一致信號(hào)φ5。因此，存儲(chǔ)在渦卷點(diǎn)量寄存器16中的渦卷點(diǎn)量指定數(shù)據(jù)作為渦卷點(diǎn)量指定信號(hào)SEL供給渦卷移位寄存器11，只有當(dāng)在屏3上的顯示行與由寄存器15指定的渦卷行一致時(shí)才如此。
渦卷量移位寄存器11包括串聯(lián)連接的多級(jí)鎖存電路和多路復(fù)用器21。每個(gè)鎖存電路22存儲(chǔ)一個(gè)點(diǎn)的位數(shù)據(jù)并按順序地把從并/串轉(zhuǎn)換電路10輸出的串行數(shù)據(jù)傳遞給下一級(jí)，傳是與并/串轉(zhuǎn)換電路10的輸出，即點(diǎn)時(shí)鐘信號(hào)同步地進(jìn)行的。收到并/串轉(zhuǎn)換電路10和每個(gè)鎖存電路22的輸出后，多路復(fù)用器21就根據(jù)門(mén)電路31的6位輸出的譯碼結(jié)果選擇這些輸出之一，并把所選擇的這一輸出供給線段移位寄存器12。當(dāng)門(mén)電路31的輸出在此時(shí)為所有位都為邏輯0時(shí)，即當(dāng)不進(jìn)行渦卷時(shí)，多路復(fù)用器21就選擇并/串轉(zhuǎn)換電路10的輸出。當(dāng)渦卷點(diǎn)量寄存器16的渦卷點(diǎn)量從門(mén)電路31輸出時(shí)，下一級(jí)的鎖存電路的輸出就被多路復(fù)用器21選擇，并被傳遞給線段移位寄存器，結(jié)果使由渦卷點(diǎn)量寄存器16指定的渦卷量增加，即門(mén)電路31的輸出值增加。
當(dāng)在行一致檢查電路20中的比較結(jié)果一致時(shí)，從電路20輸出的渦卷行一致信號(hào)φ5只對(duì)于相應(yīng)的期間被設(shè)置為高電平，并且多路復(fù)用器21按渦卷點(diǎn)量寄存器16所設(shè)置的渦卷象素?cái)?shù)目的范圍選擇渦卷移位寄存器11的移位結(jié)果，并把字符圖形提供給線段寄存器12。當(dāng)在某種情況下在顯示期間有5個(gè)象素被渦卷時(shí)，例如，多路復(fù)用器21就選擇渦卷移位寄存器11中5級(jí)的鎖存電路22中移位的字符圖形數(shù)據(jù)，并把此數(shù)據(jù)供給線段位移寄存器12。
如前所述，顯示RAM4具有存儲(chǔ)區(qū)域，其中可以存儲(chǔ)相當(dāng)于最大20位4行的字符碼。對(duì)顯示RAM4中存儲(chǔ)的數(shù)據(jù)的讀取通過(guò)減少顯示地址計(jì)數(shù)器8進(jìn)行，例如，從第20位存儲(chǔ)區(qū)域依次直到第一位。雖然線段移位寄存器12是60位結(jié)構(gòu)，可對(duì)應(yīng)于作為液晶顯示屏3的最大顯示位數(shù)的12位，但一個(gè)顯示行的圖形數(shù)據(jù)從線段移位寄存器12傳移到線段鎖存電路13的定時(shí)被如此設(shè)置，使得每當(dāng)線段移位寄存器12完成相應(yīng)于顯示RAM4的最大存儲(chǔ)位數(shù)的100次移位操作時(shí)，傳遞圖形數(shù)據(jù)。位移操作象在鎖存電路22的鎖存操作情況下那樣和點(diǎn)時(shí)鐘信號(hào)同步地完成。當(dāng)相當(dāng)于一個(gè)顯示行的圖形數(shù)據(jù)從渦卷移位寄存器11輸出成為由預(yù)定點(diǎn)數(shù)延時(shí)時(shí)，則能實(shí)現(xiàn)向圖2的左方移動(dòng)這一點(diǎn)數(shù)的顯示。如果渦卷點(diǎn)量寄存器16的值在預(yù)定時(shí)間間隔，例如大于一幀的顯示期間按順序增加(即如果下級(jí)鎖存電路的輸出被按順序選擇)，就可實(shí)現(xiàn)向圖2左邊逐位地渦卷。相反，如果渦卷點(diǎn)量寄存器16的初始值按順序減少，則可實(shí)現(xiàn)向右的渦卷。
當(dāng)由渦卷顯示行指定寄存器15指定的行與被顯示的行不一致的時(shí)，則不進(jìn)行渦卷，并進(jìn)行正常顯示，此時(shí)渦卷行一致信號(hào)保持為低電平。換句話說(shuō)，字符圖形數(shù)據(jù)不通過(guò)渦卷移位寄存器11中的鎖存電路，而是并/串轉(zhuǎn)換電路10的輸出直接從多路復(fù)用器21提供給線段移位寄存器12。
渦卷顯示行指定寄存器15可以設(shè)置在顯示行內(nèi)，并且當(dāng)4行被顯示時(shí)，例如，則有一獨(dú)立的4位數(shù)據(jù)。因?yàn)槊恳伙@示行的渦卷是單獨(dú)指定的，所以幾個(gè)行可被同時(shí)渦卷。而且，可通過(guò)改變渦卷點(diǎn)量寄存器16中的設(shè)定值來(lái)指定任何所需渦卷的象素?cái)?shù)，因而通過(guò)按順序增加或減少設(shè)定值，實(shí)現(xiàn)從一邊到另一邊的渦卷。渦卷速度也可通過(guò)調(diào)節(jié)增加或減少設(shè)定值的時(shí)間間隔來(lái)改變。通過(guò)把渦卷顯示行指定寄存器15和渦卷點(diǎn)量寄存器16結(jié)合起來(lái)，可以有選擇地而且平滑地進(jìn)行任意所需顯示行的從一邊到一邊的渦卷。
圖4(A)-4(C)表示渦卷獨(dú)立地在顯示內(nèi)進(jìn)行的情況。渦卷顯示行指定寄存器15的4位分別相應(yīng)于液晶顯示屏3上的顯示行。如圖4(A)所示，即使渦卷點(diǎn)量由渦卷點(diǎn)量寄存器16指定，當(dāng)渦卷顯示行指定寄存器15的內(nèi)容全部為“0”時(shí)，也不進(jìn)行渦卷。而當(dāng)渦卷顯示行指定寄存器15的第二位為“1”時(shí)，如圖4(B)所示，根據(jù)渦卷點(diǎn)量寄存器16的設(shè)定值，只有相應(yīng)于這一位的顯示行可以被渦卷。當(dāng)兩位被置為“1”時(shí)，如圖4(C)所示，分別相當(dāng)于這兩位的顯示行可以被同時(shí)渦卷。從圖4(A)-4(C)可明顯看出，這樣指定的顯示行處于這種狀態(tài)，即它與渦卷點(diǎn)量成正比地向左方移動(dòng)。
圖5(A)-5(D)表示當(dāng)渦卷量改變時(shí)顯示的例子，其中渦卷由渦卷點(diǎn)量寄存器16指定的象素單位是可能的。借助于周期地按順序增加渦卷點(diǎn)量寄存器16的設(shè)定值，指定的要被渦卷的顯示行可以在液晶顯示屏3上從一邊到一邊地被平滑渦卷。在圖5(A)-5(D)中，只有第二行(abcdefgh)被指定為被渦卷，而其它行不被指定。換句話說(shuō)，只有圖5(B)，5(C)，5(D)中的第二行相對(duì)于圖5(A)被渦卷。
圖6是表明由CPU1進(jìn)行的軟件控制程序流程圖，用來(lái)對(duì)一特定的顯示行連續(xù)地平滑地逐象素地渦卷8個(gè)象素。渦卷點(diǎn)量寄存器16被清除，以便把渦卷點(diǎn)量在渦卷開(kāi)始之前減為“0”。進(jìn)而，在渦卷顯示行指定寄存器15中設(shè)定要被渦卷的顯示行。通過(guò)在渦卷點(diǎn)量寄存器16中設(shè)置一個(gè)象素來(lái)起動(dòng)渦卷，并且通過(guò)改變渦卷點(diǎn)量寄存器16中的渦卷點(diǎn)量設(shè)定值，使得逐漸增加數(shù)量，可以進(jìn)行逐象素地向左平滑地渦卷。此外，通過(guò)改變渦卷點(diǎn)量寄存器16中的渦卷點(diǎn)量設(shè)定值，使其數(shù)量逐漸減少，也可以實(shí)現(xiàn)向右的連續(xù)且平滑的渦卷?？紤]到液晶的反應(yīng)速度，為了進(jìn)行平滑地渦卷，在渦卷點(diǎn)量寄存器16被增加或減少的定時(shí)內(nèi)需要插入間隔時(shí)間(等待步SW)。在此時(shí)間間隔內(nèi)，使液晶顯示控制裝置2重復(fù)顯示同一幀。通過(guò)調(diào)節(jié)間隔時(shí)間可使CPU1改變平滑渦卷的執(zhí)行時(shí)間。
CPU1和液晶顯示控制裝置2之間的數(shù)據(jù)的傳輸和接收通過(guò)液晶顯示控制裝置2中的CPU接口7進(jìn)行。液晶顯示控制裝置2配備有三個(gè)接口信號(hào)，用于串行數(shù)據(jù)輸入端(以后簡(jiǎn)稱為“SID”)供CPU1寫(xiě)入數(shù)據(jù)，串行數(shù)據(jù)輸出端(以后簡(jiǎn)稱為“SOD”)供CPU1讀出數(shù)據(jù)，以及串行轉(zhuǎn)換時(shí)鐘輸入端(以后簡(jiǎn)稱為“SCLK”)，用來(lái)指示取回或讀出液晶顯示控制裝置2中的輸入數(shù)據(jù)。
圖7(A)-7(D)表示利用接口信號(hào)的寫(xiě)的過(guò)程，圖8(A)-8(F)則表示讀的過(guò)程。被輸入(SID)的數(shù)據(jù)或被輸出(SOD)的數(shù)據(jù)和串行轉(zhuǎn)換時(shí)鐘(SCLK)同步地接口。首先，當(dāng)轉(zhuǎn)換開(kāi)始時(shí)CPU1從SID端輸入一起始字節(jié)。當(dāng)連續(xù)輸入5位“1”時(shí)，CPU接口7就理解為起始字節(jié)被起動(dòng)了。5位連續(xù)為“1”的數(shù)據(jù)行被定義為同步位串。當(dāng)CPU接口7辯認(rèn)出同步位串時(shí)，它就把同步位串后面的位認(rèn)作為是一R/W位并把下一位作為RS位，并存儲(chǔ)輸入位的狀態(tài)。偶然地，需要“0”進(jìn)入起始字節(jié)的最后一位。如果當(dāng)后面的低階數(shù)據(jù)D0-D3全部為4位“1”時(shí)最后位為“1”，這些數(shù)據(jù)就可被識(shí)別為同步位串。因此，需要避免這些數(shù)據(jù)被這樣識(shí)別。R/W位是CPU1用來(lái)指令液晶顯示控制裝置2進(jìn)行讀/寫(xiě)操作的位，“0”和“1”分別代表讀和寫(xiě)操作。此外，上述的RS位是用來(lái)選擇寄存器的位，意思是當(dāng)它為“0”時(shí)選擇CPU地址計(jì)數(shù)器6或一組指令寄存器24，當(dāng)其為“1”時(shí)則選擇顯示RAM4。指令寄存器組24包括上述的渦卷顯示行指定寄存器15、渦卷點(diǎn)量寄存器16和液晶顯示控制寄存器23。
R/W和RS位與操作方式之間的關(guān)系可總結(jié)如下。當(dāng)R/W位＝0且RS位＝0時(shí)，進(jìn)入把設(shè)定值寫(xiě)入CPU地址計(jì)數(shù)器6和指令寄存器組24的操作方式。當(dāng)R/W位＝0且RS位＝1時(shí)，進(jìn)入向顯示RAM4寫(xiě)入數(shù)據(jù)的操作方式。當(dāng)R/W位＝1且RS位＝0時(shí)，進(jìn)入從CPU地址計(jì)數(shù)器6讀出數(shù)值的操作方式。當(dāng)R/W位＝1且RS位＝1時(shí)，進(jìn)入從顯示RAM4讀出數(shù)據(jù)的操作方式。
當(dāng)在起始字節(jié)內(nèi)用R/W位指定寫(xiě)時(shí)，則用跟隨起始字節(jié)的兩個(gè)字節(jié)(16位)寫(xiě)入一行8位的數(shù)據(jù)行。換句話說(shuō)，8位數(shù)據(jù)行被分成兩個(gè)高階和低階4位數(shù)據(jù)行。借助起始字節(jié)的下一字節(jié)(低階字節(jié))，輸入低階4位數(shù)據(jù)行和連續(xù)為“0”的4位并且借助于下一字節(jié)(高位字節(jié))輸入高4位數(shù)據(jù)行以及連續(xù)為“0”的4位。因而，除去同步位串之外，在SID上永遠(yuǎn)不會(huì)連續(xù)地出現(xiàn)5位或更多位的“1”。
當(dāng)用R/W位在起始字節(jié)中指定讀操作時(shí)，便用一個(gè)字節(jié)(8位)從SOD端讀出一個(gè)8位數(shù)據(jù)行，該字節(jié)跟隨起始字節(jié)之后。甚至在該數(shù)據(jù)行被從SOD端讀出的同時(shí)，來(lái)自SID的5位同步字串仍被監(jiān)測(cè)著。圖9(A)-9(B)表明把讀時(shí)序變?yōu)閷?xiě)時(shí)序的過(guò)程。例如，在第一字節(jié)內(nèi)，第一起始字節(jié)的R/W位被設(shè)為“1”而RS位被設(shè)為“0”時(shí)，CPU地址計(jì)數(shù)器6的內(nèi)容就在第二字節(jié)內(nèi)讀出。在用于讀的第二字節(jié)內(nèi)，R/W位被設(shè)為“0”，同時(shí)RS位被設(shè)為“1”，并且在第三第四字節(jié)內(nèi)把數(shù)據(jù)寫(xiě)入顯示RAM4中。這樣，三個(gè)接口信號(hào)SCLK、SID和SOD被用來(lái)使從寫(xiě)操作轉(zhuǎn)換為讀操作，并且反之亦然。當(dāng)需要從液晶顯示控制裝置2讀數(shù)據(jù)時(shí)，SCLK和SID端可用作接口。
由于采用了這種接口程序，可以簡(jiǎn)單地以與時(shí)鐘信號(hào)同步操作的方式實(shí)現(xiàn)數(shù)據(jù)傳輸。換句話說(shuō)，不需要專門(mén)的使用時(shí)鐘或有特定波形的定時(shí)信號(hào)的數(shù)據(jù)傳輸規(guī)約。因此，按照本發(fā)明用來(lái)控制液晶顯示裝置2的CPU1便只需具有普通的串行接口或端口，這便便得可以利用任何一般的CPU，這樣便增加了CPU的通用性。
圖10是說(shuō)明CPU接口7的內(nèi)部情況的方塊圖。由SID提供的數(shù)據(jù)按順序由級(jí)連連接的鎖存電路(1)51-(8)58在SCLK的前沿取出。起始同步檢查電路59總是監(jiān)測(cè)著由鎖存電路4(54)-(8)58取出的數(shù)據(jù)的輸出，并且當(dāng)輸出全部成為“1”時(shí)，便確認(rèn)進(jìn)入同步位串。在同步位串被檢測(cè)的時(shí)刻，起始同步檢查電路59就把鎖存電路2(52)和3(53)的輸出數(shù)據(jù)認(rèn)為是RS和R/W位，并分別在RS鎖存電路61和R/W鎖存電路60中把這些輸出鎖住。
傳遞位計(jì)數(shù)器62產(chǎn)生鎖存定時(shí)，在此時(shí)刻低階數(shù)據(jù)鎖存電路63和高階數(shù)據(jù)鎖存電路64分別取出收到的數(shù)據(jù)行中的有效的低階和高階4位數(shù)據(jù)行。傳遞位計(jì)數(shù)器62按順序?qū)Υ藬?shù)據(jù)由SCLK計(jì)數(shù)。RS鎖存電路61，R/W鎖存電路60，低階數(shù)據(jù)鎖存電路63和高階數(shù)據(jù)鎖存電路64的輸出被供給液晶顯示控制裝置2的各自的方塊中，作為RS信號(hào)、R/W信號(hào)、DB0-DB7信號(hào)。
傳遞位計(jì)數(shù)器62借助于由起始同步檢查電路59檢查的同步位串被強(qiáng)制復(fù)位并起動(dòng)。當(dāng)在供電時(shí)傳遞條件未設(shè)定時(shí)，或當(dāng)被CPU1和CPU接口7處理過(guò)的數(shù)據(jù)行中的位因?yàn)樵趥鬟f操作期間在串行傳遞時(shí)鐘輸入端(SCLK)中引入的噪聲而彼此脫離時(shí)，可通過(guò)同步位串利用傳遞位計(jì)數(shù)器62把傳遞程序重置為正常條件。
借助于把從并/串轉(zhuǎn)換電路65的串行輸出數(shù)據(jù)送到CPU1，在由串行傳遞時(shí)鐘輸入端SCLK提供的時(shí)鐘信號(hào)的下降沿從SOD端讀取串行數(shù)據(jù)。由液晶顯示控制裝置2的每個(gè)方塊提供的數(shù)據(jù)，通過(guò)并/串轉(zhuǎn)換電路65中的DB0-DB7加載。這一加載定時(shí)由傳遞位計(jì)數(shù)器62逐字節(jié)地提供。在這種情況下，CPU1在SCLK的上升沿取回從SOD端輸出的串行數(shù)據(jù)。
在起始字節(jié)中的R/W位以及RS位不需要改變的情況下，可以連續(xù)地傳遞幾個(gè)字節(jié)數(shù)據(jù)。當(dāng)在顯示RAM4中的幾個(gè)字節(jié)被集中地且連續(xù)地重寫(xiě)時(shí)，在顯示RAM4中的數(shù)據(jù)可不用起始字節(jié)而被連續(xù)地重寫(xiě)，如果在起始字節(jié)中的R/W位被設(shè)為“0”而RS位開(kāi)始時(shí)被設(shè)為“1”的話。因?yàn)橛脕?lái)供給顯示RAM4中重寫(xiě)地址的CPU地址計(jì)數(shù)器6在每寫(xiě)一個(gè)字節(jié)時(shí)是自動(dòng)地增加的，因而CPU1不需要按順序重置CPU地址計(jì)數(shù)器6。
當(dāng)R/W位＝0，RS位＝0時(shí)，CPU地址計(jì)數(shù)器6或指定令寄存器組24按如上所述被選擇并且對(duì)其寫(xiě)入數(shù)據(jù)。在這種情況下，CPU地址計(jì)數(shù)器6和指令寄存器組24內(nèi)的一個(gè)寄存器可用下述方式選擇。
跟隨上述起始字節(jié)的兩個(gè)字節(jié)中的數(shù)據(jù)的特定位被用作選擇數(shù)據(jù)。用于選擇CPU地址計(jì)數(shù)器6和指令寄存器組24內(nèi)的一個(gè)寄存器的選擇信號(hào)通過(guò)使用用于選擇的譯碼器對(duì)特定位譯碼形成。除去特定位的兩個(gè)字節(jié)的數(shù)據(jù)(其余位)被用作設(shè)定數(shù)據(jù)，因?yàn)樵谥噶罴拇嫫鹘M24中的寄存器內(nèi)要被設(shè)定的這種數(shù)據(jù)的位數(shù)可能不大于8位。出于這一理由，除去特定位的兩個(gè)字節(jié)的數(shù)據(jù)(其余位)可以被用作設(shè)定位。
當(dāng)R/W＝0且RS＝1時(shí)，由于CPU地址計(jì)數(shù)器6生成了RAM地址，則這兩個(gè)字節(jié)的數(shù)據(jù)用來(lái)進(jìn)行寫(xiě)操作。
當(dāng)R/W＝1時(shí)，CPU地址計(jì)數(shù)器6中的數(shù)據(jù)或RAM中的數(shù)據(jù)按照RS的值被讀出。
本發(fā)明的上述實(shí)施例具有下述效果;
(1)由于具有渦卷顯示行指定寄存器5和渦卷點(diǎn)量寄存器16用來(lái)選擇地進(jìn)行在顯示行內(nèi)從一邊到一邊的渦卷，以及行一致檢查電路20用來(lái)檢查是否一個(gè)正被顯示行是要被渦卷的行，以及渦卷移位寄存器11用來(lái)把被顯示的字符圖形按象素移位，因此可以使只有所要求的顯示行可以被選擇地按象素從一邊到一邊地渦卷。
(2)因而可以平滑地且有效地渦卷特定的顯示行。和逐個(gè)按字符圖形進(jìn)行渦卷相比，顯示質(zhì)量被大為改善。
(3)此外，在用來(lái)存儲(chǔ)字符碼的顯示RAM4中的數(shù)據(jù)當(dāng)渦卷進(jìn)行時(shí)不需重寫(xiě)，這使得軟件處理簡(jiǎn)化，因而減輕了CPU1的負(fù)載。
(4)當(dāng)不同性質(zhì)的信息在有限的顯示區(qū)域內(nèi)被逐行地顯示時(shí)，例如在微型電話的小設(shè)備情況下，只有所需的顯示行可以連續(xù)地被渦卷，從而使其內(nèi)容被顯示。這種在小的顯示設(shè)備中的顯示信息的性能或要被顯示的信息量可根據(jù)在各種未來(lái)的信息設(shè)施中尤其使用微型或移動(dòng)的通信終端的需要而容易地?cái)U(kuò)充;例如，在天氣預(yù)報(bào)以及關(guān)于交通阻塞的信息被依次在一特定的顯示行上被顯示的情況下。
(5)借助于控制字節(jié)中的數(shù)據(jù)傳輸，使得和與串行傳遞時(shí)針同步的同步位串的檢查相同步地重置傳遞位計(jì)數(shù)器62，傳遞程序可以響應(yīng)下一同步位串的檢查被重置，盡管相對(duì)于CPU1發(fā)生了數(shù)據(jù)位的移位。
(6)甚至在由CPU1通過(guò)輸出端SOD實(shí)行讀操作的同時(shí)，同步位串以及其后的R/W位根據(jù)收到的輸入端SID的輸出進(jìn)行監(jiān)視，借助于使用三個(gè)接口信號(hào)SCLK、SID和SOD可以實(shí)現(xiàn)寫(xiě)/讀轉(zhuǎn)換。
(7)接口程序的采用使相應(yīng)于幾種操作方式的與SCLK同步的可能的數(shù)據(jù)傳輸成為簡(jiǎn)單的時(shí)鐘信號(hào)。換句話說(shuō)，不需要使用利用時(shí)鐘或特殊波形的定時(shí)信號(hào)的專門(mén)的數(shù)據(jù)傳輸規(guī)約。因此，按照本發(fā)明這一實(shí)施例，用來(lái)控制液晶顯示控制裝置2的CPU1要求具有普通的串行接口或端口。結(jié)果，可以在相當(dāng)寬的范圍內(nèi)廣泛地利用任何的CPU作為本液晶顯示控制裝置的主控器。
圖11表示使用液晶顯示控制裝置104的系統(tǒng)的結(jié)構(gòu)，作為本發(fā)明的第二實(shí)施例。與圖1所示的功能相同的方塊給予相同的標(biāo)號(hào)，并且此處將省略其詳細(xì)說(shuō)明。參看圖1所述的實(shí)施例，在指令寄存器24內(nèi)增加了渦卷顯示位指定寄存器111。通過(guò)CPU接口7在這種渦卷顯示位指定寄存器111中設(shè)定一個(gè)值。換句話說(shuō)，關(guān)于要被渦卷的顯示位的位置數(shù)據(jù)被寫(xiě)入渦卷顯示位指定寄存器111中。在由渦卷顯示行指定寄存器15指定的顯示行中，實(shí)行由渦卷點(diǎn)量寄存器16指定的象素相對(duì)于由渦卷顯示位指定寄存器111指定的顯示位的渦卷控制。由指令寄存器組24、渦卷控制電路115和渦卷移位寄存器11控制渦卷。
圖12是說(shuō)明進(jìn)行渦卷的詳細(xì)電路圖。第二實(shí)施例針對(duì)的是這種情況，例如，由6×8點(diǎn)構(gòu)成的字符字根圖形的垂直4行和水平8位被顯示(并不限于此)。公共液晶驅(qū)動(dòng)器18總共具有32個(gè)驅(qū)動(dòng)電路，當(dāng)顯示4位時(shí)，每次被顯示的字符行達(dá)到8行。而且，因?yàn)橐?點(diǎn)間隔顯示8位，線段液晶驅(qū)動(dòng)器14具有48個(gè)驅(qū)動(dòng)電路。
在圖12中，象在圖2的實(shí)施例中的行一致檢查電路20把被驅(qū)動(dòng)的行和在渦卷顯示行指定寄存器15中設(shè)定的4位數(shù)據(jù)進(jìn)行比較，當(dāng)比較結(jié)果一致時(shí)，在圖13所示的期間把渦卷行一致信號(hào)φ5設(shè)置為高電平。位一致檢查電路113把進(jìn)行顯示操作的顯示位計(jì)數(shù)器112和在渦卷顯示位指定寄存器111中設(shè)定的8位數(shù)據(jù)進(jìn)行比較，當(dāng)比較的結(jié)果為一致時(shí)，在圖13所示的期間內(nèi)把渦卷行一致信號(hào)φ6設(shè)置成高電平。顯示位計(jì)數(shù)器112按字符逐行地減小。在渦卷的行顯示期間，門(mén)電路31輸出由渦卷點(diǎn)量寄存器16指定的6位的渦卷點(diǎn)量。門(mén)電路114只在渦卷的行顯示期間內(nèi)輸出6位的渦卷點(diǎn)量并把它提供給渦卷移位寄存器11。在渦卷行一致信號(hào)φ5或渦卷位一致信號(hào)φ6保持為低電平時(shí)，門(mén)電路31或門(mén)電路114通過(guò)屏蔽使全部6位渦卷點(diǎn)量指定信號(hào)SEL為邏輯值0，并把此信號(hào)供給渦卷移位寄存器11。因此，存儲(chǔ)在渦卷點(diǎn)量寄存器16中的渦卷點(diǎn)量指定數(shù)據(jù)只有在屏3上顯示的行和由寄存器15指定的渦卷行一致而不與由寄存器111指定的渦卷行一致時(shí)才供給渦卷移位寄存器11。
圖13為產(chǎn)生上述時(shí)序的一個(gè)例子。當(dāng)?shù)谝恢恋谒男斜环謺r(shí)地驅(qū)動(dòng)時(shí)，φ1至φ4分別被設(shè)為高電平。而φ5只在由渦卷顯示行指定寄存器15指定要被渦卷的顯示行被驅(qū)動(dòng)的期間內(nèi)被設(shè)為高電平。而且，φ6只有在由渦卷顯位指定寄存器111指定的要被渦卷的顯示位被驅(qū)動(dòng)時(shí)才設(shè)為高電平。在渦卷期間內(nèi)，渦卷點(diǎn)量指定信號(hào)SEL輸出存儲(chǔ)在渦卷點(diǎn)量寄存器16中的渦卷量并在任何其它期間內(nèi)被設(shè)置為0。
圖14(A)、14(B)和圖15(A)、15(B)表示一個(gè)顯示位的渦卷部分的例子。在屏3上的第二行的渦卷由渦卷顯示行指定寄存器15指定，并且第二到第8位的渦卷由渦卷顯示位指定寄存器111指定。如圖14(A)、14(B)和15(A)、15(B)所示，渦卷點(diǎn)量依次增加，從而使屏3上的第二行的第二至第8位的7個(gè)字符被渦卷并按照由渦卷點(diǎn)量寄存器16指定的渦卷量顯示。
雖然渦卷顯示行指定寄存器15可以按顯示行被設(shè)定，渦卷不須由按顯示位設(shè)定渦卷顯示位指定寄存器111來(lái)限制。例如，1位結(jié)構(gòu)的渦卷顯示位寄存器被構(gòu)成，使得可以渦卷許多位，而不只是屏3的最左端的一位被指定。在這種情況下，當(dāng)各位為1時(shí)，在屏3上不小于第二位的位被渦卷并被顯示，并且最左端的一位被永久顯示而不被渦卷。當(dāng)有關(guān)的位是“0”時(shí)，所有的顯示位都可被渦卷和顯示。
圖16所示為使用作為本發(fā)明第三實(shí)施例的液晶顯示控制裝置102的系統(tǒng)結(jié)構(gòu)，和圖1功能相同的方塊用相同的標(biāo)號(hào)表示，并且將省略其細(xì)節(jié)描述。液晶顯示屏103用最多12位1行顯示5×8點(diǎn)的字根(不限于此)，并且有8個(gè)公共電極和60個(gè)線段電極。如同圖1的實(shí)施例中，CPU1向顯示RAM4內(nèi)寫(xiě)入要在液晶顯示屏103上顯示的字符的字符碼。這樣寫(xiě)入的字符碼按順序從顯示RAM4中輸出，按照增加顯示地址計(jì)數(shù)器8的操作從第20位到第一位進(jìn)行。被輸出的字符碼連同行地址計(jì)數(shù)器30的輸出一起形成字符發(fā)生器ROM5的地址數(shù)據(jù)，借此從字符發(fā)生器ROM5按5位輸出字根數(shù)據(jù)。5位字根數(shù)據(jù)由并/串轉(zhuǎn)換電路60轉(zhuǎn)換成串行數(shù)據(jù)，通過(guò)渦卷移位寄存器11和線段移位寄存器12送給線段液晶驅(qū)動(dòng)器14。
為了實(shí)現(xiàn)按照本發(fā)明的本實(shí)施例的平滑的渦卷，代替圖1中的渦卷控制電路17和指令寄存器組24，提供一渦卷寄存器70，用來(lái)存儲(chǔ)渦卷控制數(shù)據(jù)，渦卷周期發(fā)生電路80，用來(lái)產(chǎn)生按點(diǎn)(象素)渦卷的渦卷周期，渦卷計(jì)數(shù)器90，用來(lái)計(jì)數(shù)渦卷量，渦卷結(jié)束檢查電路91，用來(lái)檢查渦卷結(jié)束。當(dāng)進(jìn)行平滑渦卷時(shí)CPU1只需為渦卷寄存器70選擇初始設(shè)定值，因此可以減輕加于CPU1上的負(fù)荷。CPU1通過(guò)CPU接口7完成渦卷寄存器70的初始設(shè)定。
圖17是本發(fā)明的這一實(shí)施例中的進(jìn)行渦卷的方案的詳細(xì)方塊圖。渦卷周期產(chǎn)生電路80產(chǎn)生渦卷周期信號(hào)81，用來(lái)提供渦卷操作的時(shí)間間隔，即渦卷速度。在本發(fā)明的這一實(shí)施例中，渦卷周期信號(hào)81是一時(shí)鐘信號(hào)，它有一預(yù)定的周期，這是通過(guò)使多路復(fù)用器83選擇具有不同周期的計(jì)數(shù)電路或時(shí)鐘脈沖發(fā)生器82的輸出而完成的。渦卷周期信號(hào)81的周期可以相對(duì)于液晶的反應(yīng)速度來(lái)確定，并且可被選擇的一組周期的范圍一般來(lái)說(shuō)從幾十毫秒到幾百毫秒。上述的選擇通過(guò)把存儲(chǔ)在渦卷寄存器70中的渦卷速度數(shù)據(jù)(第一數(shù)據(jù))提供給多路復(fù)用器83完成。
渦卷計(jì)數(shù)器90在其時(shí)鐘輸入端IN接收渦卷周期信號(hào)81，對(duì)上升瞬變進(jìn)行計(jì)數(shù)，并從其輸出端OUT把該計(jì)數(shù)值作為渦卷點(diǎn)量供給渦卷移位寄存器11。在圖1所示的情況下，渦卷移位寄存器11隨渦卷點(diǎn)量的增加選擇下一級(jí)鎖存電路22的輸出，并把這輸出供給線段移位寄存器12。在渦卷計(jì)數(shù)器90中，ID代表計(jì)數(shù)方向給定端，即給定增加或減少的指令。按照本發(fā)明的這一實(shí)施例，渦卷計(jì)數(shù)器90中的計(jì)數(shù)方向由存儲(chǔ)在渦卷寄存器70中的渦卷方向數(shù)據(jù)(第二數(shù)據(jù))72指定。
當(dāng)所有計(jì)數(shù)位作為計(jì)數(shù)從渦卷計(jì)數(shù)器90被輸出時(shí)，渦卷計(jì)數(shù)器90的輸出值每當(dāng)渦卷周期信號(hào)81變化一次就加1或減1。因此，渦卷周期信號(hào)81的每個(gè)周期渦卷一個(gè)點(diǎn)。當(dāng)渦卷周期信號(hào)81的每個(gè)周期渦卷兩個(gè)點(diǎn)時(shí)，只需要在渦卷計(jì)數(shù)器90輸出的最小有效位上加一為“0”的空位，然后把所得結(jié)果供給多路復(fù)用器21。
Reset是渦卷計(jì)數(shù)器90的復(fù)位端。在渦卷計(jì)數(shù)器90的復(fù)位狀態(tài)下，其輸出不僅被初始化，使得所有位都為“0”。復(fù)位狀態(tài)還使渦卷點(diǎn)量減到“0”。在本發(fā)明的這一實(shí)施例中，總的渦卷量數(shù)據(jù)(第三數(shù)據(jù))被存儲(chǔ)在渦卷寄存器70中并被供給渦卷結(jié)束檢查電路91。渦卷結(jié)束檢查電路91檢查渦卷計(jì)數(shù)器90的輸出與總渦卷量數(shù)據(jù)73的一致性，并復(fù)位渦卷計(jì)數(shù)器90，從而結(jié)束一系列的渦卷操作。
下面給出第三實(shí)施例的說(shuō)明，在這一功能的描述中，渦卷周期信號(hào)81的每個(gè)周期要渦卷一個(gè)點(diǎn)。當(dāng)顯示行被渦卷時(shí)，CPU1工作，從而在渦卷寄存器70中設(shè)定渦卷數(shù)據(jù)，包括總渦卷量數(shù)據(jù)(點(diǎn)數(shù))73，渦卷方向數(shù)據(jù)72以及渦卷速度數(shù)據(jù)71。渦卷寄存器70進(jìn)行增加或減少操作，從而在所選的渦卷周期信號(hào)81的每個(gè)周期使渦卷量逐點(diǎn)地推進(jìn)，并把產(chǎn)生的計(jì)數(shù)值供給渦卷移位寄存器11。渦卷移位寄存器11每當(dāng)計(jì)數(shù)值增加一次就選擇下級(jí)的鎖存電路的輸出，并且每當(dāng)計(jì)數(shù)值減少一次就選擇前級(jí)的鎖存電路的輸出。在控制傳遞時(shí)滯量(滯后量)時(shí)，渦卷移位寄存器11使顯示行逐點(diǎn)地進(jìn)行渦卷。當(dāng)渦卷計(jì)數(shù)器90的輸出與總渦卷量一致時(shí)，渦卷計(jì)數(shù)器90在平滑渦卷結(jié)束的時(shí)刻被復(fù)位。利用這種方案，應(yīng)當(dāng)理解向右的渦卷可以用來(lái)使向左的渦卷顯示再移向向右的渦卷。在這種情況下，CPU1只需再設(shè)置指令，以便使向左渦卷的過(guò)程中使渦卷移位寄存器71的內(nèi)容向右渦卷。
例如，當(dāng)向左渦卷20點(diǎn)被沿水平方向進(jìn)行時(shí)，CPU1只要對(duì)渦卷寄存器70寫(xiě)入渦卷數(shù)據(jù)，包括總渦卷量數(shù)據(jù)73，渦卷方向數(shù)據(jù)72和渦卷速度數(shù)據(jù)71，如圖18(A)所示。根據(jù)寫(xiě)入渦卷寄存器70的數(shù)據(jù)以及渦卷周期發(fā)生電路80的計(jì)數(shù)周期，渦卷計(jì)數(shù)器90按順序把渦卷量從“0”點(diǎn)增加到第20點(diǎn)，而通過(guò)渦卷移位寄存器11自動(dòng)處理使渦卷從“0”點(diǎn)直到第20點(diǎn)。當(dāng)渦卷結(jié)束檢查電路91檢查到渦計(jì)數(shù)器90已經(jīng)計(jì)數(shù)到20點(diǎn)時(shí)，就使渦卷計(jì)數(shù)器90停止增加操作。直到增加的操作停止，CPU1不需進(jìn)行任何顯示控制而僅僅保持等待(顯示等待)。另一方面，在參照?qǐng)D1描述的實(shí)施例的情況下，CPU1必須向液晶顯示控制裝置發(fā)出顯示渦卷指令，從而使每渦卷一個(gè)點(diǎn)時(shí)重寫(xiě)渦卷點(diǎn)量寄存器16并執(zhí)行該指令(見(jiàn)圖18(B))。因而，CPU1必須重復(fù)執(zhí)行這種指令總共20次，還必須控制間隔時(shí)間使指令發(fā)出或執(zhí)行的時(shí)間間隔均勻，以便實(shí)現(xiàn)平滑的渦卷顯示。
用本發(fā)明這一實(shí)施例中的液晶顯示控制裝置102，當(dāng)渦卷指令一旦發(fā)出之后，渦卷操作就不依賴于CPU1而自動(dòng)地可控，并可以省去渦卷執(zhí)行時(shí)間控制。因此，伴隨著平滑渦卷施加到CPU1上的負(fù)載比圖1所示的實(shí)施例可大大減輕。雖然，在圖1所示的實(shí)施例中，可采用的渦卷方式比本實(shí)施例中具有較大的自由度，因?yàn)榍懊娴募拇嫫?6中可以設(shè)置任何的渦卷點(diǎn)量。
本發(fā)明人已經(jīng)參照實(shí)施例給出了本發(fā)明的詳細(xì)描述。不過(guò)，本發(fā)明并不限于這些實(shí)施例，不脫離本發(fā)明的范圍和構(gòu)思還可以用各種方式作出的修改就不贅述了。
雖然說(shuō)明了有代表性的情況，例如在圖17的實(shí)施例中，渦卷單一的顯示行，但本發(fā)明可用于從幾個(gè)顯示行之中選擇所需的行進(jìn)行渦卷的情況。例如，圖17中的渦卷計(jì)數(shù)器90的輸出通過(guò)圖2的實(shí)施例中的門(mén)電路31供給多路復(fù)用器21，從而用圖2的行一致檢查電路同樣地控制門(mén)電路。在這種情況下，只需要向渦卷寄存器71提供一區(qū)域，提供用來(lái)存儲(chǔ)被提供到行一致檢查電路20的渦卷顯示行數(shù)據(jù)。
在本發(fā)明的上述實(shí)施例中，顯示地址計(jì)數(shù)器8被減少并且象素?cái)?shù)據(jù)行從線段移位寄存器12的左邊與其同步地輸入。此外，當(dāng)渦卷量逐漸增加時(shí)，渦卷向左進(jìn)行，而渦卷量逐漸減少時(shí)，渦卷則向右進(jìn)行。
與此相反，也可以設(shè)置成顯示地址計(jì)數(shù)器8被減少并且象素?cái)?shù)據(jù)執(zhí)行從線段移位寄存器12的右邊與其同步地輸入，這樣當(dāng)渦卷量逐漸增加時(shí)，向右進(jìn)行渦卷，而當(dāng)渦卷量逐漸減少時(shí)，向左進(jìn)行渦卷。
而且，渦卷顯示行可被固定，或者否則可省略渦卷顯示行控制裝置。
形成字根的象素?cái)?shù)量，液晶顯示屏的顯示尺寸，顯示RAM的存儲(chǔ)容量等可以適當(dāng)?shù)馗淖儯皇苌鲜鰧?shí)施例的限制。雖然在上述實(shí)施例中使用了渦卷移位寄存器11，以便根據(jù)象素?cái)?shù)據(jù)來(lái)移動(dòng)把象素?cái)?shù)據(jù)行提供給驅(qū)動(dòng)電路的時(shí)刻，也可以采用一個(gè)示例性的方案，把鎖存電路的并行輸出以若干級(jí)的間隔提供給多路復(fù)用器21。
此外，本發(fā)明可用于在顯示設(shè)備的特定窗口內(nèi)進(jìn)行顯示。
每個(gè)液晶顯示控制裝置2(圖1)、104(圖11)以及102(圖16)在一個(gè)半導(dǎo)體基片上制成，雖然并不限于此，可利用已知的半導(dǎo)體技術(shù)。關(guān)于顯示RAM(DDRAM)與/或字符發(fā)生器ROM(CGROM)，可制在任何其它的半導(dǎo)體基片上，并不受本發(fā)明上述實(shí)施例的限制。在這方面，可以實(shí)現(xiàn)試圖增加顯示量與/或顯示類型的種類。
在圖1的實(shí)施例中，提供了一種液晶顯示控制裝置(液晶顯示控制LSI)，它在一個(gè)半導(dǎo)體基片上制成，具有用來(lái)接收串行時(shí)鐘SCLK的外部時(shí)鐘端，用來(lái)用來(lái)接收串行數(shù)據(jù)SID的外部數(shù)據(jù)端，以及用來(lái)輸出串行數(shù)據(jù)SOD的外部數(shù)據(jù)端。此外，用來(lái)輸出線段信號(hào)SEG1-SEG60的外部端以及用來(lái)輸出公共信號(hào)COM1-COM32的外部端也被提供了。然而，這些外部端可同時(shí)用于其它信號(hào)。
雖然以液晶顯示技術(shù)為背景給出了由本發(fā)明人所作發(fā)明的申請(qǐng)的說(shuō)明，然而本發(fā)明并不限于以前提出的實(shí)施例，而是可用于驅(qū)動(dòng)控制熒光管顯示，等離子顯示以及其它任何類似的顯示設(shè)備。
通過(guò)本發(fā)明的有代表性的實(shí)施例可達(dá)到的效果如下由于采用了渦卷量控制裝置，用來(lái)根據(jù)象素?cái)?shù)據(jù)將提供給用于驅(qū)動(dòng)信號(hào)電極的象素?cái)?shù)據(jù)行的定時(shí)改變一個(gè)預(yù)定的量，可以由逐漸增加或減少被渦卷的量實(shí)現(xiàn)象素的平滑渦卷。
由于采用了渦卷顯示行控制裝置，可以平滑地渦卷任何所需的顯示行。
由于采用了渦卷顯示位控制裝置，可以平滑地渦卷任何所需的顯示位。
借助于能夠指定移位量，象在存儲(chǔ)裝置中的渦卷點(diǎn)量以及渦卷顯示行，指定任意渦卷方式的自由度被大大地改善了。
當(dāng)進(jìn)行平滑渦卷時(shí)，存儲(chǔ)在用來(lái)存儲(chǔ)字符碼的顯示RAM中的數(shù)據(jù)不需重寫(xiě)，借此減輕加于CPU的負(fù)載，因而減化了軟件處理。而且，加于CPU的負(fù)載比位變換式顯示控制更加減少，因?yàn)椴恍枰幌盗械闹貙?xiě)大容量存儲(chǔ)器，例如，位變換存儲(chǔ)器，因而可實(shí)現(xiàn)平滑的渦卷。
此外，由于采用渦卷量控制裝置，用來(lái)自動(dòng)地且按順序地更新渦卷速率和渦卷點(diǎn)量，使得加于CPU的負(fù)載被大大減輕了。
由于采用了接口裝置，通過(guò)和用串行時(shí)鐘信號(hào)同步的同步位行同步地復(fù)位傳遞控制計(jì)數(shù)器，并且在接收串行輸入端的輸入時(shí)，即使在從串行數(shù)據(jù)輸出端的讀操作期間，也監(jiān)視同步位串及緊接其后的讀取控制數(shù)據(jù)，使得和CPU，例如數(shù)據(jù)處理器或微機(jī)，可以用時(shí)鐘信號(hào)簡(jiǎn)單地實(shí)現(xiàn)接口，借此使得CPU例如數(shù)據(jù)處理器或微機(jī)的接口可用串行時(shí)鐘信號(hào)簡(jiǎn)單地實(shí)現(xiàn)。因此，可以實(shí)現(xiàn)不限于利用CPU作為控制的顯示控制裝置。
權(quán)利要求
1.一種顯示控制裝置，用來(lái)控制在若干顯示元素上顯示具有多個(gè)象素的圖形的顯示裝置，顯示元素以具有預(yù)定位數(shù)的點(diǎn)陣形式安置在掃描和信號(hào)電極的交叉處，該顯示控制裝置包括一個(gè)第一驅(qū)動(dòng)電路，用來(lái)分時(shí)地驅(qū)動(dòng)掃描電極；一個(gè)第二驅(qū)動(dòng)電路，用來(lái)驅(qū)動(dòng)信號(hào)電極，同時(shí)在掃描電極的每一驅(qū)動(dòng)轉(zhuǎn)換間隔保持象素?cái)?shù)據(jù)行，一個(gè)能夠存儲(chǔ)代碼數(shù)據(jù)的顯示RAM，一個(gè)圖形數(shù)據(jù)存儲(chǔ)器，用來(lái)根據(jù)相應(yīng)于從顯示RAM按順序讀出的代碼數(shù)據(jù)的顯示圖形輸出象素?cái)?shù)據(jù)，一個(gè)象素?cái)?shù)據(jù)行提供電路，用來(lái)接收從圖形數(shù)據(jù)存儲(chǔ)器中順序輸出的象素?cái)?shù)據(jù)行，并根據(jù)象素?cái)?shù)據(jù)把向第二驅(qū)動(dòng)電路提供象素?cái)?shù)據(jù)行的定時(shí)改變一預(yù)定量，以及渦卷量控制裝置，用來(lái)可變地控制象素?cái)?shù)據(jù)行提供電路的輸出定時(shí)改變量。
2.如權(quán)利要求1所述的顯示控制裝置，還包括渦卷顯示行控制電路，用來(lái)可變地控制其輸出定時(shí)要由象素?cái)?shù)據(jù)行提供電路改變的象素?cái)?shù)據(jù)行的顯示行。
3.如權(quán)利要求1所述的顯示控制裝置，還包括渦卷顯示位控制裝置，用來(lái)可變地控制其輸出定時(shí)要由象素?cái)?shù)據(jù)行提供電路改變的象素?cái)?shù)據(jù)行的位的位置。
4.如權(quán)利要求1所述的顯示控制裝置，其中象素?cái)?shù)據(jù)行提供電路具有一個(gè)移位電路，用來(lái)串行地保持順序從圖形數(shù)據(jù)存儲(chǔ)器按象素順序地輸出的象素?cái)?shù)據(jù)行，以及一個(gè)選擇電路，用來(lái)在移位電路的每一存儲(chǔ)級(jí)選擇輸入和輸出節(jié)點(diǎn)之一，使所選的節(jié)點(diǎn)成為其輸出。
5.如權(quán)利要求4所述的顯示控制裝置，其中渦卷量控制裝置包括第一存儲(chǔ)裝置，用來(lái)可重寫(xiě)地存儲(chǔ)渦卷量，渦卷量用來(lái)在數(shù)據(jù)行提供電路中指定輸出定時(shí)改變量。
6.如權(quán)利要求5所述的顯示控制裝置，其中渦卷量控制裝置包括第二存儲(chǔ)裝置，用來(lái)可重寫(xiě)地存儲(chǔ)要被渦卷的渦卷行，一個(gè)行檢查電路，用來(lái)檢查當(dāng)前顯示行是否和由第二存儲(chǔ)裝置指定的渦卷行相一致，以及一個(gè)門(mén)電路，用來(lái)當(dāng)行檢查電路檢查到上述的一致時(shí)，使保持在第一存儲(chǔ)裝置內(nèi)的渦卷量供給所述選擇電路。
7.如權(quán)利要求3所述的顯示控制裝置，其中渦卷行控制裝置包括第三存儲(chǔ)裝置，用來(lái)可重寫(xiě)地存儲(chǔ)渦卷行上要被渦卷的渦卷位，以信一個(gè)位檢查電路，用來(lái)檢查當(dāng)前顯示位是否和由第三存儲(chǔ)裝置指定的渦卷位相一致。
8.如權(quán)利要求1所述的顯示控制裝置，其中渦卷量控制裝置包括一個(gè)用來(lái)產(chǎn)生渦卷周期信號(hào)從而調(diào)節(jié)渦卷速度的電路，以及一個(gè)渦卷計(jì)數(shù)器，用來(lái)和渦卷周期信號(hào)波動(dòng)同步地更新用于指定數(shù)據(jù)行提供電路的輸出定時(shí)改變量的渦卷量。
9.如權(quán)利要求8所述的顯示控制裝置，其中渦卷量控制裝置包括第四存儲(chǔ)裝置，用于可重寫(xiě)地存儲(chǔ)第一控制數(shù)據(jù)，用來(lái)對(duì)所述電路指定渦卷周期信號(hào)的周期，從而產(chǎn)生渦卷周期信號(hào)，第二控制數(shù)據(jù)，用來(lái)對(duì)渦卷計(jì)數(shù)器指定計(jì)數(shù)方向，以及第二控制數(shù)據(jù)，用來(lái)指示全部渦卷量;以及渦卷結(jié)束檢查電路，用來(lái)復(fù)位渦卷計(jì)數(shù)器，以便檢查渦卷計(jì)數(shù)器的輸出已經(jīng)達(dá)第四存儲(chǔ)裝置中存儲(chǔ)的第三控制數(shù)據(jù)。
10.如權(quán)利要求5所述的顯示控制裝置，進(jìn)一步包括接口裝置，用來(lái)使第一存儲(chǔ)裝置和外部相接口，所述接口裝置包括一個(gè)與第一存儲(chǔ)裝置的輸入相連的內(nèi)部總線，一個(gè)串行時(shí)鐘輸入端，一個(gè)串行數(shù)據(jù)輸入端，一個(gè)串行存儲(chǔ)電路，它連接于所述串行數(shù)據(jù)輸入端，并具有幾個(gè)鎖存電路，一個(gè)并行數(shù)據(jù)鎖存電路，其并行輸入端與包含在串行存儲(chǔ)電路中的預(yù)定級(jí)的各個(gè)鎖存電路的輸出節(jié)點(diǎn)相連，其并行輸出端與內(nèi)部總線相連，一個(gè)同步位串檢查電路，具有一個(gè)與并行數(shù)據(jù)鎖存電路輸入端相連的輸入端，和一個(gè)與多個(gè)鎖存電路中其它鎖存電路輸出的輸出端相連的輸入端，并且當(dāng)其輸入為預(yù)定的邏輯值時(shí)，輸出一個(gè)第一信號(hào)，一個(gè)讀取控制數(shù)據(jù)鎖存電路，用來(lái)通過(guò)所述第一信號(hào)取出在其輸出不與所述邏輯電路相連的鎖存電路中存儲(chǔ)的數(shù)據(jù)，以及一個(gè)傳遞控制計(jì)數(shù)器，其計(jì)數(shù)操作由第一信號(hào)復(fù)位，并用來(lái)控制并行數(shù)據(jù)鎖存電路的鎖存定時(shí)。
11.如權(quán)利要求10所述的顯示控制裝置，其中接口電路包括一個(gè)串行數(shù)據(jù)輸出端，以及一個(gè)并/串轉(zhuǎn)換電路，其輸入與內(nèi)部總線并聯(lián)，其輸出連接于串行數(shù)據(jù)輸出端，串行輸出與時(shí)鐘信號(hào)同步，并且其中傳遞控制計(jì)數(shù)器還根據(jù)其計(jì)數(shù)產(chǎn)生一個(gè)用來(lái)控制并/串轉(zhuǎn)換電路的輸出起始定時(shí)的控制信號(hào)。
12.一種顯示控制電路，用來(lái)使顯示裝置顯示與從中央處理單元接收到的數(shù)據(jù)相應(yīng)的圖形，包括一個(gè)存儲(chǔ)器，用來(lái)保持來(lái)自中央處理單元的數(shù)據(jù)，一個(gè)地址電路，用來(lái)指定存儲(chǔ)器的地址，第一轉(zhuǎn)換裝置，用來(lái)把從中央處理單元接收到的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，以及寫(xiě)裝置，用來(lái)把第一轉(zhuǎn)換裝置接收到的數(shù)據(jù)寫(xiě)入由地址電路指定的存儲(chǔ)器的地址中。
13.如權(quán)利要求12所述的顯示控制裝置，其中第一轉(zhuǎn)換裝置包括用來(lái)把串行數(shù)據(jù)和外部時(shí)鐘信號(hào)同步地轉(zhuǎn)換成并行數(shù)據(jù)的裝置。
14.如權(quán)利要求13所述的顯示控制裝置，還包括第二轉(zhuǎn)換裝置，用來(lái)把保持在存儲(chǔ)器中的并行數(shù)據(jù)和時(shí)鐘信號(hào)同步地轉(zhuǎn)換成串行數(shù)據(jù)。
15.如權(quán)利要求14所述的顯示控制裝置，其中第一轉(zhuǎn)換裝置，第二轉(zhuǎn)換裝置，地址電路，存儲(chǔ)器以及寫(xiě)裝置被制造在一個(gè)半導(dǎo)體基片上。
16.如權(quán)利要求15所述的顯示控制裝置，還包括用來(lái)輸出串行數(shù)據(jù)的第一外部端子，用來(lái)接收串行數(shù)據(jù)的第二外部端子，以及用來(lái)接收時(shí)鐘信號(hào)的第三外部端子。
17.如權(quán)利要求16所述的顯示控制裝置，還包括用來(lái)對(duì)所述存儲(chǔ)器讀取的讀取裝置，以及圖形形成裝置，用來(lái)把由讀取裝置從存儲(chǔ)器中讀出的數(shù)據(jù)轉(zhuǎn)換成在顯示裝置上要被顯示的圖形。
全文摘要
CPU把相應(yīng)于液晶顯示部分的顯示字符碼寫(xiě)入顯示RAM中，從而使任何需要的字符從字符發(fā)生器ROM中讀出并被顯示，提供有渦卷顯示行指定寄存器，用來(lái)指定要被渦卷的顯示行，以及渦卷點(diǎn)量寄存器，用來(lái)按象素指定渦卷量。渦卷寄存器對(duì)線段移位寄存器提供字符數(shù)據(jù)，該字符數(shù)據(jù)相對(duì)于指定的顯示行上的字符數(shù)據(jù)被延遲指定的點(diǎn)數(shù)，并且使顯示行被顯示。
文檔編號(hào)G09G5/34GK1113019SQ9411936
公開(kāi)日1995年12月6日 申請(qǐng)日期1994年12月5日 優(yōu)先權(quán)日1993年12月7日
發(fā)明者橫田善和, 坂卷五郎, 谷邦彥 申請(qǐng)人:株式會(huì)社日立制作所