本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

隨著顯示技術(shù)的飛速發(fā)展，顯示面板越來(lái)越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅(qū)動(dòng)(Gate Driver on Array，GOA)技術(shù)將薄膜晶體管(Thin Film Transistor，TFT)柵極開(kāi)關(guān)電路集成在顯示面板的陣列基板上以形成對(duì)顯示面板的掃描驅(qū)動(dòng)，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對(duì)稱和窄邊框的美觀設(shè)計(jì)；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產(chǎn)能和良率。

一般的柵極驅(qū)動(dòng)電路均是由多個(gè)級(jí)聯(lián)的移位寄存器組成，通過(guò)各級(jí)移位寄存器實(shí)現(xiàn)依次向顯示面板上的各行柵線輸入掃描信號(hào)。目前，在各級(jí)移位寄存器將掃描信號(hào)的有效脈沖信號(hào)輸出完成后，在移位寄存器的驅(qū)動(dòng)信號(hào)輸出端處于低電位維持階段時(shí)，下拉晶體管在下拉節(jié)點(diǎn)的信號(hào)的控制下將低電位的參考信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以使驅(qū)動(dòng)信號(hào)輸出端處于低電位的輸出狀態(tài)。然而在低電位維持階段，下拉晶體管的柵極的電位會(huì)出現(xiàn)泄漏，即下拉節(jié)點(diǎn)的信號(hào)的電位會(huì)發(fā)生變化，導(dǎo)致下拉晶體管不能完全開(kāi)啟，甚至可能會(huì)導(dǎo)致下拉晶體管截止，從而造成驅(qū)動(dòng)信號(hào)輸出端不能維持低電位的情況，降低了移位寄存器的穩(wěn)定性，進(jìn)而可能會(huì)造成顯示出現(xiàn)異常。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，用以在低電位維持階段補(bǔ)償下拉節(jié)點(diǎn)的電位，使下拉晶體管可以維持開(kāi)啟的狀態(tài)。

因此，本發(fā)明實(shí)施例提供了一種移位寄存器，包括：輸入模塊、復(fù)位模塊、電位維持模塊、節(jié)點(diǎn)控制模塊、第一輸出模塊、第二輸出模塊；其中，

所述輸入模塊分別與輸入信號(hào)端以及第一節(jié)點(diǎn)相連；所述輸入模塊用于在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述復(fù)位模塊分別與復(fù)位信號(hào)端、參考信號(hào)端以及所述第一節(jié)點(diǎn)相連；所述復(fù)位模塊用于在所述復(fù)位信號(hào)端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述電位維持模塊分別與時(shí)鐘信號(hào)端以及第二節(jié)點(diǎn)相連；所述電位維持模塊用于在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述時(shí)鐘信號(hào)端與所述第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；

所述節(jié)點(diǎn)控制模塊分別與所述輸入信號(hào)端、所述復(fù)位信號(hào)端、所述參考信號(hào)端、所述第二節(jié)點(diǎn)以及所述移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；所述節(jié)點(diǎn)控制模塊用于在所述輸入信號(hào)端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，在所述復(fù)位信號(hào)端的控制下將所述復(fù)位信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，以及在所述驅(qū)動(dòng)信號(hào)輸出端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

所述第一輸出模塊分別與所述時(shí)鐘信號(hào)端、所述第一節(jié)點(diǎn)以及所述驅(qū)動(dòng)信號(hào)輸出端相連；所述第一輸出模塊用于在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；

所述第二輸出模塊分別與所述參考信號(hào)端、所述第二節(jié)點(diǎn)以及所述驅(qū)動(dòng)信號(hào)輸出端相連；所述第二輸出模塊用于在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述電位維持模塊包括：第一電容；其中，

所述第一電容的一端與所述時(shí)鐘信號(hào)端相連，另一端與所述第二節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述輸入模塊包括：第一開(kāi)關(guān)晶體管；其中，

所述第一開(kāi)關(guān)晶體管的柵極和源極均與所述輸入信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述復(fù)位模塊包括：第二開(kāi)關(guān)晶體管；其中，

所述第二開(kāi)關(guān)晶體管的柵極與所述復(fù)位信號(hào)端相連，源極與所述參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述節(jié)點(diǎn)控制模塊包括：第三開(kāi)關(guān)晶體管、第四開(kāi)關(guān)晶體管以及第五開(kāi)關(guān)晶體管；其中，

所述第三開(kāi)關(guān)晶體管的柵極與所述輸入信號(hào)端相連，源極與所述參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連；

所述第四開(kāi)關(guān)晶體管的柵極和源極均與所述復(fù)位信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連；

所述第五開(kāi)關(guān)晶體管的柵極與所述驅(qū)動(dòng)信號(hào)輸出端相連，源極與所述參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸出模塊包括：第六開(kāi)關(guān)晶體管與第二電容；其中，

所述第六開(kāi)關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述時(shí)鐘信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連；

所述第二電容的一端與所述第一節(jié)點(diǎn)相連，另一端與所述驅(qū)動(dòng)信號(hào)輸出端相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出模塊包括：第七開(kāi)關(guān)晶體管；其中，

所述第七開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述驅(qū)動(dòng)信號(hào)輸出端相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，還包括：第一節(jié)點(diǎn)穩(wěn)定模塊；其中，

所述第一節(jié)點(diǎn)穩(wěn)定模塊分別與所述參考信號(hào)端、所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)相連；所述第一節(jié)點(diǎn)穩(wěn)定模塊用于在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一節(jié)點(diǎn)穩(wěn)定模塊包括：第八開(kāi)關(guān)晶體管；其中，

所述第八開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，還包括：第二節(jié)點(diǎn)穩(wěn)定模塊；其中，

所述第二節(jié)點(diǎn)穩(wěn)定模塊分別與節(jié)點(diǎn)穩(wěn)定控制信號(hào)端以及所述第二節(jié)點(diǎn)相連；所述第二節(jié)點(diǎn)穩(wěn)定模塊用于在所述節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的控制下將所述節(jié)點(diǎn)控制信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二節(jié)點(diǎn)穩(wěn)定模塊包括：第九開(kāi)關(guān)晶體管；其中，

所述第九開(kāi)關(guān)晶體管的柵極和源極均與所述節(jié)點(diǎn)穩(wěn)定控制信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的M個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器；其中，M為大于或等于3的整數(shù)；

第1級(jí)移位寄存器的輸入信號(hào)端與第一幀觸發(fā)信號(hào)端相連；

第2級(jí)移位寄存器的輸入信號(hào)端與第二幀觸發(fā)信號(hào)端相連；

第N級(jí)移位寄存器的輸入信號(hào)端分別與第N-2級(jí)移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；

第N-2級(jí)移位寄存器的復(fù)位信號(hào)端分別與第N級(jí)移位寄存器的驅(qū)動(dòng)信號(hào)輸出端相連；其中，N為大于或等于3且小于或等于M的整數(shù)。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述任一種移位寄存器的驅(qū)動(dòng)方法，包括：第一階段、第二階段、第三階段、第四階段以及第五階段；其中，

在所述第一階段，所述輸入模塊在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第一輸出模塊在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述節(jié)點(diǎn)控制模塊在所述輸入信號(hào)端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

在所述第二階段，所述第一輸出模塊在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述節(jié)點(diǎn)控制模塊在所述驅(qū)動(dòng)信號(hào)輸出端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

在所述第三階段，所述第一輸出模塊在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述電位維持模塊在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述時(shí)鐘信號(hào)端與所述第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；

在所述第四階段，所述復(fù)位模塊在所述復(fù)位信號(hào)端的控制下將所述參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述節(jié)點(diǎn)控制模塊在所述復(fù)位信號(hào)端的控制下將所述復(fù)位信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；所述第二輸出模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；

在所述第五階段，所述電位維持模塊在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述時(shí)鐘信號(hào)端與所述第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；所述第二輸出模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各所述移位寄存器還包括所述第一節(jié)點(diǎn)穩(wěn)定模塊時(shí)，所述驅(qū)動(dòng)方法還包括：

在所述第四階段，所述第一節(jié)點(diǎn)穩(wěn)定模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

在所述第五階段，所述所述第一節(jié)點(diǎn)穩(wěn)定模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；和/或，

在各所述移位寄存器還包括所述第二節(jié)點(diǎn)穩(wěn)定模塊時(shí)，所述驅(qū)動(dòng)方法還包括：在所述第四階段，所述第二節(jié)點(diǎn)穩(wěn)定模塊在所述節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的控制下將所述節(jié)點(diǎn)控制信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包括：輸入模塊、復(fù)位模塊、節(jié)點(diǎn)控制模塊、電位維持模塊、第一輸出模塊、第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；電位維持模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端與第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；節(jié)點(diǎn)控制模塊用于在輸入信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，在復(fù)位信號(hào)端的控制下將復(fù)位信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在驅(qū)動(dòng)信號(hào)輸出端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，通過(guò)上述六個(gè)模塊的相互配合，可以使電位維持模塊保持第二節(jié)點(diǎn)的電位，以保證第二輸出模塊的正常輸出，從而提高了移位寄存器的輸出穩(wěn)定性，使驅(qū)動(dòng)信號(hào)輸出端的輸出更加穩(wěn)定。

附圖說(shuō)明

圖1a為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖之一；

圖1b為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖之二；

圖2a為圖1a所示的移位寄存器的具體結(jié)構(gòu)示意圖之一；

圖2b為圖1a所示的移位寄存器的具體結(jié)構(gòu)示意圖之二；

圖3a為圖1b所示的移位寄存器的具體結(jié)構(gòu)示意圖之一；

圖3b為圖1b所示的移位寄存器的具體結(jié)構(gòu)示意圖之二；

圖4a為圖3a所示的移位寄存器的輸入輸出時(shí)序圖；

圖4b為圖3b所示的移位寄存器的輸入輸出時(shí)序圖；

圖5為本發(fā)明實(shí)施例提供的驅(qū)動(dòng)方法的流程圖；

圖6為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置的具體實(shí)施方式進(jìn)行詳細(xì)的說(shuō)明。應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

本發(fā)明實(shí)施例提供了一種移位寄存器，如圖1a和圖1b所示，包括：輸入模塊1、復(fù)位模塊2、電位維持模塊3、節(jié)點(diǎn)控制模塊4、第一輸出模塊5、第二輸出模塊6；其中，

輸入模塊1分別與輸入信號(hào)端Input以及第一節(jié)點(diǎn)A相連；輸入模塊1用于在輸入信號(hào)端Input的控制下將輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A；

復(fù)位模塊2分別與復(fù)位信號(hào)端Reset、參考信號(hào)端VSS以及第一節(jié)點(diǎn)A相連；復(fù)位模塊2用于在復(fù)位信號(hào)端Reset的控制下將參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A；

電位維持模塊3分別與時(shí)鐘信號(hào)端CLK以及第二節(jié)點(diǎn)B相連；電位維持模塊3用于在第二節(jié)點(diǎn)B處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端CLK與第二節(jié)點(diǎn)B之間的電壓差穩(wěn)定；

節(jié)點(diǎn)控制模塊4分別與輸入信號(hào)端Input、復(fù)位信號(hào)端Reset、參考信號(hào)端VSS、第二節(jié)點(diǎn)B以及移位寄存器的驅(qū)動(dòng)信號(hào)輸出端Output相連；節(jié)點(diǎn)控制模塊4用于在輸入信號(hào)端Input的控制下將參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B，在復(fù)位信號(hào)端Reset的控制下將復(fù)位信號(hào)端Reset的信號(hào)提供給第二節(jié)點(diǎn)B，以及在驅(qū)動(dòng)信號(hào)輸出端Output的控制下將參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B；

第一輸出模塊5分別與時(shí)鐘信號(hào)端CLK、第一節(jié)點(diǎn)A以及驅(qū)動(dòng)信號(hào)輸出端Output相連；第一輸出模塊5用于在第一節(jié)點(diǎn)A的信號(hào)的控制下將時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，以及在第一節(jié)點(diǎn)A處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)A與驅(qū)動(dòng)信號(hào)輸出端Output之間的電壓差穩(wěn)定；

第二輸出模塊6分別與參考信號(hào)端VSS、第二節(jié)點(diǎn)B以及驅(qū)動(dòng)信號(hào)輸出端Output相連；第二輸出模塊6用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。

本發(fā)明實(shí)施例提供的上述移位寄存器，包括：輸入模塊、復(fù)位模塊、節(jié)點(diǎn)控制模塊、電位維持模塊、第一輸出模塊、第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；電位維持模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端與第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；節(jié)點(diǎn)控制模塊用于在輸入信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，在復(fù)位信號(hào)端的控制下將復(fù)位信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在驅(qū)動(dòng)信號(hào)輸出端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，本發(fā)明實(shí)施例提供的上述移位寄存器通過(guò)上述六個(gè)模塊的相互配合，可以使電位維持模塊保持第二節(jié)點(diǎn)的電位，以保證第二輸出模塊的正常輸出，從而提高了移位寄存器的輸出穩(wěn)定性，使驅(qū)動(dòng)信號(hào)輸出端的輸出更加穩(wěn)定。

需要說(shuō)明的是，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，參考信號(hào)端為低電位；或者，當(dāng)輸入信號(hào)端的有效脈沖信號(hào)為低電位時(shí)，參考信號(hào)端為高電位。

進(jìn)一步地，為了使第一節(jié)點(diǎn)的電位處于穩(wěn)定狀態(tài)，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖1b所示，還包括：第一節(jié)點(diǎn)穩(wěn)定模塊7；其中，

第一節(jié)點(diǎn)穩(wěn)定模塊7分別與參考信號(hào)端VSS、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；第一節(jié)點(diǎn)穩(wěn)定模塊7用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A。

進(jìn)一步地，為了使第二節(jié)點(diǎn)的電位處于穩(wěn)定狀態(tài)，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖1b所示，還包括：第二節(jié)點(diǎn)穩(wěn)定模塊8；其中，

第二節(jié)點(diǎn)穩(wěn)定模塊8分別與節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS以及第二節(jié)點(diǎn)B相連；第二節(jié)點(diǎn)穩(wěn)定模塊8用于在節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的控制下將節(jié)點(diǎn)控制信號(hào)端CS的信號(hào)提供給第二節(jié)點(diǎn)B。

較佳地，為了使第一節(jié)點(diǎn)的電位以及第二節(jié)點(diǎn)的電位處于穩(wěn)定狀態(tài)，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖1b所示，還包括：第一節(jié)點(diǎn)穩(wěn)定模塊7與第二節(jié)點(diǎn)穩(wěn)定模塊8；；其中，

第一節(jié)點(diǎn)穩(wěn)定模塊7分別與參考信號(hào)端VSS、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；第一節(jié)點(diǎn)穩(wěn)定模塊7用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A；

第二節(jié)點(diǎn)穩(wěn)定模塊8分別與節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS以及第二節(jié)點(diǎn)B相連；第二節(jié)點(diǎn)穩(wěn)定模塊8用于在節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的控制下將節(jié)點(diǎn)控制信號(hào)端CS的信號(hào)提供給第二節(jié)點(diǎn)B。

進(jìn)一步地，為了減少信號(hào)線的數(shù)量，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，節(jié)點(diǎn)穩(wěn)定控制信號(hào)端與復(fù)位信號(hào)端為同一信號(hào)端。

下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，本實(shí)施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，輸入模塊1具體可以包括：第一開(kāi)關(guān)晶體管M1；其中，

第一開(kāi)關(guān)晶體管M1的柵極和源極均與輸入信號(hào)端Input相連，漏極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第一開(kāi)關(guān)晶體管M1可以為N型開(kāi)關(guān)晶體管?；蛘撸?dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第一開(kāi)關(guān)晶體管M1也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)?shù)谝婚_(kāi)關(guān)晶體管在輸入信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明移位寄存器中輸入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，復(fù)位模塊2具體可以包括：第二開(kāi)關(guān)晶體管M2；其中，

第二開(kāi)關(guān)晶體管M2的柵極與復(fù)位信號(hào)端Reset相連，源極與參考信號(hào)端VSS相連，漏極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第二開(kāi)關(guān)晶體管M2可以為N型開(kāi)關(guān)晶體管?；蛘?，當(dāng)復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第二開(kāi)關(guān)晶體管M2也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第二開(kāi)關(guān)晶體管在復(fù)位信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明移位寄存器中復(fù)位模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，復(fù)位模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，電位維持模塊3具體可以包括：第一電容C1；其中，

第一電容C1的一端與時(shí)鐘信號(hào)端CLK相連，另一端與第二節(jié)點(diǎn)B相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，由于第一電容的自舉作用可以保持第一電容兩端的電壓差穩(wěn)定，即保持第二節(jié)點(diǎn)與時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定。

以上僅是舉例說(shuō)明移位寄存器中電位維持模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，電位維持模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，節(jié)點(diǎn)控制模塊4具體可以包括：第三開(kāi)關(guān)晶體管M3、第四開(kāi)關(guān)晶體管M4以及第五開(kāi)關(guān)晶體管M5；其中，

第三開(kāi)關(guān)晶體管M3的柵極與輸入信號(hào)端Input相連，源極與參考信號(hào)端VSS相連，漏極與第二節(jié)點(diǎn)B相連；

第四開(kāi)關(guān)晶體管M4的柵極和源極均與復(fù)位信號(hào)端Reset相連，漏極與第二節(jié)點(diǎn)B相連；

第五開(kāi)關(guān)晶體管M5的柵極與驅(qū)動(dòng)信號(hào)輸出端Output相連，源極與參考信號(hào)端VSS相連，漏極與第二節(jié)點(diǎn)B相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第三開(kāi)關(guān)晶體管M3和第五開(kāi)關(guān)晶體管M5可以為N型開(kāi)關(guān)晶體管?；蛘?，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第三開(kāi)關(guān)晶體管M3和第五開(kāi)關(guān)晶體管M5也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第四開(kāi)關(guān)晶體管M4可以為N型開(kāi)關(guān)晶體管?；蛘撸?dāng)復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第四開(kāi)關(guān)晶體管M4也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第三開(kāi)關(guān)晶體管在輸入信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第四開(kāi)關(guān)晶體管在復(fù)位信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將復(fù)位信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第五開(kāi)關(guān)晶體管在驅(qū)動(dòng)信號(hào)輸出端的控制下處于導(dǎo)通狀態(tài)時(shí)，將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)。

以上僅是舉例說(shuō)明移位寄存器中節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，第一輸出模塊5具體可以包括：第六開(kāi)關(guān)晶體管M6與第二電容C2；其中，

第六開(kāi)關(guān)晶體管M6的柵極與第一節(jié)點(diǎn)A相連，源極與時(shí)鐘信號(hào)端CLK相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連；

第二電容C2的一端與第一節(jié)點(diǎn)A相連，另一端與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第六開(kāi)關(guān)晶體管M6可以為N型開(kāi)關(guān)晶體管。或者，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第六開(kāi)關(guān)晶體管M6也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第六開(kāi)關(guān)晶體管在第一節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，由于第二電容的自舉作用可以保持第二電容兩端的電壓差穩(wěn)定，即保持第一節(jié)點(diǎn)與時(shí)鐘信號(hào)端之間的電壓差穩(wěn)定。

以上僅是舉例說(shuō)明移位寄存器中第一輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a至圖3b所示，第二輸出模塊6具體可以包括：第七開(kāi)關(guān)晶體管M7；其中，

第七開(kāi)關(guān)晶體管M7的柵極與第二節(jié)點(diǎn)B相連，源極與參考信號(hào)端VSS相連，漏極與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，第七開(kāi)關(guān)晶體管M7可以為N型開(kāi)關(guān)晶體管。或者，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，第七開(kāi)關(guān)晶體管M7也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第七開(kāi)關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

以上僅是舉例說(shuō)明移位寄存器中第二輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a和圖3b所示，第一節(jié)點(diǎn)穩(wěn)定模塊7具體可以包括：第八開(kāi)關(guān)晶體管M8；其中，

第八開(kāi)關(guān)晶體管M8的柵極與第二節(jié)點(diǎn)B相連，源極與參考信號(hào)端VSS相連，漏極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖3a所示，第八開(kāi)關(guān)晶體管M8可以為N型開(kāi)關(guān)晶體管。或者，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖3b所示，第八開(kāi)關(guān)晶體管M8也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第八開(kāi)關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明移位寄存器中第一節(jié)點(diǎn)穩(wěn)定模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一節(jié)點(diǎn)穩(wěn)定模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3a和圖3b所示，第二節(jié)點(diǎn)穩(wěn)定模塊8具體可以包括：第九開(kāi)關(guān)晶體管M9；其中，

第九開(kāi)關(guān)晶體管M9的柵極和源極均與節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS相連，漏極與第二節(jié)點(diǎn)B相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的有效脈沖信號(hào)為高電位時(shí)，如圖3a所示，第九開(kāi)關(guān)晶體管M9可以為N型開(kāi)關(guān)晶體管?；蛘撸?dāng)節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的有效脈沖信號(hào)為低電位時(shí)，如圖3b所示，第九開(kāi)關(guān)晶體管M9也可以為P型開(kāi)關(guān)晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第九開(kāi)關(guān)晶體管在節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明移位寄存器中第二節(jié)點(diǎn)穩(wěn)定模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二節(jié)點(diǎn)穩(wěn)定模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不作限定。

較佳地，為了降低制備工藝，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a和圖3a所示，所有開(kāi)關(guān)晶體管均可以為N型開(kāi)關(guān)晶體管；或者，當(dāng)輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b和圖3b所示，所有開(kāi)關(guān)晶體管均可以為P型開(kāi)關(guān)晶體管，在此不作限定。

進(jìn)一步的，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，N型開(kāi)關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；P型開(kāi)關(guān)晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說(shuō)明的是，本發(fā)明上述實(shí)施例中提到的開(kāi)關(guān)晶體管可以是非晶硅薄膜晶體管(a-Si TFT)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實(shí)施中，這些晶體管的源極和漏極根據(jù)晶體管類型以及輸入信號(hào)的不同，其功能可以互換，在此不做具體區(qū)分。

下面結(jié)合電路時(shí)序圖對(duì)本發(fā)明實(shí)施例提供的上述移位寄存器的工作過(guò)程作以描述。下述描述中以1表示高電位信號(hào)，0表示低電位信號(hào)，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發(fā)明實(shí)施例提供的上述移位寄存器的工作過(guò)程，而不是在具體實(shí)施時(shí)施加在各開(kāi)關(guān)晶體管的柵極上的電位。

實(shí)施例一、

以圖3a所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過(guò)程作以描述，其中，在圖3a所示的移位寄存器中，所有開(kāi)關(guān)晶體管均為N型開(kāi)關(guān)晶體管，各N型開(kāi)關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；參考信號(hào)端VSS的電位為低電位，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖4a所示，具體地，選取如圖4a所示的輸入輸出時(shí)序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4和第五階段T5五個(gè)階段。

在第一階段T1，Input＝1，Reset＝0，CLK＝0，CS＝0。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均導(dǎo)通。由于第一開(kāi)關(guān)晶體管M1導(dǎo)通將高電位的輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此第二電容C2充電，驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于第三開(kāi)關(guān)晶體管M3導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均截止。由于驅(qū)動(dòng)信號(hào)輸出端Output為低電位，因此第五開(kāi)關(guān)晶體管M5截止。由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止。由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止。

在第二階段T2，前半階段，Input＝0，Reset＝0，CLK＝0，CS＝0。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為高電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。

后半階段，Input＝0，Reset＝0，CLK＝1，CS＝0。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為高電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于第二電容C2連接于第一節(jié)點(diǎn)A和驅(qū)動(dòng)信號(hào)輸出端Output之間，由于第二電容C2的自舉作用，為了保持第二電容C2兩端電壓差的穩(wěn)定，因此第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，因此第六開(kāi)關(guān)晶體管M6完全導(dǎo)通，從而使高電位的時(shí)鐘信號(hào)端CLK的信號(hào)被無(wú)電壓損失的提供給驅(qū)動(dòng)信號(hào)輸出端Output，使得驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于驅(qū)動(dòng)信號(hào)輸出端Output為高電位，因此第五開(kāi)關(guān)晶體管M5導(dǎo)通。由于第五開(kāi)關(guān)晶體管M5導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均截止。

在第三階段T3，Input＝0，Reset＝0，CLK＝0，CS＝0。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為高電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。

在第四階段T4，Input＝0，Reset＝1，CLK＝0，CS＝1。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均導(dǎo)通。由于第四開(kāi)關(guān)晶體管M4導(dǎo)通將高電位的復(fù)位信號(hào)端Reset的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B為高電位，第一電容C1充電。由于CS＝1，因此第九開(kāi)關(guān)晶體管M9導(dǎo)通。由于第九開(kāi)關(guān)晶體管M9導(dǎo)通將高電位的節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的信號(hào)提供給第二節(jié)點(diǎn)B，使第二節(jié)點(diǎn)B進(jìn)一步為高電位。由于第二節(jié)點(diǎn)B為高電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于第二開(kāi)關(guān)晶體管M2導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為低電位，第二電容C2放電。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第六開(kāi)關(guān)晶體管M6截止。

在第五階段T5，前半階段，Input＝0，Reset＝0，CLK＝0，CS＝0。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第二節(jié)點(diǎn)B處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，由于第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差穩(wěn)定，因此第二節(jié)點(diǎn)B的電位保持為高電位，以保證第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通將低電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第六開(kāi)關(guān)晶體管M6截止。

后半時(shí)間段，Input＝0，Reset＝0，CLK＝1，CS＝0。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝0，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第二節(jié)點(diǎn)B處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，且CLK＝1以及第一電容C1連接于第二節(jié)點(diǎn)B和時(shí)鐘信號(hào)端CLK之間，因此第二節(jié)點(diǎn)B的電位被進(jìn)一步拉高，以保證第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8完全導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7完全導(dǎo)通可以將低電位的參考信號(hào)端VSS的信號(hào)被無(wú)電壓損失提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于第八開(kāi)關(guān)晶體管M8完全導(dǎo)通可以將低電位的參考信號(hào)端VSS的信號(hào)被無(wú)電壓損失的提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第六開(kāi)關(guān)晶體管M6截止。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第五階段之后，一直重復(fù)執(zhí)行第五階段的工作過(guò)程，直至下一幀開(kāi)始。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第五階段及第五階段之后，由于第一電容的自舉作用，可以使第二節(jié)點(diǎn)的電位保持為高電位的狀態(tài)，以保證第七開(kāi)關(guān)晶體管始終導(dǎo)通，以將低電位的參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，保持驅(qū)動(dòng)信號(hào)輸出端始終為低電位的狀態(tài)，從而提高移位寄存器的穩(wěn)定性，進(jìn)而將該移位寄存器應(yīng)用于顯示裝置時(shí)，可以提高顯示裝置的顯示穩(wěn)定性。

實(shí)施例二、

以圖3b所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過(guò)程作以描述，其中，在圖3b所示的移位寄存器中，所有開(kāi)關(guān)晶體管均為P型開(kāi)關(guān)晶體管，各P型開(kāi)關(guān)晶體管在低電位作用下導(dǎo)通，在高電位作用下截止；參考信號(hào)端VSS的電位為高電位，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖4b所示，具體地，選取如圖4b所示的輸入輸出時(shí)序圖中的第一階段T1、第二階段T2、第三階段T3、第四階段T4和第五階段T5五個(gè)階段。

在第一階段T1，Input＝0，Reset＝1，CLK＝1，CS＝1。

由于Input＝0，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均導(dǎo)通。由于第一開(kāi)關(guān)晶體管M1導(dǎo)通將低電位的輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此第二電容C2充電，驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于第三開(kāi)關(guān)晶體管M3導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均截止。由于驅(qū)動(dòng)信號(hào)輸出端Output為高電位，因此第五開(kāi)關(guān)晶體管M5截止。由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止。由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止。

在第二階段T2，前半階段，Input＝1，Reset＝1，CLK＝1，CS＝1。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為低電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。

后半階段，Input＝1，Reset＝1，CLK＝0，CS＝1。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為低電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于第二電容C2連接于第一節(jié)點(diǎn)A和驅(qū)動(dòng)信號(hào)輸出端Output之間，由于第二電容C2的自舉作用，為了保持第二電容C2兩端電壓差的穩(wěn)定，因此第一節(jié)點(diǎn)A的電位被進(jìn)一步拉低，因此第六開(kāi)關(guān)晶體管M6完全導(dǎo)通，從而使低電位的時(shí)鐘信號(hào)端CLK的信號(hào)被無(wú)電壓損失的提供給驅(qū)動(dòng)信號(hào)輸出端Output，使得驅(qū)動(dòng)信號(hào)輸出端Output為低電位，即輸出低電位的掃描信號(hào)。由于驅(qū)動(dòng)信號(hào)輸出端Output為低電位，因此第五開(kāi)關(guān)晶體管M5導(dǎo)通。由于第五開(kāi)關(guān)晶體管M5導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均截止。

在第三階段T3，Input＝1，Reset＝1，CLK＝1，CS＝1。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差穩(wěn)定，因此第一節(jié)點(diǎn)A的電位保持為低電位，以保證第六開(kāi)關(guān)晶體管M6導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。

在第四階段T4，Input＝1，Reset＝0，CLK＝1，CS＝0。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于Reset＝0，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均導(dǎo)通。由于第四開(kāi)關(guān)晶體管M4導(dǎo)通將低電位的復(fù)位信號(hào)端Reset的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B為低電位，第一電容C1充電。由于CS＝0，因此第九開(kāi)關(guān)晶體管M9導(dǎo)通。由于第九開(kāi)關(guān)晶體管M9導(dǎo)通將低電位的節(jié)點(diǎn)穩(wěn)定控制信號(hào)端CS的信號(hào)提供給第二節(jié)點(diǎn)B，使第二節(jié)點(diǎn)B進(jìn)一步為低電位。由于第二節(jié)點(diǎn)B為低電位，因此第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于第二開(kāi)關(guān)晶體管M2導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位，第二電容C2放電。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第六開(kāi)關(guān)晶體管M6截止。

在第五階段T5，前半階段，Input＝1，Reset＝1，CLK＝1，CS＝1。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第二節(jié)點(diǎn)B處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，由于第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差穩(wěn)定，因此第二節(jié)點(diǎn)B的電位保持為低電位，以保證第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通將高電位的參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第六開(kāi)關(guān)晶體管M6截止。

后半時(shí)間段，Input＝1，Reset＝1，CLK＝0，CS＝1。

由于Input＝1，因此第一開(kāi)關(guān)晶體管M1和第三開(kāi)關(guān)晶體管M3均截止，由于CS＝1，因此第九開(kāi)關(guān)晶體管M9截止，由于Reset＝1，因此第二開(kāi)關(guān)晶體管M2和第四開(kāi)關(guān)晶體管M4均截止，因此第二節(jié)點(diǎn)B處于浮接狀態(tài)。由于第二節(jié)點(diǎn)B處于浮接狀態(tài)，且CLK＝0以及第一電容C1連接于第二節(jié)點(diǎn)B和時(shí)鐘信號(hào)端CLK之間，因此第二節(jié)點(diǎn)B的電位被進(jìn)一步拉低，以保證第七開(kāi)關(guān)晶體管M7和第八開(kāi)關(guān)晶體管M8完全導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7完全導(dǎo)通可以將高電位的參考信號(hào)端VSS的信號(hào)被無(wú)電壓損失提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output為高電位，即輸出高電位的掃描信號(hào)。由于第八開(kāi)關(guān)晶體管M8完全導(dǎo)通可以將高電位的參考信號(hào)端VSS的信號(hào)被無(wú)電壓損失的提供給第一節(jié)點(diǎn)A，因此使第一節(jié)點(diǎn)A進(jìn)一步保證為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第六開(kāi)關(guān)晶體管M6截止。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第五階段之后，一直重復(fù)執(zhí)行第五階段的工作過(guò)程，直至下一幀開(kāi)始。

在本發(fā)明實(shí)施例提供的上述移位寄存器中，在第五階段及第五階段之后，由于第一電容的自舉作用，可以使第二節(jié)點(diǎn)的電位保持為低電位的狀態(tài)，以保證第七開(kāi)關(guān)晶體管始終導(dǎo)通，以將高電位的參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，保持驅(qū)動(dòng)信號(hào)輸出端始終為高電位的狀態(tài)，從而提高移位寄存器的穩(wěn)定性，進(jìn)而將該移位寄存器應(yīng)用于顯示裝置時(shí)，可以提高顯示裝置的顯示穩(wěn)定性。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述任一種移位寄存器的驅(qū)動(dòng)方法，如圖5所示，包括如下步驟：第一階段、第二階段、第三階段、第四階段以及第五階段；其中，

S501、在第一階段，輸入模塊在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一輸出模塊在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；節(jié)點(diǎn)控制模塊在輸入信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；

S502、在第二階段，第一輸出模塊在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；節(jié)點(diǎn)控制模塊在驅(qū)動(dòng)信號(hào)輸出端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；

S503、在第三階段，第一輸出模塊在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；電位維持模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端與第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；

S504、在第四階段，復(fù)位模塊在復(fù)位信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；節(jié)點(diǎn)控制模塊在復(fù)位信號(hào)端的控制下將復(fù)位信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

S505、在第五階段，電位維持模塊在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端與第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法，可以使電位維持模塊保持第二節(jié)點(diǎn)的電位，以保證第二輸出模塊的正常輸出，從而提高了移位寄存器的輸出穩(wěn)定性，使驅(qū)動(dòng)信號(hào)輸出端的輸出更加穩(wěn)定。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各移位寄存器還包括第一節(jié)點(diǎn)穩(wěn)定模塊時(shí)，驅(qū)動(dòng)方法還包括：

在第四階段，第一節(jié)點(diǎn)穩(wěn)定模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；

在第五階段，第一節(jié)點(diǎn)穩(wěn)定模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

或者，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各移位寄存器還包括第二節(jié)點(diǎn)穩(wěn)定模塊時(shí)，驅(qū)動(dòng)方法還包括：

在第四階段，第二節(jié)點(diǎn)穩(wěn)定模塊在節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的控制下將節(jié)點(diǎn)控制信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)。

較佳地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，在各移位寄存器還包括第一節(jié)點(diǎn)穩(wěn)定模塊與第二節(jié)點(diǎn)穩(wěn)定模塊時(shí)，驅(qū)動(dòng)方法還包括：

在第四階段，第一節(jié)點(diǎn)穩(wěn)定模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二節(jié)點(diǎn)穩(wěn)定模塊在節(jié)點(diǎn)穩(wěn)定控制信號(hào)端的控制下將節(jié)點(diǎn)控制信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；

在第五階段，第一節(jié)點(diǎn)穩(wěn)定模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，如圖6(圖6中是以每級(jí)移位寄存器中的節(jié)點(diǎn)穩(wěn)定控制信號(hào)端與復(fù)位信號(hào)端為同一信號(hào)端為例)所示，包括級(jí)聯(lián)的M個(gè)本發(fā)明實(shí)施例提供的移位寄存器：SR(1)、SR(2)…SR(N-2)、SR(N-1)、SR(N)、SR(N+1)、SR(N+2)、SR(N+3)…SR(M-1)、SR(M)，其中，M為大于或等于3的整數(shù)；

第1級(jí)移位寄存器SR(1)的輸入信號(hào)端Input與第一幀觸發(fā)信號(hào)端STV1相連；

第2級(jí)移位寄存器SR(2)的輸入信號(hào)端Input與第二幀觸發(fā)信號(hào)端STV2相連；

第N級(jí)移位寄存器SR(N)的輸入信號(hào)端Input分別與第N-2級(jí)移位寄存器SR(N-2)的驅(qū)動(dòng)信號(hào)輸出端Output相連；

第N-2級(jí)移位寄存器SR(N-2)的復(fù)位信號(hào)端Reset分別與第N級(jí)移位寄存器SR(N)的驅(qū)動(dòng)信號(hào)輸出端Output相連；其中，N為大于或等于3且小于或等于M的整數(shù)。

具體地，上述柵極驅(qū)動(dòng)電路中的每個(gè)移位寄存器的具體結(jié)構(gòu)與本發(fā)明上述移位寄存器在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。

較佳地，在具體實(shí)施時(shí)，為了減少信號(hào)線的數(shù)量，每級(jí)移位寄存器中的節(jié)點(diǎn)穩(wěn)定控制信號(hào)端與輸入信號(hào)端為同一信號(hào)端。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路中，如圖6所示，各級(jí)移位寄存器的參考信號(hào)端VSS均與同一直流參考端vss相連。第4k-3級(jí)移位寄存器的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端第一時(shí)鐘端ck1相連，第4k-2級(jí)移位寄存器的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端第二時(shí)鐘端ck2相連，第4k-1級(jí)移位寄存器的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端第三時(shí)鐘端ck3相連，第4k級(jí)移位寄存器的時(shí)鐘信號(hào)端CLK與第四時(shí)鐘端ck4相連；其中，k為大于或等于1的整數(shù)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述顯示裝置中，如圖6所示，還包括多條柵線：Gate1、Gate2、Gate3、Gate4…GateN-2、GateN-1、GateN、GateN+1、GateN+2、GateN+3…GateM-3、GateM-2、GateM-1、GateM，每一條柵線GateN對(duì)應(yīng)連接?xùn)艠O驅(qū)動(dòng)電路中的一個(gè)移位寄存器SR(N)的驅(qū)動(dòng)信號(hào)輸出端Output_N。通過(guò)該柵極驅(qū)動(dòng)電路中的各級(jí)移位寄存器SR(1)、SR(2)…SR(N-2)、SR(N-1)、SR(N)、SR(N+1)、SR(N+2)、SR(N+3)….SR(M-1)、SR(M)分別向?qū)?yīng)的柵線Gate1、Gate2、Gate3、Gate4…GateN-2、GateN-1、GateN、GateN+1、GateN+2、GateN+3…GateM-3、GateM-2、GateM-1、GateM提供掃描信號(hào)，其具體實(shí)施可參見(jiàn)上述柵極驅(qū)動(dòng)電路的描述，相同之處不再贅述。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述顯示裝置中，如圖6所示，柵極驅(qū)動(dòng)電路可以設(shè)置在顯示裝置中的顯示面板的兩側(cè)。當(dāng)然，柵極驅(qū)動(dòng)電路也可以設(shè)置在顯示裝置中的顯示面板的同一側(cè)，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述顯示裝置中，該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對(duì)于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。

本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包括：輸入模塊、復(fù)位模塊、節(jié)點(diǎn)控制模塊、電位維持模塊、第一輸出模塊、第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；電位維持模塊用于在第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持時(shí)鐘信號(hào)端與第二節(jié)點(diǎn)之間的電壓差穩(wěn)定；節(jié)點(diǎn)控制模塊用于在輸入信號(hào)端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，在復(fù)位信號(hào)端的控制下將復(fù)位信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在驅(qū)動(dòng)信號(hào)輸出端的控制下將參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，通過(guò)上述六個(gè)模塊的相互配合，可以使電位維持模塊保持第二節(jié)點(diǎn)的電位，以保證第二輸出模塊的正常輸出，從而提高了移位寄存器的輸出穩(wěn)定性，使驅(qū)動(dòng)信號(hào)輸出端的輸出更加穩(wěn)定。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。