一種像素電路及其驅(qū)動(dòng)方法、顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種像素電路及其驅(qū)動(dòng)方法、顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，消除相鄰兩個(gè)顯示信號(hào)之間的干擾。包括：第一晶體管，第二晶體管，第三晶體管，第四晶體管，第五晶體管，第六晶體管、存儲(chǔ)電容以及發(fā)光器件。本發(fā)明適用于制造顯示面板。
【專利說明】一種像素電路及其驅(qū)動(dòng)方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種像素電路及其驅(qū)動(dòng)方法、顯示裝置。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的急速進(jìn)步，作為顯示裝置核心的半導(dǎo)體元件技術(shù)也隨之得到了飛躍性的進(jìn)步。對(duì)于現(xiàn)有的顯示裝置而言，有機(jī)發(fā)光二極管(Organic Light Emitting Diode,OLED)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和可制作在柔性襯底上等特點(diǎn)而越來越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。OLED按驅(qū)動(dòng)方式可分為PMOLED (Passive Matrix Driving 0LED，無源矩陣驅(qū)動(dòng)有機(jī)發(fā)光二極管)和 AMOLED (ActiveMatrix Driving 0LED，有源矩陣驅(qū)動(dòng)有機(jī)發(fā)光二極管)兩種，由于AMOLED顯示器具有低制造成本、高應(yīng)答速度、省電、可用于便攜式設(shè)備的直流驅(qū)動(dòng)、工作溫度范圍大等等優(yōu)點(diǎn)而可望成為取代IXD(liquid crystal display,液晶顯示器)的下一代新型平面顯示器。
[0003]現(xiàn)有的AMOLED像素電路結(jié)構(gòu)如圖1所示，當(dāng)晶體管Tl打開時(shí)，節(jié)點(diǎn)a’的上一楨鎖存于存儲(chǔ)電壓CST上的信號(hào)通過晶體管Tl復(fù)位成初始電壓V_initial，而此時(shí)節(jié)點(diǎn)b’、節(jié)點(diǎn)c’以及節(jié)點(diǎn)d’上的上一楨信號(hào)還會(huì)保留于上述節(jié)點(diǎn)上，而不能得到有效的釋放。雖然節(jié)點(diǎn)b’上的電位會(huì)通過發(fā)光二極管D進(jìn)行部分放電，但如果放電時(shí)間較短，放電也會(huì)不徹底，因此還會(huì)殘留有部分電荷。當(dāng)晶體管T2、晶體管T4打開時(shí)，上述殘留電荷會(huì)影響驅(qū)動(dòng)晶體管T3在節(jié)點(diǎn)c’的電位寫入的準(zhǔn)確性，并使得驅(qū)動(dòng)晶體管T3的源、漏端存在電位差，從而影響該驅(qū)動(dòng)晶體管T3的飽和特性區(qū)間的范圍，進(jìn)而影響顯示的電流輸出，造成顯示品質(zhì)的下降。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的實(shí)施例提供一種像素電路及其驅(qū)動(dòng)方法、顯示裝置，消除相鄰兩個(gè)顯示信號(hào)之間的干擾。
[0005]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0006]本發(fā)明實(shí)施例的一方面，提供一種像素電路，包括:
[0007]第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、存儲(chǔ)電容以及發(fā)光器件；
[0008]所述第一晶體管的柵極連接所述發(fā)光器件的控制線，第一極連接第一電壓，第二極與所述第三晶體管的第一極相連接；
[0009]所述第二晶體管的柵極連接可變電壓，第一極連接所述第六晶體管的第一極，第二極與所述發(fā)光器件的陽(yáng)極相連接；
[0010]所述第三晶體管的柵極連接所述第六晶體管的第一極；第二極與所述第四晶體管的第一極相連接；
[0011]所述第四晶體管的柵極連接?xùn)啪€；第二極與所述第三晶體管的柵極相連接；
[0012]所述第五晶體管的柵極連接所述柵線；第一極連接所述第三晶體管的第一極；第二極與數(shù)據(jù)線相連接；
[0013]所述第六晶體管的柵極連接所述可變電壓；第二極與初始電壓相連接；
[0014]所述存儲(chǔ)電容的一端連接所述第六晶體管的第一極；另一端與所述第一電壓相連接;
[0015]所述發(fā)光器件的陰極連接第二電壓。
[0016]本發(fā)明實(shí)施例的另一方面，提供一種顯示裝置，包括如上所述的任意一種像素電路。
[0017]本發(fā)明實(shí)施例的又一方面，提供一種像素電路驅(qū)動(dòng)方法，包括:
[0018]導(dǎo)通第二晶體管和第六晶體管，對(duì)第三晶體管的柵極電壓及發(fā)光器件的陽(yáng)極電壓進(jìn)行復(fù)位；
[0019]關(guān)閉所述第二晶體管和所述第六晶體管，導(dǎo)通第四晶體管和第五晶體管，所述第三晶體管形成二極管連接特性，數(shù)據(jù)線輸入的數(shù)據(jù)電壓寫入所述第三晶體管；
[0020]關(guān)閉所述第四晶體管和所述第五晶體管，導(dǎo)通第一晶體管；通過所述第一晶體管和所述第三晶體管的電流驅(qū)動(dòng)發(fā)光器件發(fā)光。
[0021]本發(fā)明實(shí)施例提供一種像素電路及其驅(qū)動(dòng)方法、顯示裝置，通過多個(gè)晶體管以及存儲(chǔ)電容對(duì)電路進(jìn)行開關(guān)和充放電控制，可以在下一幀信號(hào)輸入像素電路之前，進(jìn)行復(fù)位操作，從而消除上一幀信號(hào)對(duì)下一幀信號(hào)的干擾，提高顯示裝置的顯示品質(zhì)。
【專利附圖】
【附圖說明】
[0022]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0023]圖1為現(xiàn)有技術(shù)提供的一種像素電路的結(jié)構(gòu)示意圖；
[0024]圖2為本發(fā)明實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0025]圖3為現(xiàn)有技術(shù)及本發(fā)明實(shí)施例提供的一種像素電路的工作時(shí)序圖；
[0026]圖4為圖2所示像素電路在復(fù)位階段的等效電路示意圖；
[0027]圖5為圖2所示像素電路在寫入階段的等效電路示意圖；
[0028]圖6為圖2所示像素電路在發(fā)光階段的等效電路示意圖；
[0029]圖7為本發(fā)明實(shí)施例提供的一種像素電路驅(qū)動(dòng)方法的流程示意圖。
【具體實(shí)施方式】
[0030]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0031]本發(fā)明實(shí)施例提供的像素電路，如圖2所示，可以包括:
[0032]第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、存儲(chǔ)電容CST以及發(fā)光器件D。[0033]第一晶體管Ml的柵極連接發(fā)光器件D的控制線Em，第一極連接第一電壓Vdd，第二極與第三晶體管M3的第一極相連接。需要說明的是，本發(fā)明實(shí)施例中，上述發(fā)光器件D的控制線Em用于輸入開啟信號(hào)，并通過該開啟信號(hào)控制發(fā)光器件D進(jìn)行發(fā)光。
[0034]第二晶體管M2的柵極連接可變電壓V_ref，第一極連接第六晶體管M6的第一極，第二極與發(fā)光器件D的陽(yáng)極相連接。
[0035]第三晶體管M3的柵極連接第六晶體管M6的第一極；第二極與第四晶體管M4的第一極相連接。
[0036]第四晶體管M4的柵極連接?xùn)啪€；第二極與第三晶體管M3的柵極相連接。
[0037]第五晶體管M5的柵極連接?xùn)啪€；第一極連接第三晶體管M3的第一極；第二極與數(shù)據(jù)線Date相連接。
[0038]第六晶體管M6的柵極連接可變電壓V_ref ;第二極與初始電壓V_initial相連接。需要說明的是，由于該可變電SV_ref分別連接第二晶體管M2的柵極和第六晶體管M6的柵極，因此，可以通過可變電壓V_ref輸入的信號(hào)對(duì)第二晶體管M2和第六晶體管M6的開啟和關(guān)閉狀態(tài)進(jìn)行控制。
[0039]存儲(chǔ)電容CST的一端連接第六晶體管M6的第一極；另一端與第一電壓Vdd相連接。
[0040]發(fā)光器件D的陰極連接第二電壓Vss。
[0041]需要說明的是，本發(fā)明實(shí)施例中的發(fā)光器件D可以是現(xiàn)有技術(shù)中包括LED(LightEmitting Diode,發(fā)光二極管)或 OLED (Organic Light Emitting Diode,有機(jī)發(fā)光二極管)在內(nèi)的多種電流驅(qū)動(dòng)發(fā)光器件。在本發(fā)明實(shí)施例中，是以O(shè)LED為例進(jìn)行的說明。
[0042]本發(fā)明實(shí)施例提供一種像素電路，通過多個(gè)晶體管以及存儲(chǔ)電容對(duì)電路進(jìn)行開關(guān)和充放電控制，可以在下一幀信號(hào)輸入像素電路之前，進(jìn)行復(fù)位操作，從而消除上一幀信號(hào)對(duì)下一幀信號(hào)的干擾，提高顯示裝置的顯示品質(zhì)。
[0043]需要說明的是，在本發(fā)明實(shí)施例中，第一電壓Vdd可以是指高電壓，第二電壓Vss可以是低電壓或接地端。
[0044]其中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型晶體管；或者，
[0045]第一晶體管Ml為P型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為N型晶體管；或者，
[0046]第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為N型晶體管；或者，
[0047]第一晶體管Ml為N型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型晶體管。當(dāng)采用不同類型的晶體管時(shí)，像素電路的外部控制信號(hào)也各不相同。
[0048]例如，以P型晶體管為例，在本發(fā)明實(shí)施例所提供的像素電路中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6可以均為P型增強(qiáng)型TFT (Thin Film Transistor，薄膜晶體管)或P型耗盡型TFT。其中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6的第一極均為源級(jí)，第二極均為漏級(jí)。[0049]以下以第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型增強(qiáng)型TFT為例，對(duì)本發(fā)明實(shí)施例提供的像素電路的工作過程進(jìn)行詳細(xì)說明。
[0050]圖2所示的像素電路工作時(shí)，其工作過程具體可以分為三個(gè)階段，分別為:復(fù)位階段、寫入階段和發(fā)光階段。圖3可以是圖2所示像素電路工作過程中各信號(hào)線的時(shí)序圖。如圖3所示，在圖中分別用P1、P2和P3相應(yīng)地表示復(fù)位階段、寫入階段和發(fā)光階段。
[0051]第一階段為復(fù)位階段P1，該階段的等效電路圖如圖4所示，其中，實(shí)際通電線路和器件采用實(shí)線表示，未通電單元采用虛線表示，以下各等效電路圖與該圖表示方式相同。在復(fù)位階段P1，可變電壓v_ref輸入低電平，數(shù)據(jù)線Date、柵線Gate以及發(fā)光器件D的控制線Em輸入高電平，如圖4所示，第二晶體管M2和第六晶體管M6導(dǎo)通。當(dāng)?shù)诹w管M6導(dǎo)通時(shí)，存儲(chǔ)電容CST與第三晶體管M3柵極相連接的節(jié)點(diǎn)a的電位被復(fù)位至初始電壓V_initial。當(dāng)?shù)诙w管M2導(dǎo)通時(shí)，節(jié)點(diǎn)a和第二晶體管的第二極與發(fā)光器件D的陽(yáng)極相連接的節(jié)點(diǎn)b導(dǎo)通,從而將節(jié)點(diǎn)b的電位被復(fù)位至初始電壓V_initial。需要說明的是,在上述過程中，可以將該初始電壓V_initial設(shè)置為零電壓，從而能夠起到對(duì)上述節(jié)點(diǎn)a、節(jié)點(diǎn)b的電壓進(jìn)行復(fù)位的作用。由于初始電壓V_initial與第二電壓Vss之間的電壓信號(hào)差小于發(fā)光器件D的開啟閾值電壓，從而能夠確保在復(fù)位階段Pl時(shí)，沒有電流流經(jīng)發(fā)光器件D，從而使得發(fā)光器件D不發(fā)光。在這一階段，由于節(jié)點(diǎn)b的電位被復(fù)位，從而使得像素電路的節(jié)點(diǎn)b上殘留的上一巾貞電壓信號(hào)得以釋放,避免了上一巾貞的殘留電壓信號(hào)對(duì)下一巾貞電壓信號(hào)的不良影響，確保了節(jié)點(diǎn)b電位的穩(wěn)定性。
[0052]第二階段為寫入階段P2，該階段的等效電路圖如圖5所示，在寫入階段P2，數(shù)據(jù)線Date和柵線Gate均輸入低電平，可變電壓V_ref和發(fā)光器件D的控制線Em輸入高電平，第二晶體管M2和第六晶體管M6關(guān)閉，第四晶體管M4和第五晶體管M5導(dǎo)通。當(dāng)?shù)谖寰w管M5導(dǎo)通時(shí)，數(shù)據(jù)線Date輸入的數(shù)據(jù)電壓Vdate寫入第五晶體管M5的第一極與第三晶體管M3的第一極相連接的節(jié)點(diǎn)C。當(dāng)?shù)谒木w管M4導(dǎo)通時(shí),節(jié)點(diǎn)a和節(jié)點(diǎn)d相連接,使得第三晶體管M3的柵極和漏極線連接，形成二極管連接特性，第三晶體管M3的閾值電壓Vth被鎖存至節(jié)點(diǎn)a。因?yàn)閷懭腚A段P2與發(fā)光階段P3相比，持續(xù)的時(shí)間較短，所以上述閾值電壓Vth對(duì)像素電路的顯示狀態(tài)不會(huì)產(chǎn)生太大的影響。由于在上述復(fù)位階段P1，節(jié)點(diǎn)b的電位被復(fù)位，由于節(jié)點(diǎn)b與節(jié)點(diǎn)d相連接，因此在節(jié)點(diǎn)b的電位被復(fù)位的同時(shí)節(jié)點(diǎn)d的電位也被復(fù)位。這樣一來，在寫入階段P2，由于節(jié)點(diǎn)d上沒有上一幀殘留的電壓信號(hào)，因此不會(huì)對(duì)節(jié)點(diǎn)a的電位產(chǎn)生影響，從而能夠保證寫入第三晶體管M3第一級(jí)處，節(jié)點(diǎn)c電位的準(zhǔn)確性。
[0053]第三階段為發(fā)光階段P3，該階段的等效電路圖如圖6所示，在發(fā)光階段P3，發(fā)光器件D的控制線Em輸入低電平，可變電壓V_ref、數(shù)據(jù)線Date和柵線Gate輸入高電平，第四晶體管M4和第五晶體管M5關(guān)閉，第一晶體管Ml導(dǎo)通。當(dāng)?shù)谝痪w管Ml導(dǎo)通時(shí)，第一電壓Vdd輸入至節(jié)點(diǎn)C，此時(shí)，節(jié)點(diǎn)c的電壓為Vdate+Vdd。這時(shí)，流過第三晶體管M3的電流驅(qū)動(dòng)OLED發(fā)光。由于第三晶體管M3處于飽和區(qū)。因此，可以根據(jù)飽和區(qū)TFT的電流特性，得出流經(jīng)第三晶體管M3的電流為:
[0054]Ids = 1/2XKX (Vgs-Vth)2
[0055]= 1/2XKX [Vth-(Vdata+Vdd)-Vth]2
[0056]= 1/2XKX (Vdata+Vdd)2[0057]其中，K為關(guān)聯(lián)于第三晶體管M3的電流常數(shù)；Vgs為第三晶體管M3的柵極相對(duì)于源級(jí)的電壓，即此時(shí)節(jié)點(diǎn)a相對(duì)于節(jié)點(diǎn)c的電壓，Vth為第三晶體管M3的閾值電壓。現(xiàn)有技術(shù)中，不同像素單元之間的Vth不盡相同，且同一像素中的Vth還有可能隨時(shí)間發(fā)生漂移，這將造成顯示亮度差異，由于這種差異與之前顯示的圖像有關(guān)，因此常呈現(xiàn)為殘影現(xiàn)象。
[0058]可以看出流經(jīng)第三晶體管M3的電流Ids與第三晶體管M3的閾值電壓Vth無關(guān)。這樣一來，可以避免由于第三晶體管M3的閾值電壓Vth的不一致或漂移對(duì)流過發(fā)光器件的電流所造成的影響，能夠改善顯示裝置顯示亮度的均勻性，避免殘影現(xiàn)象的產(chǎn)生。
[0059]需要說明的是，在上述實(shí)施例中，晶體管均是以P型增強(qiáng)型TFT為例進(jìn)行的說明?；蛘?，同樣可以采用P型耗盡型TFT，其不同之處在于，對(duì)于增強(qiáng)型TFT，閾值電壓Vth為正值，而對(duì)于耗盡型TFT，閾值電壓Vth為負(fù)值。
[0060]此外，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均可以采用N型晶體管。驅(qū)動(dòng)這樣一種結(jié)構(gòu)的像素電路的外部信號(hào)的時(shí)序也應(yīng)當(dāng)做相應(yīng)的調(diào)整，其中，可變電壓V-ref、數(shù)據(jù)線Date、柵線Gate以及發(fā)光器件D的控制線Em的時(shí)序與圖3中所示的相應(yīng)的信號(hào)時(shí)序相反(即二者的相位差為180度)。
[0061]或者，第一晶體管Ml采用P型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均采用N型晶體管。驅(qū)動(dòng)這樣一種結(jié)構(gòu)的像素電路的外部信號(hào)的時(shí)序也應(yīng)當(dāng)做相應(yīng)的調(diào)整，其中，數(shù)據(jù)線Date、柵線Gate以及發(fā)光器件D的控制線Em的時(shí)序與圖3中所示的相應(yīng)的信號(hào)時(shí)序相反(即二者的相位差為180度)。
[0062]或者，第一晶體管Ml采用N型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均采用P型晶體管。驅(qū)動(dòng)這樣一種結(jié)構(gòu)的像素電路的外部信號(hào)的時(shí)序也應(yīng)當(dāng)做相應(yīng)的調(diào)整，其中，可變電壓V-ref的時(shí)序與圖3中所示的相應(yīng)的信號(hào)時(shí)序相反(即二者的相位差為180度)。
[0063]本發(fā)明實(shí)施例還提供一種顯示裝置，包括如上所述的任意一種像素電路。所述顯示裝置可以包括多個(gè)像素單元陣列，每一個(gè)像素單元包括如上所述的任意一個(gè)像素電路。具有與本發(fā)明前述實(shí)施例提供的像素電路相同的有益效果，由于像素電路在前述實(shí)施例中已經(jīng)進(jìn)行了詳細(xì)說明，此處不再贅述。
[0064]具體的，本發(fā)明實(shí)施例所提供的顯示裝置可以是包括LED顯示器或OLED顯示器在內(nèi)的具有電流驅(qū)動(dòng)發(fā)光器件的顯示裝置。
[0065]本發(fā)明實(shí)施例提供一種顯示裝置，包括像素電路，通過多個(gè)晶體管以及存儲(chǔ)電容對(duì)電路進(jìn)行開關(guān)和充放電控制，可以在下一幀信號(hào)輸入像素電路之前，進(jìn)行復(fù)位操作，從而消除上一幀信號(hào)對(duì)下一幀信號(hào)的干擾，提高顯示裝置的顯示品質(zhì)。
[0066]本發(fā)明實(shí)施例提供的像素電路驅(qū)動(dòng)方法，可以應(yīng)用于前述實(shí)施例中所提供的像素電路，如圖7所示，包括:
[0067]S101、導(dǎo)通第二晶體管M2和第六晶體管M6，對(duì)第三晶體管M3的柵極電壓及發(fā)光器件D的陽(yáng)極電壓進(jìn)行復(fù)位。
[0068]S102、關(guān)閉第二晶體管M2和第六晶體管M6，導(dǎo)通第四晶體管M4和第五晶體管M5，第三晶體管M3形成二極管連接特性，數(shù)據(jù)線Date輸入的數(shù)據(jù)電壓Vdate寫入第三晶體管M3。
[0069]S103、關(guān)閉第四晶體管M4和第五晶體管M5,導(dǎo)通第一晶體管Ml ;通過第一晶體管Ml和第三晶體管M3的電流驅(qū)動(dòng)發(fā)光器件D發(fā)光。
[0070]本發(fā)明實(shí)施例提供一種像素電路驅(qū)動(dòng)方法，通過多個(gè)晶體管以及存儲(chǔ)電容對(duì)電路進(jìn)行開關(guān)和充放電控制，可以在下一幀信號(hào)輸入像素電路之前，進(jìn)行復(fù)位操作，從而消除上一幀信號(hào)對(duì)下一幀信號(hào)的干擾，提高顯示裝置的顯示品質(zhì)。
[0071]需要說明的是，本發(fā)明實(shí)施例中的發(fā)光器件可以是現(xiàn)有技術(shù)中包括LED或OLED在內(nèi)的多種電流驅(qū)動(dòng)發(fā)光器件。
[0072]其中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型晶體管；或者，
[0073]第一晶體管Ml為P型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為N型晶體管；或者，
[0074]第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為N型晶體管；或者，
[0075]第一晶體管Ml為N型晶體管；第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型晶體管。當(dāng)采用不同類型的晶體管時(shí)，像素電路的外部控制信號(hào)也各不相同。
[0076]例如，以P型晶體管為例，在本發(fā)明實(shí)施例所提供的像素電路中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6可以均為P型增強(qiáng)型TFT (Thin Film Transistor，薄膜晶體管)或P型耗盡型TFT。
[0077]需要說明的是，當(dāng)?shù)谝痪w管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6均為P型增強(qiáng)型TFT時(shí)，控制信號(hào)的時(shí)序可以如圖3所示，包括:
[0078]復(fù)位階段Pl:可變電SV_ref輸入低電平，數(shù)據(jù)線Date、柵線Gate以及發(fā)光器件D的控制線Em輸入高電平。
[0079]寫入階段P2:數(shù)據(jù)線Date和柵線Gate輸入低電平，可變電壓V_ref和發(fā)光器件D的控制線Em輸入高電平。
[0080]發(fā)光階段P3:發(fā)光器件D的控制線Em輸入低電平，數(shù)據(jù)線Date、柵線Gate以及可變電壓V_ref輸入高電平。
[0081 ] 例如，當(dāng)?shù)谝痪w管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6可以均為P型增強(qiáng)型TFT時(shí)，步驟SlOl具體可以包括:
[0082]該步驟即為復(fù)位階段P1，該階段的等效電路圖如圖4所示，其中，實(shí)際通電線路和器件采用實(shí)線表示，未通電單元采用虛線表示，以下各等效電路圖與改圖表示方式相同。在復(fù)位階段P1，可變電壓v_ref輸入低電平，數(shù)據(jù)線Date、柵線Gate以及發(fā)光器件D的控制線Em輸入高電平，如圖4所示，第二晶體管M2和第六晶體管M6導(dǎo)通。當(dāng)?shù)诹w管M6導(dǎo)通時(shí)，存儲(chǔ)電容CST與第三晶體管M3柵極相連接的節(jié)點(diǎn)a的電位被復(fù)位至初始電壓V_initial。當(dāng)?shù)诙w管M2導(dǎo)通時(shí)，節(jié)點(diǎn)a和第二晶體管的第二極與發(fā)光器件D的陽(yáng)極相連接的節(jié)點(diǎn)b導(dǎo)通,從而將節(jié)點(diǎn)b的電位被復(fù)位至初始電壓V_initial。需要說明的是,在上述過程中，可以將該初始電壓V_initial設(shè)置為零電壓，從而能夠起到對(duì)上述節(jié)點(diǎn)a、節(jié)點(diǎn)b的電壓進(jìn)行復(fù)位的作用。由于初始電壓V_initial與第二電壓Vss之間的電壓信號(hào)差小于發(fā)光器件D的開啟閾值電壓，從而能夠確保在復(fù)位階段Pl時(shí)，沒有電流流經(jīng)發(fā)光器件D，從而使得發(fā)光器件D不發(fā)光。在這一階段，由于節(jié)點(diǎn)b的電位被復(fù)位，從而使得像素電路的節(jié)點(diǎn)b上殘留的上一巾貞電壓信號(hào)得以釋放,避免了上一巾貞的殘留電壓信號(hào)對(duì)下一巾貞電壓信號(hào)的不良影響，確保了節(jié)點(diǎn)b電位的穩(wěn)定性。
[0083]相應(yīng)的，步驟S102具體可以包括:
[0084]該步驟為寫入階段P2，該階段的等效電路圖如圖5所示，在寫入階段P2，數(shù)據(jù)線Date和柵線Gate均輸入低電平，可變電壓V_ref和發(fā)光器件D的控制線Em輸入高電平，第二晶體管M2和第六晶體管M6關(guān)閉，第四晶體管M4和第五晶體管M5導(dǎo)通。當(dāng)?shù)谖寰w管M5導(dǎo)通時(shí)，數(shù)據(jù)線Date輸入的數(shù)據(jù)電壓Vdate寫入第五晶體管M5的第一極與第三晶體管M3的第一極相連接的節(jié)點(diǎn)C。當(dāng)?shù)谒木w管M4導(dǎo)通時(shí),節(jié)點(diǎn)a和節(jié)點(diǎn)d相連接,使得第三晶體管M3的柵極和漏極線連接，形成二極管連接特性，第三晶體管M3的閾值電壓Vth被鎖存至節(jié)點(diǎn)a。因?yàn)閷懭腚A段P2與發(fā)光階段P3相比，持續(xù)的時(shí)間較短，所以上述閾值電壓Vth對(duì)像素電路的顯示狀態(tài)不會(huì)產(chǎn)生太大的影響。由于在上述復(fù)位階段P1，節(jié)點(diǎn)b的電位被復(fù)位，由于節(jié)點(diǎn)b與節(jié)點(diǎn)d相連接，因此在節(jié)點(diǎn)b的電位被復(fù)位的同時(shí)節(jié)點(diǎn)d的電位也被復(fù)位。這樣一來，在寫入階段P2，由于節(jié)點(diǎn)d上沒有上一幀殘留的電壓信號(hào)，因此不會(huì)對(duì)節(jié)點(diǎn)a的電位產(chǎn)生影響，從而能夠保證寫入第三晶體管M3第一級(jí)處，節(jié)點(diǎn)c電位的準(zhǔn)確性。
[0085]相應(yīng)的，步驟S103具體可以包括:
[0086]該步驟為發(fā)光階段P3，該階段的等效電路圖如圖6所示，在發(fā)光階段P3，發(fā)光器件D的控制線Em輸入低電平，可變電壓V_ref、數(shù)據(jù)線Date和柵線Gate輸入高電平，第四晶體管M4和第五晶體管M5關(guān)閉，第一晶體管Ml導(dǎo)通。當(dāng)?shù)谝痪w管Ml導(dǎo)通時(shí)，第一電壓Vdd輸入至節(jié)點(diǎn)C，此時(shí)，節(jié)點(diǎn)c的電壓為Vdate+Vdd。這時(shí)，流過第三晶體管M3的電流驅(qū)動(dòng)OLED發(fā)光。由于第三晶體管M3處于飽和區(qū)。因此，可以根據(jù)飽和區(qū)TFT的電流特性，得出流經(jīng)第三晶體管M3的電流為:
[0087]Ids = 1/2XKX (Vgs-Vth)2
[0088]= 1/2XKX [Vth-(Vdata+Vdd)-Vth]2
[0089]= 1/2XKX (Vdata+Vdd)2
[0090]其中，K為關(guān)聯(lián)于第三晶體管M3的電流常數(shù)；Vgs為第三晶體管M3的柵極相對(duì)于源級(jí)的電壓，即此時(shí)節(jié)點(diǎn)a相對(duì)于節(jié)點(diǎn)c的電壓，Vth為第三晶體管M3的閾值電壓?，F(xiàn)有技術(shù)中，不同像素單元之間的Vth不盡相同，且同一像素中的Vth還有可能隨時(shí)間發(fā)生漂移，這將造成顯示亮度差異，由于這種差異與之前顯示的圖像有關(guān)，因此常呈現(xiàn)為殘影現(xiàn)象。
[0091]可以看出流經(jīng)第三晶體管M3的電流Ids與第三晶體管M3的閾值電壓Vth無關(guān)。這樣一來，可以避免由于第三晶體管M3的閾值電壓Vth的不一致或漂移對(duì)流過發(fā)光器件的電流所造成的影響，能夠改善顯示裝置顯示亮度的均勻性，避免殘影現(xiàn)象的產(chǎn)生。
[0092]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括:R0M、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。
[0093]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種像素電路，其特征在于，包括: 第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、存儲(chǔ)電容以及發(fā)光器件； 所述第一晶體管的柵極連接所述發(fā)光器件的控制線，第一極連接第一電壓，第二極與所述第三晶體管的第一極相連接； 所述第二晶體管的柵極連接可變電壓，第一極連接所述第六晶體管的第一極，第二極與所述發(fā)光器件的陽(yáng)極相連接； 所述第三晶體管的柵極連接所述第六晶體管的第一極；第二極與所述第四晶體管的第一極相連接； 所述第四晶體管的柵極連接?xùn)啪€；第二極與所述第三晶體管的柵極相連接； 所述第五晶體管的柵極連接所述柵線；第一極連接所述第三晶體管的第一極；第二極與數(shù)據(jù)線相連接； 所述第六晶體管的柵極連接所述可變電壓；第二極與初始電壓相連接； 所述存儲(chǔ)電容的一端連接所述第六晶體管的第一極；另一端與所述第一電壓相連接； 所述發(fā)光器件的陰極連接第二電壓。
2.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為P型晶體管；或， 所述第一晶體管為P型晶體管；所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為N型晶體管；或， 所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為N型晶體管；或， 所述第一晶體管為N型晶體管；所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為P型晶體管。
3.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管的第一極均為源級(jí)，第二極均為漏級(jí)。
4.根據(jù)權(quán)利要求1或3所述的像素電路，其特征在于，所述晶體管包括耗盡型薄膜晶體管TFT或增強(qiáng)型TFT。
5.根據(jù)權(quán)利要求1或3所述的像素電路，其特征在于，所述發(fā)光器件為有機(jī)發(fā)光二極管。
6.一種顯示裝置，其特征在于，包括如權(quán)利要求1至5中任一所述像素電路。
7.一種像素電路驅(qū)動(dòng)方法，其特征在于，包括: 導(dǎo)通第二晶體管和第六晶體管，對(duì)第三晶體管的柵極電壓及發(fā)光器件的陽(yáng)極電壓進(jìn)行復(fù)位； 關(guān)閉所述第二晶體管和所述第六晶體管，導(dǎo)通第四晶體管和第五晶體管，所述第三晶體管形成二極管連接特性，數(shù)據(jù)線輸入的數(shù)據(jù)電壓寫入所述第三晶體管； 關(guān)閉所述第四晶體管和所述第五晶體管，導(dǎo)通第一晶體管；通過所述第一晶體管和所述第三晶體管的電流驅(qū)動(dòng)發(fā)光器件發(fā)光。
8.根據(jù)權(quán)利要求7所述的像素電路驅(qū)動(dòng)方法，其特征在于，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為P型晶體管；或， 所述第一晶體管為P型晶體管；所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為N型晶體管；或， 所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為N型晶體管；或， 所述第一晶體管為N型晶體管；所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為P型晶體管。
9.根據(jù)權(quán)利要求7或8所述的像素電路驅(qū)動(dòng)方法，其特征在于，所述晶體管包括耗盡型TFT或增強(qiáng)型TFT。
10.根據(jù)權(quán)利要求9所述的像素電路驅(qū)動(dòng)方法，其特征在于，當(dāng)所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管和所述第六晶體管均為P型強(qiáng)型晶體管時(shí)，控制信號(hào)的時(shí)序包括: 復(fù)位階段:可變電壓輸入低電平，所述數(shù)據(jù)線、柵線以及所述發(fā)光器件的控制線輸入高電平； 寫入階段:所述數(shù)據(jù)線和所述 柵線輸入低電平，所述可變電壓和所述發(fā)光器件的控制線輸入高電平； 發(fā)光階段:所述發(fā)光器件的控制線輸入低電平，所述數(shù)據(jù)線、所述柵線以及所述可變電壓輸入高電平。
【文檔編號(hào)】G09G3/32GK104021762SQ201410240905
【公開日】2014年9月3日 申請(qǐng)日期:2014年5月30日 優(yōu)先權(quán)日:2014年5月30日
【發(fā)明者】馬占潔 申請(qǐng)人:京東方科技集團(tuán)股份有限公司