顯示驅(qū)動電路、陣列基板及觸摸顯示裝置制造方法
【專利摘要】本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，公開了一種顯示驅(qū)動電路，包括：觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端、驅(qū)動電極信號端、公共電極信號端及多個級聯(lián)的子電路，每個子電路包括：邏輯單元，驅(qū)動單元和傳輸單元，所述邏輯單元連接所述觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端及所述驅(qū)動單元，所述驅(qū)動單元連接所述傳輸單元，所述傳輸單元連接驅(qū)動電極信號端和公共電極信號端。本發(fā)明實(shí)現(xiàn)了在窄邊框顯示裝置中的內(nèi)嵌式電容觸摸屏的共電極分時復(fù)用。
【專利說明】顯示驅(qū)動電路、陣列基板及觸摸顯示裝置【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種顯示驅(qū)動電路、陣列基板及觸摸顯示裝
置。
【背景技術(shù)】
[0002]隨著移動產(chǎn)品例如:手機(jī)，平板電腦等產(chǎn)品越來越輕薄化和精細(xì)化，對屏幕分辨率要求越來越高，對屏幕的厚度要求越來越薄，傳統(tǒng)的外掛式OGS (One Glass Solution)觸摸屏由于模組較厚，光學(xué)透過率低，結(jié)構(gòu)復(fù)雜，制作成本高等缺點(diǎn)已經(jīng)不適應(yīng)市場的需求。輕薄且結(jié)構(gòu)簡單的內(nèi)嵌式觸摸顯示屏越來越稱為市場發(fā)展的主流。
[0003]傳統(tǒng)結(jié)構(gòu)的顯示屏的像素結(jié)構(gòu)包括公共電極和像素電極，傳統(tǒng)結(jié)構(gòu)的觸摸屏包括X向的電極(驅(qū)動電極)和Y向的電極(感應(yīng)電極)。而內(nèi)嵌式觸摸屏將顯示屏的公共電極作為觸摸屏的驅(qū)動電極進(jìn)行分時驅(qū)動，而傳統(tǒng)的內(nèi)嵌式電容觸摸屏由于驅(qū)動電極的走線由驅(qū)動IC直接輸出，當(dāng)屏幕尺寸越來越大時，導(dǎo)致驅(qū)動電極數(shù)量的增多，這樣從驅(qū)動IC端引出的走線會相應(yīng)增多，進(jìn)而實(shí)現(xiàn)窄邊框變的更為困難。

【發(fā)明內(nèi)容】

[0004](一 )要解決的技術(shù)問題
[0005]本發(fā)明要解決的技術(shù)問題是:如何在窄邊框顯示裝置中實(shí)現(xiàn)內(nèi)嵌式電容觸摸屏的共電極分時復(fù)用。
[0006]( 二 )技術(shù)方案
[0007]為解決上述技術(shù)問題，本發(fā)明提供了一種顯示驅(qū)動電路，包括:觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端、驅(qū)動電極信號端、公共電極信號端及多個級聯(lián)的子電路，每個子電路包括:邏輯單元，驅(qū)動單元和傳輸單元，所述邏輯單元連接所述觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端及所述驅(qū)動單元，所述驅(qū)動單元連接所述傳輸單元，所述傳輸單元連接驅(qū)動電極信號端和公共電極信號端；
[0008]所述觸控信號端用于輸入觸控信號，所述第一時鐘端用于輸入第一時鐘信號，所述第二時鐘端用于輸入第二時鐘信號，所述電源端用于輸入電源信號，所述驅(qū)動信號使能端用于輸入驅(qū)動使能信號，所述驅(qū)動電極信號端用于輸入驅(qū)動電極信號，所述公共電極信號端用于輸入公共電極信號；
[0009]每級子電路的邏輯單元依次連接，所述邏輯單元在所述觸控信號端、第一時鐘端、第二時鐘端的控制下用于控制是否選通本級子電路，選通時，控制該級子電路連接的公共電極的工作時間段為觸摸時段，并將所述驅(qū)動使能信號傳輸至所述驅(qū)動單元；未選通時，該級子電路連接的公共電極的工作時間段為顯示時段，并將與所述電源信號傳輸至所述驅(qū)動單元；
[0010]所述驅(qū)動單元用于驅(qū)動所述邏輯單元傳輸過來的信號，以減小信號傳輸過程中產(chǎn)生的延時，并將驅(qū)動后的信號傳輸至所述傳輸單元；[0011]所述傳輸單元用于根據(jù)所述驅(qū)動后的信號輸出驅(qū)動電極信號或公共電極信號，若驅(qū)動后的信號為驅(qū)動使能信號，則輸出驅(qū)動電極信號，否則輸出公共電極信號。
[0012]其中，所述邏輯單元包括:鎖存單元、第一傳輸門、第二傳輸門、第一薄膜晶體管、第二薄膜晶體管、第一反相器和第二反相器；
[0013]對于奇數(shù)級子電路的邏輯單元，所述第一時鐘端連接所述本級子電路的鎖存單元的第一輸入端，所述第二時鐘端連接本級子電路的所述第一傳輸門的輸入端，對于偶數(shù)級的子電路的邏輯單元，所述第二時鐘端連接本級子電路的鎖存單元的第一輸入端，所述第一時鐘端連接本級子電路的第一傳輸門的輸入端；所述觸控信號端連接第一級子電路的鎖存單元的第二輸入端，所述觸控信號經(jīng)過本級子電路的鎖存單元鎖存后依次傳輸至下一級子電路的鎖存單元的第二輸入端；
[0014]對于每個子電路的邏輯單元，所述鎖存單元的輸出端連接所述第一反相器的輸入端和第一傳輸門的第一控制端，所述第一反相器的輸出端連接所述第一傳輸門的第二控制端，所述第一傳輸門的輸出端連接所述第二反相器的輸入端和第二傳輸門的第一控制端，第二反相器的輸出端連接所述第二傳輸門的第二控制端，所述驅(qū)動信號使能端連接所述第二傳輸門的輸入端，第二傳輸門的輸出端連接所述驅(qū)動單元；所述第一薄膜晶體管的柵極連接所述第一反相器的輸出端，源極連接所述第一傳輸門的輸出端，漏極連接所述電源端，所述第二薄膜晶體管的柵極連接所述第二反相器的輸出端，源極連接所述第二傳輸門的輸出端，漏極連接所述電源端；
[0015]所述鎖存單元用于在與其第一輸入端連接的時鐘端控制下鎖存所述觸控信號，所述第一薄膜晶體管用于將所述第一傳輸門的輸出端拉至所述電源信號；所述第二薄膜晶體管用于將所述第二傳輸門的輸出端拉至所述電源信號，并將所述電源信號輸出至所述驅(qū)動單元。
[0016]所述鎖存單元還用于在與其第一輸入端連接的時鐘端控制下將鎖存后的觸控信號傳輸至所述第一傳輸門的第一控制端，將鎖存后的觸控信號經(jīng)第一反相器傳輸至第一傳輸門的第二控制端，以打開所述第一傳輸門，所述第一傳輸門用于將與其連接的時鐘信號傳輸至所述第二傳輸門的第一控制端，并經(jīng)過所述第二反相器傳輸至所述第二傳輸門的第二控制端，以打開所述第二傳輸門，所述驅(qū)動使能信號經(jīng)過所述第二傳輸門傳輸至所述驅(qū)動單元；
[0017]所述第一時鐘信號和第二時鐘信號的電平相反。
[0018]其中，所述驅(qū)動單元包括:至少兩個串聯(lián)的反相器組成的反相器組，所述反相器組的第一個反相器連接所述第二傳輸門的輸出端，所述反相器組用于驅(qū)動所述邏輯單元傳輸過來的信號，以減小傳輸信號的延時，所述反相器組中反相器個數(shù)為偶數(shù)個。
[0019]其中，所述傳輸單兀包括:第三傳輸門和第四傳輸門，所述第三傳輸門的輸入端連接所述驅(qū)動電極信號端，輸出端連接所述本級子電路的輸出端，第一控制端連接所述反相器組中最后一個反相器的輸出端，第二控制端連接所述最后一個反相器的輸入端；第四傳輸門的輸入端連接所述公共電極信號端，輸出端連接所述本級子電路的輸出端，第一控制端連接所述最后一個反相器的輸入端，第二控制端連接所述最后一個反相器的輸出端；
[0020]所述第三傳輸門用于在驅(qū)動單元輸出的為驅(qū)動使能信號時將所述驅(qū)動電極信號輸出；所述第四傳輸門用于在驅(qū)動單兀輸出的為電源信號時將所述公共電極信號輸出。[0021]其中，所述電源信號與所述驅(qū)動使能信號電平相反。
[0022]本發(fā)明還提供了一種陣列基板，所述陣列基板上設(shè)置有上述的顯示驅(qū)動電路。本發(fā)明還提供了一種觸摸顯示裝置，包括上述的陣列基板。
[0023](三)有益效果
[0024]本發(fā)明的顯示驅(qū)動電路實(shí)現(xiàn)了在窄邊框顯示裝置中的內(nèi)嵌式電容觸摸屏的共電極分時復(fù)用。
【專利附圖】

【附圖說明】
[0025]圖1是本發(fā)明實(shí)施例的一種顯示驅(qū)動電路示意圖，其中示出了一級子電路的結(jié)構(gòu)示意圖；
[0026]圖2是為圖1中N個子電路(圖中為N為偶數(shù)的情況)的級聯(lián)結(jié)構(gòu)示意圖；
[0027]圖3是圖1中傳輸門的具體結(jié)構(gòu)示意圖；
[0028]圖4是本發(fā)明實(shí)施例的顯示驅(qū)動電路的時序圖。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0030]本實(shí)施例的顯示驅(qū)動電路,如圖1和2所示,包括:觸控信號端TSP_IN、第一時鐘端CK、第二時鐘端CKB、電源端VGL、驅(qū)動信號使能端TX_EN、驅(qū)動電極信號端TX、公共電極信號端VCOM及多個級聯(lián)的子電路，每個子電路包括:邏輯單元110，驅(qū)動單元120和傳輸單元130。所述邏輯單元110連接所述觸控信號端TSP_IN、第一時鐘端CK、第二時鐘端CKB、電源端VGL、驅(qū)動信號使能端TX_EN及所述驅(qū)動單元120。所述驅(qū)動單元120連接所述傳輸單元130。所述傳輸單元130連接驅(qū)動電極信號端TX和公共電極信號端VC0M。
[0031]所述觸控信號端TSP_IN用于輸入觸控信號,所述第一時鐘端CK用于輸入第一時鐘信號，所述第二時鐘端CKB用于輸入第二時鐘信號，所述電源端VGL用于輸入電源信號，所述驅(qū)動信號使能端TX_EN用于輸入驅(qū)動使能信號，所述驅(qū)動電極信號端TX用于輸入驅(qū)動電極信號，所述公共電極信號端VCOM用于輸入公共電極信號。
[0032]每級子電路的邏輯單元110依次連接，所述邏輯單元110在所述觸控信號端TSP_IN、第一時鐘端CK、第二時鐘端CKB的控制下用于控制是否選通本級子電路。選通時，控制該級子電路連接的公共電極(顯示面板上的公共電極)的工作時間段為觸摸時段，并將所述驅(qū)動使能信號傳輸至所述驅(qū)動單元120。未選通時，該級子電路連接的公共電極的工作時間段為顯示時段，并將與所述電源信號傳輸至所述驅(qū)動單元120。
[0033]所述驅(qū)動單元120用于驅(qū)動所述邏輯單元110傳輸過來的信號(該信號可能是驅(qū)動使能信號，也可能是電源信號)，以減小信號傳輸延時，并將驅(qū)動后的信號傳輸至所述傳輸單元130。
[0034]所述傳輸單元130用于根據(jù)所述驅(qū)動后的信號輸出驅(qū)動電極信號或公共電極信號，若驅(qū)動后的信號為驅(qū)動使能信號，貝1J輸出驅(qū)動電極信號，否則輸出公共電極信號。
[0035]本發(fā)明設(shè)實(shí)施例提供的顯示驅(qū)動電路，可應(yīng)用于內(nèi)嵌電容式觸摸顯示屏，作為共電極驅(qū)動信號掃描電路，該電路可實(shí)現(xiàn)用作觸控的驅(qū)動電極掃描交流信號和正常顯示共電極直流信號的分時驅(qū)動，最終實(shí)現(xiàn)公共電極在觸摸模式下作為驅(qū)動電極的作用，同時實(shí)現(xiàn)兩倍于顯示刷新頻率的觸摸報點(diǎn)頻率，使觸摸顯示屏具備高的信噪比(SNR)特性，同時可以實(shí)現(xiàn)該電路觸摸與正常顯示的兼容性設(shè)計(jì)。
[0036]并且，現(xiàn)有技術(shù)中將各驅(qū)動電極和各公共電極的走線與外部驅(qū)動芯片相連，進(jìn)而通過外部驅(qū)動芯片為各電極提供對應(yīng)信號，通常包括幾十根驅(qū)動電極的走線，并且，為了減小走線因此的信號延遲，各走線需要相對較寬，由于走線數(shù)量較多，因此，需要占用的面積大，而本發(fā)明上述實(shí)施例提供的顯示驅(qū)動電路，可直接將該顯示驅(qū)動電路制作在顯示裝置中的顯示基板上(例如陣列基板)，只需將各輸入端和各輸出端(例如，包括觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端、驅(qū)動電極信號端、公共電極信號端)與外部驅(qū)動芯片相連即可，可大大減少各驅(qū)動電極和各公共電極的走線的占用面積，因此，可實(shí)現(xiàn)窄邊框設(shè)計(jì)。
[0037]總之，該顯示驅(qū)動電路只需要較窄的邊框就能實(shí)現(xiàn)內(nèi)嵌式電容觸摸屏的共電極分時復(fù)用，同時該電路可以實(shí)現(xiàn)高報點(diǎn)頻率，例如，在60hz的顯示掃描頻率下，驅(qū)動電極可以實(shí)現(xiàn)120Hz的掃描頻率，因此，實(shí)現(xiàn)較高的報點(diǎn)頻率。
[0038]本實(shí)施例中，邏輯單元110包括:鎖存單元L、第一傳輸門Cl、第二傳輸門C2、第一薄膜晶體管Tl、第二薄膜晶體管T2、第一反相器Fl (也稱非門)和第二反相器F2。
[0039]對于奇數(shù)級子電路的邏輯單元110，所述第一時鐘端CK連接所述本級子電路的鎖存單元L，所述第二時鐘端CKB連接本級子電路的所述第一傳輸門Cl的輸入端，對于偶數(shù)級的子電路的邏輯單元110，所述第二時鐘端CKB連接本級子電路的鎖存單元L，所述第一時鐘端CK連接本級子電路的第一傳輸門Cl的輸入端；所述觸控信號端TSP_IN連接第一級子電路的鎖存單元L，所述觸控信號經(jīng)過本級子電路的鎖存單元L鎖存后依次傳輸至下一級子電路的鎖存單元L。
[0040]對于每個子電路的邏輯單元，所述鎖存單元L連接所述第一反相器Fl的輸入端和第一傳輸門Cl的第一控制端，所述第一反相器Fl的輸出端連接所述第一傳輸門Cl的第二控制端，所述第一傳輸門Cl的輸出端連接所述第二反相器F2的輸入端和第二傳輸門C2的第一控制端，第二反相器F2的輸出端連接所述第二傳輸門C2的第二控制端。所述驅(qū)動信號使能端TX_EN連接所述第二傳輸門C2的輸入端，第二傳輸門C2的輸出端連接所述驅(qū)動單元120。所述第一薄膜晶體管Tl的柵極連接所述第一反相器Fl的輸出端，源極連接所述第一傳輸門Cl的輸出端，漏極連接所述電源端VGL，所述第二薄膜晶體管T2的柵極連接所述第二反相器F2的輸出端，源極連接所述第二傳輸門C2的輸出端，漏極連接所述電源端VGL。
[0041]所述鎖存單元L用于在與其連接的時鐘端控制下鎖存所述觸控信號，當(dāng)觸控信號被鎖存時，所述第一薄膜晶體管Tl用于將所述第一傳輸門Cl的輸出端拉至所述電源信號(即和電源信號的輸出電壓一樣)；所述第二薄膜晶體管T2用于將所述第二傳輸門C2的輸出端拉至所述電源信號(即和電源信號的輸出電壓一樣)，并將所述電源信號輸出至所述驅(qū)動單元120。
[0042]所述鎖存單元L還用于在與其連接的時鐘端控制下將鎖存后的觸控信號傳輸至所述第一傳輸門Cl的第一控制端，將鎖存后的觸控信號經(jīng)第一反相器Fl傳輸至第一傳輸門Cl的第二控制端，以打開所述第一傳輸門Cl，所述第一傳輸門Cl用于將與其連接的時鐘信號傳輸至所述第二傳輸門C2的第一控制端，并經(jīng)過所述第二反相器F2傳輸至所述第二傳輸門C2的第二控制端，以打開所述第二傳輸門C2，所述驅(qū)動使能信號經(jīng)過所述第二傳輸門C2傳輸至所述驅(qū)動單元120。
[0043]為了控制各級子電路的時序，所述第一時鐘信號和第二時鐘信號的電平相反。
[0044]本實(shí)施例中，所述驅(qū)動單元120包括:至少兩個串聯(lián)的反相器組成的反相器組。如圖1和2中所示，反相器組包括4個反相器(F3?F6)，反相器組的第一個反相器F3連接所述第二傳輸門C2的輸出端，所述反相器組用于驅(qū)動所述邏輯單元110傳輸過來的信號，以減小傳輸過程中信號的延時。為了保證信號的電平不發(fā)生改變，所述反相器組中反相器個數(shù)為偶數(shù)個。
[0045]本實(shí)施例中，所述傳輸單兀130包括:第三傳輸門C3和第四傳輸門C4,所述第三傳輸門C3的輸入端連接所述驅(qū)動電極信號端TX，輸出端連接所述本級子電路的輸出端，第一控制端連接所述反相器組中最后一個反相器F6的輸出端，第二控制端連接所述最后一個反相器F6的輸入端。第四傳輸門C4的輸入端連接所述公共電極信號端VC0M,輸出端連接所述本級子電路的輸出端，第一控制端連接所述最后一個反相器F6的輸入端，第二控制端連接所述最后一個反相器F6的輸出端。
[0046]所述第三傳輸門C3用于在驅(qū)動單元120輸出的為驅(qū)動使能信號時將所述驅(qū)動電極信號輸出；所述第四傳輸門C4用于在驅(qū)動單兀120輸出的為電源信號時將所述公共電極
信號輸出。
[0047]為了能夠根據(jù)電源信號和驅(qū)動使能信號來決定輸出的是驅(qū)動電極信號還是公共電極信號，可使電源信號與所述驅(qū)動使能信號電平相反。
[0048]本實(shí)施例中，鎖存單元可以現(xiàn)有的任一種兩輸入結(jié)構(gòu)的鎖存器，不限于本發(fā)明的圖示中的鎖存單元結(jié)構(gòu)。圖1和2中的鎖存單元包括:第一三態(tài)門S1、第二三態(tài)門S2、第七反相器F7和第八反相器F8。第七反相器F7的輸入端為該鎖存單元的第一輸入端，第一三態(tài)門SI的第一輸入端為該鎖存單兀的第二輸入端,第八反相器F8的輸出端為該鎖存單兀的輸出端。第七反相器F7的輸出端連接第一三態(tài)門SI的第三輸入端和第二三態(tài)門S2的第二輸入端，第一三態(tài)門SI的第二輸入端連接自身的第一輸入端和第二三態(tài)門S2的第三輸入端，第一三態(tài)門SI輸出端和第二三態(tài)門S2的輸出端連接在一起，且連接第八反相器F8的輸入端，第八反相器F8的輸出端連接第二三態(tài)門S2的輸入端。
[0049]上述的傳輸門的通常結(jié)構(gòu)如圖3所示，為兩個薄膜晶體管組成，N型薄膜晶體管的柵極為第一控制端I，P型薄膜晶體管的柵極為第二控制端II，N型和P型薄膜晶體管的源極連在一起，形成輸入端III，漏極連在一起形成輸出端IV。
[0050]本實(shí)施例的顯示驅(qū)動電路的時序圖如圖4所示，其工作原理如下(以Tl和T2為N型薄膜晶體管為例進(jìn)行說明):
[0051]參考圖1及圖2中第一級和第二級的子電路，TSP_IN信號和CK信號為高時，第一級電路被選通，開始工作。TSP_IN信號的高電平傳輸?shù)芥i存單元L的輸出端(即第一反相器Fl的輸入端)，同時傳輸至第二級子電路的鎖存單兀L的輸入端，由于CKB信號和CK信號的電平相反，因此第二級子電路的鎖存單元將TSP_IN信號的高電平鎖存，當(dāng)然也不會向下一級子電路傳輸。對于第一級子電路，由于被選通，TSP_IN信號使第一傳輸門Cl打開，CKB信號通過Cl并打開第二傳輸門C2，驅(qū)動使能信號(TX_EN信號，高電平)通過C2傳輸至a點(diǎn)。a點(diǎn)為高電平，通過4個串聯(lián)的反相器后打開第三傳輸門C3，使得驅(qū)動電極信號輸出。由于是驅(qū)動電極信號(圖4中Txl)被輸出至公共電極，此時公共電極起到觸摸時的驅(qū)動電極作用，即在一個CK周期，且TSP_IN信號為高電平的時間段t2內(nèi)，第一級子電路被選通，與第一級子電路連接的公共電極工作在觸摸階段。
[0052]其它級的子電路由于未被選通，鎖存單元的輸出端處于低電平狀態(tài)，經(jīng)過第一反相器Fl為高電平，Tl打開，將第一傳輸門Cl的輸出端拉低至電源信號(低電平)，同理，a點(diǎn)也被T2拉至低電平，經(jīng)過4和反相器后認(rèn)為低電平，這使得第四傳輸門C4打開，將公共電極信號輸出。即在一個CK周期內(nèi)，且TSP_IN信號為低電平的時間段tl內(nèi)，未被選通的子電路連接的公共電極工作在顯示階段。
[0053]CKB和CK具有相同的占空比，且為50 %，同時兩個時鐘信號的脈沖寬度相同，只是電平相反，該脈沖寬度的時間為一次停止分行顯示掃描的掃描驅(qū)動電極的掃描時間t2(也可稱為觸控時間)和進(jìn)行分行正常顯示時間tl之和，一個驅(qū)動電極的所需的掃描時間t2可通過Tx_EN信號的脈沖寬度控制。而分行顯示時間tl可由驅(qū)動電極的數(shù)量和屏幕的分
辨率決定。
[0054]本發(fā)明實(shí)施例還提供了一種陣列基板，所述陣列基板上設(shè)置有上述實(shí)施例的顯示驅(qū)動電路。
[0055]本發(fā)明實(shí)施例提供的陣列基板上設(shè)置有上述的顯示驅(qū)動電路，由于可直接將該顯示驅(qū)動電路制作在陣列基板上，只需將各輸入端和各輸出端(例如，包括觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端、驅(qū)動電極信號端、公共電極信號端)與外部驅(qū)動芯片相連即可，可大大減少各驅(qū)動電極和各公共電極的走線的占用面積，因此，可實(shí)現(xiàn)窄邊框。
[0056]本發(fā)明實(shí)施例還提供了一種觸摸顯示裝置，包括上述實(shí)施例提供的陣列基板。
[0057]本發(fā)明實(shí)施例提供的顯示裝置包括上述實(shí)施例的陣列基板，可實(shí)現(xiàn)窄邊框。
[0058]以上實(shí)施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種顯不驅(qū)動電路，其特征在于，包括:觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端、驅(qū)動電極信號端、公共電極信號端及多個級聯(lián)的子電路，每個子電路包括:邏輯單元，驅(qū)動單元和傳輸單元，所述邏輯單元連接所述觸控信號端、第一時鐘端、第二時鐘端、電源端、驅(qū)動信號使能端及所述驅(qū)動單元，所述驅(qū)動單元連接所述傳輸單元，所述傳輸單元連接驅(qū)動電極信號端和公共電極信號端； 所述觸控信號端用于輸入觸控信號，所述第一時鐘端用于輸入第一時鐘信號，所述第二時鐘端用于輸入第二時鐘信號，所述電源端用于輸入電源信號，所述驅(qū)動信號使能端用于輸入驅(qū)動使能信號，所述驅(qū)動電極信號端用于輸入驅(qū)動電極信號，所述公共電極信號端用于輸入公共電極信號； 每級子電路的邏輯單元依次連接，所述邏輯單元在所述觸控信號端、第一時鐘端、第二時鐘端的控制下用于控制是否選通本級子電路，選通時，控制該級子電路連接的公共電極的工作時間段為觸摸時段，并將所述驅(qū)動使能信號傳輸至所述驅(qū)動單元；未選通時，該級子電路連接的公共電極的工作時間段為顯示時段，并將與所述電源信號傳輸至所述驅(qū)動單元; 所述驅(qū)動單元用于驅(qū)動所述邏輯單元傳輸過來的信號，以減小信號傳輸過程中產(chǎn)生的延時，并將驅(qū)動后的信號傳輸至所述傳輸單元； 所述傳輸單元用于根據(jù)所述驅(qū)動后的信號輸出驅(qū)動電極信號或公共電極信號，若驅(qū)動后的信號為驅(qū)動使能信號，貝1J輸出驅(qū)動電極信號，否則輸出公共電極信號。
2.如權(quán)利要求1所述的顯示驅(qū)動電路，其特征在于，所述邏輯單元包括:鎖存單元、第一傳輸門、第二傳輸門、第一薄膜晶體管、第二薄膜晶體管、第一反相器和第二反相器； 對于奇數(shù)級子電路的邏輯單元，所述第一時鐘端連接所述本級子電路的鎖存單元的第一輸入端，所述第二時鐘端連接本級子電路的所述第一傳輸門的輸入端，對于偶數(shù)級的子電路的邏輯單元，所述第二時鐘端連接本級子電路的鎖存單元的第一輸入端，所述第一時鐘端連接本級子電路的第一傳輸門的輸入端；所述觸控信號端連接第一級子電路的鎖存單元的第二輸入端，所述觸控信號經(jīng)過本級子電路的鎖存單元鎖存后依次傳輸至下一級子電路的鎖存單元的第二輸入端； 對于每個子電路的邏輯單元，所述鎖存單元的輸出端連接所述第一反相器的輸入端和第一傳輸門的第一控制端，所述第一反相器的輸出端連接所述第一傳輸門的第二控制端，所述第一傳輸門的輸出端連接所述第二反相器的輸入端和第二傳輸門的第一控制端，第二反相器的輸出端連接所述第二傳輸門的第二控制端，所述驅(qū)動信號使能端連接所述第二傳輸門的輸入端，第二傳輸門的輸出端連接所述驅(qū)動單元；所述第一薄膜晶體管的柵極連接所述第一反相器的輸出端，源極連接所述第一傳輸門的輸出端，漏極連接所述電源端，所述第二薄膜晶體管的柵極連接所述第二反相器的輸出端，源極連接所述第二傳輸門的輸出端，漏極連接所述電源端； 所述鎖存單元用于在與其第一輸入端連接的時鐘端控制下鎖存所述觸控信號，所述第一薄膜晶體管用于將所述第一傳輸門的輸出端拉至所述電源信號；所述第二薄膜晶體管用于將所述第二傳輸門的輸出端拉至所述電源信號，并將所述電源信號輸出至所述驅(qū)動單J Li ο 所述鎖存單元還用于在與其第一輸入端連接的時鐘端控制下將鎖存后的觸控信號傳輸至所述第一傳輸門的第一控制端，將鎖存后的觸控信號經(jīng)第一反相器傳輸至第一傳輸門的第二控制端，以打開所述第一傳輸門，所述第一傳輸門用于將與其連接的時鐘信號傳輸至所述第二傳輸門的第一控制端，并經(jīng)過所述第二反相器傳輸至所述第二傳輸門的第二控制端，以打開所述第二傳輸門，所述驅(qū)動使能信號經(jīng)過所述第二傳輸門傳輸至所述驅(qū)動單元; 所述第一時鐘信號和第二時鐘信號的電平相反。
3.如權(quán)利要求2所述的顯示驅(qū)動電路，其特征在于，所述驅(qū)動單元包括:至少兩個串聯(lián)的反相器組成的反相器組，所述反相器組的第一個反相器連接所述第二傳輸門的輸出端，所述反相器組用于驅(qū)動所述邏輯單元傳輸過來的信號，以減小傳輸信號的延時，所述反相器組中反相器個數(shù)為偶數(shù)個。
4.如權(quán)利要求3所述的顯示驅(qū)動電路，其特征在于，所述傳輸單元包括:第三傳輸門和第四傳輸門，所述第三傳輸門的輸入端連接所述驅(qū)動電極信號端，輸出端連接所述本級子電路的輸出端，第一控制端連接所述反相器組中最后一個反相器的輸出端，第二控制端連接所述最后一個反相器的輸入端；第四傳輸門的輸入端連接所述公共電極信號端，輸出端連接所述本級子電路的輸出端，第一控制端連接所述最后一個反相器的輸入端，第二控制端連接所述最后一個反相器的輸出端； 所述第三傳輸門用于在驅(qū)動單元輸出的為驅(qū)動使能信號時將所述驅(qū)動電極信號輸出；所述第四傳輸門用于在驅(qū)動單兀輸出的為電源信號時將所述公共電極信號輸出。
5.如權(quán)利要求1~4中任一項(xiàng)所述的顯示驅(qū)動電路，其特征在于，所述電源信號與所述驅(qū)動使能信號電平相反。
6.一種陣列基板，其特征在于，所述陣列基板上設(shè)置有權(quán)利要求1~5中任一所述的顯示驅(qū)動電路。
7.一種觸摸顯示裝置，其特征在于，包括上述權(quán)利要求6所述的陣列基板。
【文檔編號】G09G3/20GK103996371SQ201410240732
【公開日】2014年8月20日 申請日期:2014年5月30日 優(yōu)先權(quán)日:2014年5月30日
【發(fā)明者】樊君, 李成, 孫建 申請人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司