用于平板顯示的goa電路及顯示裝置制造方法
【專利摘要】本發(fā)明涉及用于平板顯示的GOA電路及顯示裝置。該GOA電路包括級聯(lián)的多個GOA單元，GOA單元包括上拉控制電路（400）及下傳電路（500）；下傳電路（500）包括第一薄膜晶體管（T22），柵極連接?xùn)艠O信號點（Q（n）），漏極和源極分別輸入時鐘信號（CK（n））和輸出開動信號ST(n)；上拉控制電路（400）包括：第二薄膜晶體管（T11），柵極輸入開動信號（ST(n-2)），漏極和源極分別連接水平掃描線（G（n-2））和柵極信號點（Q（n））；第三薄膜晶體管（T12），柵極連接水平掃描線（G（n-1）），漏極和源極分別連接水平掃描線（G（n-1））和柵極信號點（Q（n））。本發(fā)明還提供了相應(yīng)的顯示裝置。本發(fā)明可以提升GOA電路及相關(guān)顯示裝置在高溫下的穩(wěn)定性。
【專利說明】用于平板顯示的GOA電路及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及平板顯示【技術(shù)領(lǐng)域】,尤其涉及一種用于平板顯示的GOA (Gate Driveron Array，陣列基板行驅(qū)動)電路及顯示裝置。
【背景技術(shù)】
[0002]目前主動式平板顯示面板水平掃描線的驅(qū)動主要由面板外接的IC來完成，外接IC可以控制面板各級像素(pixel)相連的水平掃描線的逐級充電和放電。而GOA技術(shù)，即Gate Driver on Array (陣列基板行驅(qū)動)技術(shù),可以運用平板顯示面板的原有制程將水平掃描線的驅(qū)動電路制作在顯示區(qū)周圍的基板上，使之代替外接IC來完成水平掃描線的驅(qū)動。GOA技術(shù)能簡化顯示面板的制作工序,省去水平掃描線方向的IC綁定(bonding)工藝，有機會提升產(chǎn)能并降低成本，并且可以提升平板顯示面板的集成度使之更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0003]現(xiàn)有的GOA電路，通常包括級聯(lián)的多個GOA單元，每一級GOA單元對應(yīng)驅(qū)動一級水平掃描線。GOA單元的主要結(jié)構(gòu)包括上拉電路(Pull-up part),上拉控制電路(Pull-upcontrol part),下傳電路(Transfer Part),下拉電路(Key Pull-down Part)和下拉維持電路(Pull-down Holding Part),以及負責(zé)電位抬升的自舉(Boast)電容。上拉電路主要負責(zé)將時鐘信號(Clock)輸出為柵極(Gate)信號；上拉控制電路負責(zé)控制上拉電路的打開時間，一般連接前面級GOA電路傳遞過來的下傳信號或者Gate信號；下拉電路負責(zé)在第一時間將Gate拉低為低電位，即關(guān)閉Gate信號；下拉維持電路則負責(zé)將Gate輸出信號和上拉電路的Gate信號(通常稱為Q點)維持(Holding)在關(guān)閉狀態(tài)(即負電位),通常有兩個下拉維持模塊交替作用；自舉電容(C boast)則負責(zé)Q點的二次抬升，這樣有利于上拉電路的G(N)輸出。
[0004]GOA電路的目的就是將集成電路輸出的掃描波形通過電路操作的方式輸出，使像素開關(guān)打開從而可以向氧化銦錫(ITO)電極輸入數(shù)據(jù)信號。數(shù)據(jù)信號輸入完后將數(shù)據(jù)信號內(nèi)容保持住直到下一幀的開啟。在電路操作過程中，因一條掃描電路打開過后在一幀剩余的時間里都是關(guān)閉的，掃描電路關(guān)閉(保持)時間比掃描時間長很多，對GOA電路中的薄膜晶體管穩(wěn)定特定要求很高。GOA電路的高溫穩(wěn)定性是影響GOA技術(shù)應(yīng)用的重要因素之一。高溫下，組成GOA電路的薄膜晶體管的漏電變大，GOA電路的輸出波形可能出現(xiàn)異常。

【發(fā)明內(nèi)容】

[0005]因此，本發(fā)明的目的在于提供一種用于平板顯示的GOA電路，減少高溫下薄膜晶體管漏電對GOA電路輸出的影響，提升GOA電路輸出的高溫穩(wěn)定性。
[0006]本發(fā)明的另一目的在于提供一種應(yīng)用上述GOA電路的顯示裝置，減少高溫下薄膜晶體管漏電對GOA電路輸出的影響，提升GOA電路輸出的高溫穩(wěn)定性。
[0007]為實現(xiàn)上述目的，本發(fā)明提供了一種用于平板顯示的GOA電路，包括級聯(lián)的多個GOA單元，按照第η級GOA單元控制對顯示區(qū)域第η級水平掃描線充電，該第η級GOA單元包括上拉電路，下拉電路，下拉維持電路，上拉控制電路，下傳電路及自舉電容；該上拉電路、下拉電路、下拉維持電路及自舉電容分別與柵極信號點和該第η級水平掃描線連接，該上拉控制電路和下傳電路分別與該柵極信號點連接；
[0008]該下傳電路包括:
[0009]第一薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別輸入第η級時鐘信號和輸出開動信號；
[0010]該上拉控制電路包括:
[0011]第二薄膜晶體管，其柵極輸入來自第n-2級GOA單元的開動信號，漏極和源極分別連接第n-2級水平掃描線和該柵極信號點；
[0012]第三薄膜晶體管，其柵極連接第η-1級水平掃描線，漏極和源極分別連接該第η-1級水平掃描線和該柵極信號點。
[0013]其中，該下拉維持電路包括:
[0014]第四薄膜晶體管，其柵極連接第一電路點，漏極和源極分別連接該第η級水平掃描線和輸入第一直流低電壓；
[0015]第五薄膜晶體管，其柵極連接第二電路點，漏極和源極分別連接該第η級水平掃描線和輸入該第一直流低電壓；
[0016]第六薄膜晶體管，其柵極連接該第一電路點，漏極和源極分別連接該第η-1級水平掃描線和該柵極信號點；
[0017]第七薄膜晶體管，其柵極連接該第二電路點，漏極和源極分別連接該第η-1級水平掃描線和該柵極信號點；
[0018]第八薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接該第一電路點和輸入該第一直流低電壓；
[0019]第九薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別連接該第二電路點和輸入該第一直流低電壓；
[0020]第十薄膜晶體管，其柵極輸入第一時鐘信號，漏極和源極分別輸入該第一時鐘信號和連接該第一電路點；
[0021]第十一薄膜晶體管，其柵極輸入第二時鐘信號，漏極和源極分別輸入該第一時鐘信號和連接該第一電路點；
[0022]第十二薄膜晶體管，其柵極輸入該第二時鐘信號，漏極和源極分別輸入該第二時鐘信號和連接該第二電路點；
[0023]第十三薄膜晶體管，其柵極輸入該第一時鐘信號，漏極和源極分別輸入該第二時鐘信號和連接該第二電路點；
[0024]工作時，該第一時鐘信號和該第二時鐘信號的頻率低于該第η級時鐘信號，并且該第一電路點和該第二電路點交替受該第一時鐘信號和該第二時鐘信號充電而處于高電位。
[0025]其中，該上拉電路包括:第十四薄膜晶體管，其柵極連接該柵極信號點，漏極和源極分別輸入該第η級時鐘信號和連接該第η級水平掃描線。
[0026]其中，該下拉電路包括:第十五薄膜晶體管，其柵極連接第η+2級水平掃描線，漏極和源極分別連接該第η級水平掃描線和輸入該直流低電壓；第十六薄膜晶體管，其柵極連接該第η+2級水平掃描線，漏極和源極分別連接該柵極信號點和輸入該直流低電壓。
[0027]其中，該第η級時鐘信號的占空比小于50%。
[0028]其中，該第η級時鐘信號的占空比為40%。
[0029]其中，該第一時鐘信號通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0030]其中該第二時鐘信號通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0031]其中，該直流低電壓通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
[0032]本發(fā)明還提供了一種顯示裝置，其包括如上所述的用于平板顯示的GOA電路。
[0033]本發(fā)明用于平板顯示的GOA電路可以提升GOA電路及相關(guān)顯示裝置在高溫下的穩(wěn)定性，并減小GOA充電信號的阻容延遲(RC delay)。運用本發(fā)明的GOA電路可以制作低成本的窄邊框或無邊框的平板顯示產(chǎn)品。
【專利附圖】

【附圖說明】
[0034]下面結(jié)合附圖，通過對本發(fā)明的【具體實施方式】詳細描述，將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見。
[0035]附圖中，
[0036]圖1為本發(fā)明用于平板顯示的GOA電路(單級)一實施例的電路圖；
[0037]圖2為本發(fā)明用于平板顯示的GOA電路在80°C時的輸出波形示意圖；
[0038]圖3為本發(fā)明用于平板顯示的GOA電路的多級架構(gòu)示意圖；
[0039]圖4為應(yīng)用了本發(fā)明用于平板顯示的GOA電路的平板顯示裝置的結(jié)構(gòu)示意圖。
【具體實施方式】
[0040]參見圖1，其為本發(fā)明用于平板顯示的GOA電路(單級)一實施例的電路圖。本發(fā)明的GOA電路可以包括級聯(lián)的多個GOA單元，按照第η級GOA單元控制對顯示區(qū)域第η級水平掃描線G (η)充電，該第η級GOA單元包括上拉電路100，下拉電路200，下拉維持電路300，上拉控制電路400，下傳電路500及自舉電容Cb ;該上拉電路100、下拉電路200、下拉維持電路300及自舉電容Cb分別與柵極信號點Q (η)和該第η級水平掃描線G (η)連接，該上拉控制電路400和下傳電路500分別與該柵極信號點Q (η)連接。
[0041]該上拉電路100包括:直接控制給顯示區(qū)域第η級水平掃描線G (η)進行充電的薄膜晶體管Τ21，其柵極連接該柵極信號點(Q (η)), Τ21的漏極和源極分別輸入該第η級時鐘信號CK (η)和連接該第η級水平掃描線G (η)，Τ21柵極Q(η)的電位可直接影響CK(η)對G(n)充電。
[0042]下拉電路200包含在G(n)充電結(jié)束時進行放電的一組薄膜晶體管，包括對G(n)進行放電的T31和對Q(η)進行放電的Τ41 ；Τ31柵極連接第η+2級水平掃描線G (η+2)，漏極和源極分別連接該第η級水平掃描線G (η)和輸入直流低電壓VSS ；Τ41柵極連接該第η+2級水平掃描線G (η+2)，漏極和源極分別連接?xùn)艠O信號點Q (η)和輸入直流低電壓VSS ；Τ31和Τ41可以在G(n+2)處于高電位時打開進行放電。
[0043]下傳電路500包括薄膜晶體管T22，其柵極連接該柵極信號點Q (n)，漏極和源極分別輸入第η級時鐘信號CK (η)和輸出開動信號ST (η)；
[0044]上拉控制電路400包括:薄膜晶體管Tl I，其柵極輸入來自第n-2級GOA單元的開動信號ST (n-2)，漏極和源極分別連接第n-2級水平掃描線(G (n_2))和該柵極信號點(Q(n));薄膜晶體管T12，其柵極連接第n-Ι級水平掃描線G (η_1 )，漏極和源極分別連接該第n-Ι級水平掃描線G (η-1)和該柵極信號點Q (η)。本發(fā)明的各級GOA電路中增加了 I顆薄膜晶體管Τ12給Q(n)充電，用以彌補Q(n)在自舉前的漏電，能使Q(η)在高溫下自舉前保持得較為穩(wěn)定。
[0045]薄膜晶體管Til、Τ12和Τ22可以控制將前級GOA電路的開動信號ST傳遞給本級GOA電路，使GOA電路可以逐級充放電。
[0046]Q (η)和G (η)之間所連接的有自舉功能的電容Cb，可在G (η)電位提升時通過Cb的耦合效應(yīng)使Q(n)電位提升，從而獲得更高的Q(η)電位及更小的GOA充電信號的阻容延遲(RC delay)。
[0047]下拉維持電路(300)包括的一組薄膜晶體管可以在GOA電路非充電時期保持G(n)和Q(n)的低電位。該下拉維持電路(300)包括:薄膜晶體管T32，其柵極連接第一電路點P，漏極和源極分別連接G (η)和輸入第一直流低電壓VSS ;薄膜晶體管Τ33，其柵極連接第二電路點K，漏極和源極分別連接G (η)和輸入第一直流低電壓VSS ;薄膜晶體管Τ42，其柵極連接第一電路點P，漏極和源極分別連接G (η-1)和柵極信號點Q (n);薄膜晶體管Τ43，其柵極連接第二電路點K，漏極和源極分別連接G (η-1)和柵極信號點Q (η);薄膜晶體管Τ52，其柵極連接?xùn)艠O信號點Q(n)，漏極和源極分別連接第一電路點P和輸入第一直流低電壓VSS ;薄膜晶體管T62，其柵極連接?xùn)艠O信號點Q (n)，漏極和源極分別連接第二電路點K和輸入第一直流低電壓VSS ;薄膜晶體管T53，其柵極輸入低頻時鐘信號ECK，漏極和源極分別輸入低頻時鐘信號ECK和連接第一電路點P ;薄膜晶體管T54，其柵極輸入低頻時鐘信號EXCK，漏極和源極分別輸入低頻時鐘信號ECK和連接第一電路點P ;薄膜晶體管T63，其柵極輸入該低頻時鐘信號EXCK，漏極和源極分別輸入低頻時鐘信號EXCK和連接第二電路點K ；薄膜晶體管T64，其柵極輸入低頻時鐘信號ECK，漏極和源極分別輸入低頻時鐘信號EXCK和連接第二電路點K ；
[0048]工作時，低頻時鐘信號ECK和低頻時鐘信號EXCK的頻率低于高頻時鐘信號CK(η)，并且該第一電路點P和該第二電路點K交替受低頻時鐘信號ECK和低頻時鐘信號EXCK充電而處于高電位，從而交替控制薄膜晶體管Τ32&Τ42或Τ33&Τ43的打開，以維持G(n)或Q(n)在非充電時期的低電位。薄膜晶體管T54和T64能根據(jù)低頻時鐘信號EXCK和ECK的電位來交替打開以便給P點或K點放電，可以更好的保證T32&T42及T33&T43的交替工作，用以避免薄膜晶體管長時間受柵極電壓應(yīng)力的影響，提高GOA電路的操作壽命。薄膜晶體管T52連接P點和直流低電壓Vss，薄膜晶體管T62連接K點和直流低電壓Vss，T52和T62可在Q(η)處于高電位時打開而關(guān)閉Τ32、Τ42、Τ33和Τ43，使之不影響Q(n)和G(n)充電。
[0049]本發(fā)明的GOA電路可以使控制給水平掃描線充電的薄膜晶體管柵極的Q(n)電壓在高溫下自舉前變得更加穩(wěn)定，因此有機會提升GOA電路的高溫穩(wěn)定性并減少GOA充電信號的阻容延遲(RC delay)。具體來講:1、對于維持Q(n)在非充電時期電位的薄膜晶體管T42和T43的連接方法可以減少Q(mào) (η)在高溫下自舉前的漏電；2、在各級GOA電路中增加了I顆薄膜晶體管給Q(n)充電，用以彌補Q(n)在自舉前的漏電。
[0050]參見圖2，其為本發(fā)明用于平板顯示的GOA電路在80°C時的輸出波形示意圖，其中高頻時鐘信號CK(η)的占空比(duty ratio)小于50%，具體為40%。圖2中，tl?t4為G(η)充電前的準備時間，t4?t5為G(n)的充電時間，t5后G(n)被放電。低頻時鐘信號ECK和低頻時鐘信號EXCK可以選擇為頻率相同，相位相反?？山Y(jié)合圖1來理解圖2，tl時，CK(n-2)的電位開始抬升，G(n-2)和ST(n_2)的電位也跟著開始抬升，薄膜晶體管Tll打開給Q(n)充電。t2時，CK(η-1)的電位開始抬升，薄膜晶體管Τ12也打開給Q(η)充電。Q(η)電位抬升后，可打開薄膜晶體管Τ52和Τ62，從而關(guān)閉Τ32、Τ42、Τ33和Τ43，使之不影響Q (η)和G(n)充電。t3時，CK(n-2)的電位開始下降，G(n_2)和ST(n_2)的電位跟著下降，薄膜晶體管Tll會有一定漏電而導(dǎo)致Q(n)的電位有一定降低。但本發(fā)明的各級GOA電路中增加了 I顆薄膜晶體管T12給Q(n)充電，用以彌補Q(n)在自舉前的漏電，能使Q(η)在高溫下自舉前保持得較為穩(wěn)定。t4時，CK(n)的電位開始抬升，薄膜晶體管T21和T22打開，Q(n)自舉到更高電位并控制T21給G(n)充電及T22給ST(n)充電。由于G(n_l)電位的起始抬升時間t2要早于G (η)電位的起始抬升時間t4，將T42及T43的漏極連接至G(n_l)的電路結(jié)構(gòu)相對于將T42及T43的漏極連接至第二直流低電壓Vss2 (圖未示)的電路結(jié)構(gòu)可減低Q(ri)在自舉前通過薄膜晶體管T42和T43的漏電。Q(n)自舉后，P點和K點電位已被拉低，T42和T43已被關(guān)閉，Q (η)漏電可得到有效控制。t5時，CK(η)開始下降，Q(η)電位并未立即被拉低，薄膜晶體管Τ21和Τ22在t5后的短時間內(nèi)仍保持導(dǎo)通，將G(η)和ST (η)電位拉低。這之后，G(n+2)電位抬升，薄膜晶體管T31和T41打開，確保G(n)和Q(n)被拉至低電位。這之后，T52和T62關(guān)閉，T32&T42或T33&T43可交替打開，以維持G(n)或Q(n)在非充電時期的低電位。綜上所述，本發(fā)明能使GOA電路Q(n)在高溫下自舉前的電壓更穩(wěn)定，因此有機會獲得更高的充電時期的Q(n)電壓以及更小的GOA充電信號的阻容延遲(RCdelay)。
[0051]參見圖3，其為本發(fā)明用于平板顯示的GOA電路的多級架構(gòu)示意圖。圖3給出了本發(fā)明的GOA電路的一種多級連接方法，低頻時鐘信號ECK和EXCK、直流低電壓Vss、CKl?CK4的4個高頻時鐘信號的金屬線放置于各級GOA電路的周邊，各級GOA電路(其內(nèi)部連接參見圖1)連接CKl?CK4中的I個CK信號、第n-2級GOA電路產(chǎn)生的G(n_2)和ST(n_2)、第(η-1)級GOA電路產(chǎn)生的G(η-1)、第(η+2)級GOA電路產(chǎn)生的G(η+2)，并產(chǎn)生G(η)和ST (η)信號。圖3所示的連接方法可保證GOA電路的開動信號ST (η)能逐級傳遞，使得各級水平掃描線可以被逐級充電和放電。對于首、末端級聯(lián)的GOA單元可以采用輸入激活信號的方式來代替缺少的信號輸入。
[0052]本發(fā)明的GOA電路可以運用平板顯示面板的原有制程制作在顯示區(qū)周圍的基板上，使之能替代外接IC來完成平板顯示面板各級水平掃描線的驅(qū)動。本發(fā)明尤其適合制作窄邊框或無邊框的平板顯示產(chǎn)品。
[0053]參見圖4，其為應(yīng)用了本發(fā)明用于平板顯示的GOA電路的平板顯示裝置的結(jié)構(gòu)示意圖。圖4中，平板顯示裝置具有顯示基板10，顯示基板10上方的驅(qū)動控制板20為顯示基板10提供驅(qū)動和控制信號，顯示基板10左邊區(qū)域30和右邊區(qū)域40制作了 GOA電路，可從左邊和右邊兩個方向驅(qū)動顯示區(qū)域50的水平掃描線。GOA電路接受驅(qū)動控制板20的輸入信號并逐級產(chǎn)生水平掃描線的控制信號，可以控制顯示區(qū)域50中的像素逐行打開。
[0054]綜上所述,本發(fā)明可以提升GOA電路(采用duty ratio小于50%的高頻時鐘信號)及相關(guān)顯示器件在高溫下的穩(wěn)定性，并減小GOA充電信號的阻容延遲(RC delay)。運用本發(fā)明的GOA電路可以制作低成本的窄邊框或無邊框的平板顯示產(chǎn)品。[0055]以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明后附的權(quán)利要求的保護范圍。
【權(quán)利要求】
1.一種用于平板顯示的GOA電路，其特征在于，包括級聯(lián)的多個GOA單元，按照第η級GOA單元控制對顯示區(qū)域第η級水平掃描線(G (η))充電，該第η級GOA單元包括上拉電路(100)，下拉電路(200)，下拉維持電路(300)，上拉控制電路(400)，下傳電路(500)及自舉電容(Cb );該上拉電路(100 )、下拉電路(200 )、下拉維持電路(300 )及自舉電容(Cb )分別與柵極信號點(Q (η))和該第η級水平掃描線(G (η))連接，該上拉控制電路(400)和下傳電路(500)分別與該柵極信號點(Q (η))連接; 該下傳電路(500)包括: 第一薄膜晶體管(Τ22)，其柵極連接該柵極信號點(Q(n))，漏極和源極分別輸入第η級時鐘信號(CK (η))和輸出開動信號(ST(n)); 該上拉控制電路(400)包括: 第二薄膜晶體管(Tll)，其柵極輸入來自第n-2級GOA單元的開動信號(ST (n-2))，漏極和源極分別連接第n-2級水平掃描線(G (n-2))和該柵極信號點(Q (η))； 第三薄膜晶體管(Τ12)，其柵極連接第η-1級水平掃描線(G(n-l))，漏極和源極分別連接該第η-1級水平掃描線(G (η-1))和該柵極信號點(Q (η))。
2.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該下拉維持電路(300)包括: 第四薄膜晶體管(Τ32)，其柵極連接第一電路點(P)，漏極和源極分別連接該第η級水平掃描線(G (η))和輸入第一直流低電壓(VSS); 第五薄膜晶體管(Τ33)，其柵極連接第二電路點(K)，漏極和源極分別連接該第η級水平掃描線(G (η))和輸入該第一直流低電壓(VSS)；` 第六薄膜晶體管(Τ42)，其柵極連接該第一電路點(P)，漏極和源極分別連接該第η-1級水平掃描線(G (η-1))和該柵極信號點(Q (η))； 第七薄膜晶體管(Τ43)，其柵極連接該第二電路點(K)，漏極和源極分別連接該第η-1級水平掃描線(G (η-1))和該柵極信號點(Q (η))； 第八薄膜晶體管(Τ52)，其柵極連接該柵極信號點(Q (η))，漏極和源極分別連接該第一電路點(P)和輸入該第一直流低電壓(VSS)； 第九薄膜晶體管(Τ62)，其柵極連接該柵極信號點(Q (η))，漏極和源極分別連接該第二電路點(K)和輸入該第一直流低電壓(VSS)； 第十薄膜晶體管(Τ53)，其柵極輸入第一時鐘信號(ECK)，漏極和源極分別輸入該第一時鐘信號(ECK)和連接該第一電路點(P)； 第十一薄膜晶體管(Τ54)，其柵極輸入第二時鐘信號(EXCK)，漏極和源極分別輸入該第一時鐘信號(ECK)和連接該第一電路點(P)； 第十二薄膜晶體管(Τ63)，其柵極輸入該第二時鐘信號(EXCK)，漏極和源極分別輸入該第二時鐘信號(EXCK)和連接該第二電路點(K)； 第十三薄膜晶體管(Τ64)，其柵極輸入該第一時鐘信號(ECK)，漏極和源極分別輸入該第二時鐘信號(EXCK)和連接該第二電路點(K)； 工作時，該第一時鐘信號(ECK)和該第二時鐘信號(EXCK)的頻率低于該第η級時鐘信號(CK (η))，并且該第一電路點(P)和該第二電路點(K)交替受該第一時鐘信號(ECK)和該第二時鐘信號(EXCK)充電而處于高電位。
3.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該上拉電路(100)包括:第十四薄膜晶體管(T21)，其柵極連接該柵極信號點(Q (n))，漏極和源極分別輸入該第η級時鐘信號(CK (η))和連接該第η級水平掃描線(G (η))。
4.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該下拉電路(200)包括:第十五薄膜晶體管(Τ31)，其柵極連接第η+2級水平掃描線(G (η+2))，漏極和源極分別連接該第η級水平掃描線(G (η))和輸入該直流低電壓(VSS);第十六薄膜晶體管(Τ41)，其柵極連接該第η+2級水平掃描線(G (η+2))，漏極和源極分別連接該柵極信號點(Q (η))和輸入該直流低電壓(VSS)。
5.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該第η級時鐘信號(CK(η))的占空比小于50%。
6.如權(quán)利要求5所述的用于平板顯示的GOA電路，其特征在于，該第η級時鐘信號(CK(η))的占空比為40%。
7.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該第一時鐘信號(ECK)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
8.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該第二時鐘信號(EXCK)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
9.如權(quán)利要求1所述的用于平板顯示的GOA電路，其特征在于，該直流低電壓(VSS)通過公共的金屬線輸入所述級聯(lián)的多個GOA單元。
10.一種顯示裝置，其`特征在于，包括如權(quán)利要求1所述的用于平板顯示的GOA電路。
【文檔編號】G09G3/20GK103680386SQ201310700124
【公開日】2014年3月26日 申請日期:2013年12月18日 優(yōu)先權(quán)日:2013年12月18日
【發(fā)明者】虞曉江, 李文英, 李長曄, 賴梓杰 申請人:深圳市華星光電技術(shù)有限公司