專利名稱：一種雙向移位寄存器單元、雙向移位寄存器及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器，特別是一種雙向移位寄存器單元、雙向移位寄存器及顯示裝置。
背景技術(shù)：
集成柵極移位寄存器將柵極脈沖輸出寄存器集成在面板上，從而節(jié)省了 1C，降低了成本。集成柵極移位寄存器的實(shí)現(xiàn)方法有很多種，可以包含不同多個(gè)晶體管和電容，常用的有 12T1C，9T1C，13T1C 等結(jié)構(gòu)。一般而言，一個(gè)移位寄存器由多級(jí)移位寄存器單元組成，而每一級(jí)移位寄存器單兀只是在極短的時(shí)間內(nèi)輸出一個(gè)高電平信號(hào)，而在其他時(shí)間都會(huì)輸出低電平信號(hào)，通常為VSS信號(hào)?，F(xiàn)有技術(shù)的雙向移位寄存器至少存在產(chǎn)品壽命較低的缺點(diǎn)，對(duì)此說(shuō)明如下。前面已經(jīng)提到，每一級(jí)移位寄存器單元只是 在極短的時(shí)間內(nèi)輸出一個(gè)高電平信號(hào)，而在其他時(shí)間都會(huì)輸出低電平信號(hào)，為了保證移位寄存器單元輸出低電平信號(hào)，則需要向上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)輸出低電平信號(hào)，通常為VSS。也就是說(shuō)，向上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)輸出低電平信號(hào)的時(shí)間非常長(zhǎng)，這個(gè)時(shí)間通常占到99%以上。而同時(shí)，該VSS信號(hào)都是通過(guò)下拉晶體管輸出，這就需要下拉晶體管處于高電平導(dǎo)通的狀態(tài)，以輸出VSS信號(hào)到上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)。從以上描述可以發(fā)現(xiàn)，下拉晶體管的柵極上長(zhǎng)期處于高電平狀態(tài)，這就會(huì)導(dǎo)致使得下拉晶體管比雙向移位寄存器單元中的其他晶體管老化更快，縮短了產(chǎn)品的使用壽命。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種雙向移位寄存器單元、雙向移位寄存器及顯不裝置，提聞移位寄存器的壽命。為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種雙向移位寄存器單元，所述移位移位寄存器單元具有包括電容單元和TFT的上拉模塊,所述電容單元的一端與本級(jí)輸出節(jié)點(diǎn)連接，另一端與上拉節(jié)點(diǎn)連接，所述雙向移位寄存器單元還包括能夠在掃描方向不同時(shí)，互換作為預(yù)充電控制單元和復(fù)位控制單元的至少兩個(gè)TFT，所述雙向移位寄存器單元還包括一第一下拉模塊，用于在下拉階段拉低所述本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位，所述第一下拉模塊包括在下拉階段交替工作的第一下拉子模塊和第二下拉子模塊。上述的雙向移位寄存器單元，其中，第一下拉子模塊具有對(duì)應(yīng)的第一下拉子節(jié)點(diǎn)，第二下拉子模塊具有對(duì)應(yīng)的第二下拉子節(jié)點(diǎn)，每一個(gè)下拉子模塊包括:第一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接；第二 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與上拉節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉節(jié)點(diǎn)連接；
所述雙向移位寄存器單元還包括:一拉高模塊，用于在下拉階段拉高所述第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)中的一個(gè)下拉子節(jié)點(diǎn)的電位；對(duì)應(yīng)于每一個(gè)下拉子節(jié)點(diǎn)對(duì)應(yīng)設(shè)置的第一關(guān)聯(lián)單元，用于在對(duì)應(yīng)的下拉子節(jié)點(diǎn)處于高電平時(shí)，拉低另一個(gè)下拉子節(jié)點(diǎn)的電平；上述的雙向移位寄存器單元，其中，基于所述雙向移位寄存器單元形成的移位寄存器中，相鄰移位寄存器單元的第一下拉子節(jié)點(diǎn)相互連接，第二下拉子節(jié)點(diǎn)相互連接，且相鄰移位寄存器單元的拉高模塊與不同的下拉子節(jié)點(diǎn)連接，且輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。上述的雙向移位寄存器單元，其中，每一個(gè)第一關(guān)聯(lián)單元均包括一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接，漏極與另一個(gè)下拉子節(jié)點(diǎn)。上述的雙向移位寄存器單元，其中，還包括:對(duì)應(yīng)于每一個(gè)下拉 子節(jié)點(diǎn)設(shè)置的第二關(guān)聯(lián)單元，用于在拉高節(jié)點(diǎn)處于高電位時(shí)拉低對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位。上述的雙向移位寄存器單元，其中，還包括:第三關(guān)聯(lián)單元，用于在雙向移位寄存器單元處于預(yù)充電階段時(shí)，關(guān)閉所述拉高模塊。上述的雙向移位寄存器單元，其中，第三關(guān)聯(lián)單元包括一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，柵極接收預(yù)充電階段打開(kāi)預(yù)充電TFT的控制信號(hào)，漏極輸出所述低電位輸入節(jié)點(diǎn)輸出的低電平信號(hào)到所述拉高模塊，以關(guān)閉所述拉高模塊。為了更好的實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例還提供了一種2N級(jí)雙向移位寄存器，其中N大于1，包括第O級(jí)雙向移位寄存器單元、第2N+1級(jí)雙向移位寄存器單元，以及2N個(gè)利用上述的雙向移位寄存器單元實(shí)現(xiàn)的位于第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元之間的中間級(jí)移位寄存器單元。上述的雙向移位寄存器，其中，所述第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)下拉子節(jié)點(diǎn)中的每一個(gè)對(duì)應(yīng)設(shè)置有一個(gè)拉高模塊，用于在下拉階段拉高對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位；所述第O級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)，所述第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。為了更好的實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括上述的雙向移位寄存器。本發(fā)明實(shí)施例具有如下有益效果:本發(fā)明實(shí)施例的雙向移位寄存器單元中，對(duì)本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位進(jìn)行拉低的下拉模塊包括下拉階段交替工作的第一下拉子模塊和第二下拉子模塊，這樣在下拉階段的任意一個(gè)時(shí)間點(diǎn)，其中只有一個(gè)下拉子模塊的TFT處于高電平導(dǎo)通狀態(tài)，因此，相對(duì)于現(xiàn)有技術(shù)的雙向移位寄存器單元中，每一個(gè)TFT在整個(gè)下拉階段都處于高電平導(dǎo)通狀態(tài)而言，本發(fā)明實(shí)施例的雙向移位寄存器單元中，減少了下拉模塊中的TFT處于高電平導(dǎo)通狀態(tài)的時(shí)間，提高了 TFT的壽命，也就提高了雙向移位寄存器單元的壽命。


圖1表示本發(fā)明實(shí)施例的雙向移位寄存器單元的結(jié)構(gòu)示意圖；圖2表示本發(fā)明實(shí)施例的雙向移位寄存器單元組成雙向移位寄存器是增加的SRO的結(jié)構(gòu)不意圖；圖3表示本發(fā)明實(shí)施例的雙向移位寄存器單元組成雙向移位寄存器是增加的SR2N+1的結(jié)構(gòu)示意圖；圖4表不本發(fā)明實(shí)施例的雙向移位寄存器的結(jié)構(gòu)及連接不意圖；圖5表不本發(fā)明實(shí)施例的雙向移位寄存器正向掃描時(shí)的時(shí)序不意圖；圖6表示本發(fā)明實(shí)施例的雙向移位寄存器逆向掃描時(shí)的時(shí)序示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例的雙向移位寄存器單元、雙向移位寄存器及顯示裝置中，對(duì)本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位進(jìn)行拉低的下拉模塊包括下拉階段交替工作的第一下拉子模塊和第二下拉子模塊， 這樣降低了每一個(gè)下拉子模塊中的TFT在下拉階段處于高電平導(dǎo)通的時(shí)間，提聞了下拉子1旲塊中的TFT的壽命，也就提聞了雙向移位寄存器單兀的壽命。在對(duì)本發(fā)明實(shí)施例進(jìn)行進(jìn)一步詳細(xì)說(shuō)明之前，先對(duì)本發(fā)明實(shí)施例涉及到的概念說(shuō)明如下。移位寄存器單元為例，其工作過(guò)程如下，其一般分為如下3個(gè)階段:預(yù)充電階段，利用其他輸出節(jié)點(diǎn)輸出的高電平信號(hào)初步拉高I3U節(jié)點(diǎn)的電平；輸出階段，繼續(xù)拉高的I3U節(jié)點(diǎn)打開(kāi)一個(gè)TFT，將高電平信號(hào)輸出到本級(jí)輸出節(jié)點(diǎn)，使得本級(jí)移位寄存器單元的輸出節(jié)點(diǎn)輸出高電平信號(hào)；下拉階段，在輸出高電平信號(hào)之后，直至下一次預(yù)充電階段到來(lái)之前，都需要拉低上拉節(jié)點(diǎn)和本級(jí)輸出節(jié)點(diǎn)的電平。在本發(fā)明的具體實(shí)施例中，該下拉階段指的就是本次輸出階段和下一次預(yù)充電階段之間的階段。 本發(fā)明實(shí)施例提供了一種雙向移位寄存器單元，所述移位移位寄存器單元具有包括電容單元和TFT的上拉模塊，所述電容單元的一端與本級(jí)輸出節(jié)點(diǎn)連接，另一端與上拉節(jié)點(diǎn)連接，所述雙向移位寄存器單元還包括能夠在掃描方向不同時(shí)，互換作為預(yù)充電控制單元和復(fù)位控制單元的至少兩個(gè)TFT，所述雙向移位寄存器單元還包括一第一下拉模塊，用于在下拉階段拉低所述本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位，所述第一下拉模塊包括在下拉階段交替工作的第一下拉子模塊和第二下拉子模塊。本發(fā)明實(shí)施例的雙向移位寄存器單元中，對(duì)本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位進(jìn)行拉低的下拉模塊包括下拉階段交替工作的第一下拉子模塊和第二下拉子模塊，這樣在下拉階段的任意一個(gè)時(shí)間點(diǎn)，其中只有一個(gè)下拉子模塊的TFT處于高電平導(dǎo)通狀態(tài)，因此，相對(duì)于現(xiàn)有技術(shù)的雙向移位寄存器單元中，每一個(gè)TFT在整個(gè)下拉階段都處于高電平導(dǎo)通狀態(tài)而言，本發(fā)明實(shí)施例的雙向移位寄存器單元中，減少了下拉模塊中的TFT處于高電平導(dǎo)通狀態(tài)的時(shí)間，提高了 TFT的壽命，也就提高了雙向移位寄存器單元的壽命。一般而言，拉低節(jié)點(diǎn)的電位可以通過(guò)多種方式進(jìn)行，在本發(fā)明的具體實(shí)施例中，每一個(gè)下拉子單元都包括兩個(gè)TFT，其中一個(gè)拉低節(jié)點(diǎn)的電位，另一個(gè)用于拉低本級(jí)輸出節(jié)點(diǎn)的電位，即:在本發(fā)明的具體實(shí)施例中，第一下拉子模塊具有對(duì)應(yīng)的第一下拉子節(jié)點(diǎn)，第二下拉子模塊具有對(duì)應(yīng)的第二下拉子節(jié)點(diǎn)，每一個(gè)下拉子單元都包括:第一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接；第二 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與上拉節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉節(jié)點(diǎn)連接。此時(shí)，只需要保證在下拉階段，第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)輪流處于高電平狀態(tài)，則第一下拉子模塊和第二下拉子模塊中的第一 TFT會(huì)輪流打開(kāi)，而第一下拉子模塊和第二下拉子模塊中的第二 TFT也會(huì)輪流打開(kāi)，則保證了下拉子模塊中的TFT在下拉階段僅有部分時(shí)間處于高電平打開(kāi)狀態(tài)，減少了下拉模塊中的TFT處于高電平導(dǎo)通狀態(tài)的時(shí)間，提高了 TFT的壽命，也就提高了雙向移位寄存器單元的壽命。在本發(fā)明的具體實(shí)施例中，保證第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)輪流處于高電平狀態(tài)可以通過(guò)多種方式實(shí)現(xiàn)，說(shuō)明如下:< 方式一 >
針對(duì)第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)分別設(shè)置各自的拉高單元，在拉高階段輪流向第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)輸出高電平信號(hào)。如針對(duì)第一下拉子節(jié)點(diǎn)設(shè)置的拉高單元按照如下模式輸出電平信
號(hào):高-低-高-低-......，而針對(duì)第二下拉子節(jié)點(diǎn)設(shè)置的拉高單元?jiǎng)t按照
低-聞_低-聞_......的方式輸出電平/[目號(hào)。則在下拉階段第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)僅有一個(gè)處于高電平狀態(tài)，而且每一個(gè)時(shí)刻都有一個(gè)下拉子節(jié)點(diǎn)處于高電平狀態(tài)，因此，能夠保證PU節(jié)點(diǎn)和輸出節(jié)點(diǎn)總是處于低電平，而第一下拉子模塊和第二下拉子模塊中的TFT是處于輪流打開(kāi)的狀態(tài)，提高了 TFT的壽命。< 方式二 >在方式二中，在每一個(gè)移位寄存器單元中設(shè)置一個(gè)拉高單元，在下拉階段拉高所述第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)中的一個(gè)下拉子節(jié)點(diǎn)的電位，同時(shí)設(shè)置對(duì)應(yīng)于每一個(gè)下拉子節(jié)點(diǎn)對(duì)應(yīng)設(shè)置的第一關(guān)聯(lián)單元，用于在對(duì)應(yīng)的下拉子節(jié)點(diǎn)處于高電平時(shí)，拉低另一個(gè)下拉子節(jié)點(diǎn)的電平。這樣，當(dāng)其中一個(gè)下拉子節(jié)點(diǎn)處于高電平時(shí)，就拉低了另外一個(gè)下拉子節(jié)點(diǎn)的電位，實(shí)現(xiàn)了二者的交替工作。而該第一關(guān)聯(lián)單元都可以通過(guò)如下的TFT來(lái)實(shí)現(xiàn)，其源極與低電位輸入節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接，漏極與另一個(gè)下拉子節(jié)點(diǎn)。這種方式下，只能保證其中一個(gè)下拉子節(jié)點(diǎn)處于高電平狀態(tài)，因此，在本發(fā)明具體實(shí)施例中，為了減少拉高單元的數(shù)量，基于所述雙向移位寄存器單元形成的移位寄存器中，相鄰移位寄存器單元的第一下拉子節(jié)點(diǎn)相互連接，第二下拉子節(jié)點(diǎn)相互連接，且相鄰移位寄存器單元的拉高模塊與不同的下拉子節(jié)點(diǎn)連接，且輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。這種方式下，以第η級(jí)和第n+1級(jí)雙向移位寄存器單元為例，假定每一級(jí)雙向移位寄存器單元中都包括下拉子節(jié)點(diǎn)A和B，其中第η級(jí)雙向移位寄存器單元中的拉高模塊與下拉子節(jié)點(diǎn)A連接,而第n+1級(jí)雙向移位寄存器單元中的拉高模塊與下拉子節(jié)點(diǎn)B連接，當(dāng)?shù)讦羌?jí)雙向移位寄存器單元中的拉高模塊輸出高電平時(shí)，第n+1級(jí)雙向移位寄存器單元處于低電平，此時(shí):第η級(jí)和第n+1級(jí)雙向移位寄存器單元中的下拉子節(jié)點(diǎn)A相互連接，因此都處于高電平，此時(shí)與該下拉子節(jié)點(diǎn)A對(duì)應(yīng)的第一 TFT和第二 TFT在高電平控制下導(dǎo)通，分別輸出低電平信號(hào)到本級(jí)輸出節(jié)點(diǎn)和上拉節(jié)點(diǎn)。而此時(shí)與該下拉子節(jié)點(diǎn)B對(duì)應(yīng)的第一 TFT和第二 TFT關(guān)斷。在下一時(shí)刻，當(dāng)?shù)趎+1級(jí)雙向移位寄存器單元中的拉高模塊輸出高電平時(shí)，第η級(jí)雙向移位寄存器單元處于低電平，此時(shí):由于第η級(jí)和第n+1級(jí)雙向移位寄存器單元中的下拉子節(jié)點(diǎn)B相互連接，因此都處于高電平，此時(shí)與該下拉子節(jié)點(diǎn)B對(duì)應(yīng)的第一 TFT和第二TFT在高電平控制下導(dǎo)通，分別輸出低電平信號(hào)到本級(jí)輸出節(jié)點(diǎn)和上拉節(jié)點(diǎn)。而此時(shí)與該下拉子節(jié)點(diǎn)A對(duì)應(yīng)的第一 TFT和第二 TFT關(guān)斷。因此上述方式下，每個(gè)雙向移位寄存器單元中只需設(shè)置一套拉高模塊，減少了拉高模塊的數(shù)量，降低了成本。在本發(fā)明的具體實(shí)施例中，第一下拉子模塊和第二下拉子模塊在下拉階段交替工作可以是以幀為單位交替工作，也可以是以時(shí)鐘周期T為單位交替工作，還可以是以其他時(shí)間間隔為單位交替工作 ，在此不描述。應(yīng)當(dāng)理解是，第一下拉子模塊和第二下拉子模塊在下拉階段交替工作，并不代表二者的工作時(shí)長(zhǎng)相同，二者的工作時(shí)常也可以不同。如假定在1000T的時(shí)間內(nèi)，第一下拉模塊和第二下拉子模塊可以以如下各種方式
交替工作:第一下拉模塊工作nT，第二下拉模塊工作mT，第一下拉模塊工作nT，第二下拉模塊工作mT，......
第一下拉模塊工作nT，第二下拉模塊工作ηΤ，第一下拉模塊工作ηΤ，第二下拉模塊工作ηΤ，......
......
當(dāng)上拉節(jié)點(diǎn)處于高電位時(shí)，此時(shí)表明本級(jí)雙向移位寄存器單元需要輸出高電平信號(hào)，任何方式實(shí)現(xiàn)的雙向移位寄存器單元都應(yīng)該關(guān)閉拉低模塊，而這種關(guān)閉方式各種各樣，在本發(fā)明的具體實(shí)施例中，由于具有多個(gè)下拉子節(jié)點(diǎn)，因此對(duì)應(yīng)于每一個(gè)下拉子節(jié)點(diǎn)都設(shè)置有第二關(guān)聯(lián)單元，用于在拉高節(jié)點(diǎn)處于高電位時(shí)拉低對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位。以上的方案已經(jīng)可以形成一個(gè)可以正常工作的雙向移位寄存器單元。但在預(yù)充電階段，第一 TFT可以打開(kāi)，也可以不打開(kāi)，但相對(duì)而言，如果第一 TFT不打開(kāi)具有更好的效果，因此在本發(fā)明的具體實(shí)施例中，為了提高雙向移位寄存器單元的效果，本發(fā)明的具體實(shí)施例的雙向移位寄存器單元還包括:第三關(guān)聯(lián)單元，用于在雙向移位寄存器單元處于預(yù)充電階段時(shí)，關(guān)閉所述拉高模塊。而上述的第三關(guān)聯(lián)單元可以通過(guò)如下方式的TFT實(shí)現(xiàn)，其源極與低電位輸入節(jié)點(diǎn)連接，柵極接收預(yù)充電階段打開(kāi)預(yù)充電TFT的控制信號(hào)，漏極輸出所述低電位輸入節(jié)點(diǎn)輸出的低電平信號(hào)到所述拉高模塊，以關(guān)閉所述拉高模塊。本發(fā)明實(shí)施例還提供一種2Ν級(jí)雙向移位寄存器，其中N大于1，包括第O級(jí)雙向移位寄存器單元、第2Ν+1級(jí)雙向移位寄存器單元，以及2Ν個(gè)利用上述任意一項(xiàng)所述的雙向移位寄存器單元實(shí)現(xiàn)的位于第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元之間的中間級(jí)移位寄存器單元。上述的雙向移位寄存器中，所述第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)下拉子節(jié)點(diǎn)中的每一個(gè)對(duì)應(yīng)設(shè)置有一個(gè)拉高模塊，用于在下拉階段拉高對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位；所述第O級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)，所述第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。本發(fā)明實(shí)施例還提供一種顯示裝置，其特征在于，上述的雙向移位寄存器。下面結(jié)合更加詳細(xì)的電路和信號(hào)時(shí)序來(lái)說(shuō)明本發(fā)明實(shí)施例的雙向移位寄存器的工作。如圖1所示，本發(fā)明實(shí)施例的第η級(jí)(假定為奇數(shù)級(jí))雙向掃描移位寄存器單元中，首先包括TFT Tl和TFT Τ3，其中:T1的漏極和T3的漏極分別連接到掃描控制線V_F，V_R，它們的柵極分別連接到上一個(gè)奇數(shù)級(jí)的輸出VOUT(n-2)和下一個(gè)奇數(shù)級(jí)的輸出VOUT(n+1)，利用VOUT(n-2)和VOUT(n+1)作為預(yù)充電控制信號(hào)和復(fù)位控制信號(hào)。此時(shí)在掃描方向不同時(shí)，修改信號(hào)V_F和V_R的電平，即可實(shí)現(xiàn)TFT Tl和TFT T3作用的互換。 如V_F為高，而V_R為低時(shí)，則Tl是作為預(yù)充電控制單元，T3是作為復(fù)位控制單元，而當(dāng)V_R為高，而V_F為低時(shí)，T3是作為預(yù)充電控制單元，Tl是作為復(fù)位控制單元。同時(shí)，如圖1所示，該奇數(shù)級(jí)雙向掃描移位寄存器單元中還包括:TFT T4_l (即之前的第一 TFT)、T5_l (即之前的第一 TFT)、TFT T4_2 (即之前的第二 TFT)，T5_2 (即之前的第二 TFT)，T6, T7, T8, Τ9_2, Τ9_1, Τ10_2, Τ10_1，其中:Τ4_1, Τ5_1的柵極分別與節(jié)點(diǎn)PD_P，PD_N相連，在下拉階段，PD_P或PD_N交替處于高電平，交替導(dǎo)通T4_l，T5_l，輸出低電平VSS到本級(jí)輸出節(jié)點(diǎn)VOUT (η)。Τ4_2,Τ5_2的漏極均連接到節(jié)點(diǎn)PU，柵極分別連接到節(jié)點(diǎn)PD_P，PD_N，源極均連接到VSS，用于在節(jié)點(diǎn)PD_P，PD_N交替處于高電平時(shí)，交替導(dǎo)通，輸出低電平信號(hào)到PU節(jié)點(diǎn)。T7的漏極以及T6的柵極和漏極均連接到交流信號(hào)線Vacl (及信號(hào)電平隨著時(shí)間變化，可能是每一幀變化，也可能是每一幀內(nèi)按時(shí)鐘周期T變化，還可能是其他變化方式)，T6的源極與T7的柵極以及T8的漏極相連，T7的源極連接到節(jié)點(diǎn)PD_P(即下拉子節(jié)點(diǎn))，而T8的柵極和源極分別到VOUT (n-2)和VSS。以圖1為例，T6和T7作為拉高模塊，能夠在下拉階段拉高PD_P的電位。上述結(jié)構(gòu)中，當(dāng)VOUT (n-2)為高電平時(shí)，此時(shí)對(duì)T2進(jìn)行預(yù)充電，因此由作為第三關(guān)聯(lián)單元的T8將T7的柵極放電至低電平VSS，從而Vacl的高電平將不會(huì)由T6，T7輸出到節(jié)點(diǎn)PD_P，而當(dāng)VOUT(n-2)為低電平時(shí)，T8關(guān)斷，Vacl的高電平將由T6，T7輸出到節(jié)點(diǎn)PD_P。T9_2, T9_l作為對(duì)應(yīng)于節(jié)點(diǎn)PD_P，PD_N設(shè)置的第一關(guān)聯(lián)單元，T9_2, T9_l的柵極分別連接到節(jié)點(diǎn)PD_P，PD_N，漏極分別連接到PD_N，PD_P，源極均連接到VSS，它們的作用是當(dāng)PD_P/PD_N為高電平時(shí)，由TFT T9_2/T9_l實(shí)現(xiàn)對(duì)節(jié)點(diǎn)PD_N/PD_P的放電。上述結(jié)構(gòu)下，保證在同一時(shí)間，只有PD_P和PD_NR有一個(gè)處于高電平，使得拉低I3U節(jié)點(diǎn)的T4_2和Τ5_2僅有一個(gè)處于高電平狀態(tài)，同時(shí)也使得拉低本級(jí)輸出節(jié)點(diǎn)VOUT (η)的T4_l和T5_l僅有一個(gè)處于高電平狀態(tài)，以提高TFT的壽命。T10_2,T10_1作為對(duì)應(yīng)于節(jié)點(diǎn)PD_P，PD_N設(shè)置第二關(guān)聯(lián)單元，Τ10_2，T10_l的柵極均連接到節(jié)點(diǎn)PU，漏極分別連接到節(jié)點(diǎn)PD_P，PD_N，源極均連接到VSS，它們的作用是當(dāng)節(jié)點(diǎn)I3U為高電位時(shí)，表明本級(jí)輸出節(jié)點(diǎn)VOUT(η)輸出高電平信號(hào)，此時(shí)需要關(guān)閉Τ4_1、Τ5_1、Τ4_2以及Τ5_2，因此，將節(jié)點(diǎn)PD_P，PD_N放電至低電平VSS，關(guān)閉T4_l、T5_l、Τ4_2以及Τ5_2。該奇數(shù)級(jí)雙向掃描移位寄存器單元中還包括:Τ2以及電容C，Τ2以及電容C組成上拉模塊，當(dāng)節(jié)點(diǎn)PU為高電平時(shí)，由Τ2輸出CLKA的高電平。而同時(shí)，？0_ 和PD_N與下一級(jí)偶數(shù)級(jí)雙向掃描移位寄存器單元的？0_ 和PD_N連接。而偶數(shù)級(jí)的雙向掃描移位寄存器單元與上述奇數(shù)級(jí)的雙向掃描移位寄存器單元的不同之處僅在于:Τ6的柵極和Τ7的源極連接到Vac2信號(hào)，該Vac2信號(hào)和Vacl信號(hào)的高電平在時(shí)間上相互錯(cuò)開(kāi)，且T7的漏極連接到PD_1。在此不做進(jìn)一步詳細(xì)描述。在本發(fā)明的具體實(shí)施例中，上述的雙向掃描移位寄存器單元形成雙向掃描移位寄存器時(shí)，需要在雙向掃描移位寄存器中增加兩級(jí)，即SRO和SR2N+1.
如圖2所示,為偽級(jí)SRO的電路結(jié)構(gòu),相對(duì)于圖1給出的奇數(shù)級(jí)或者偶數(shù)級(jí)的電路結(jié)構(gòu)，其增加了另外一組節(jié)點(diǎn)控制TFT T6_N, T7_N和 T8_N，其中T8_N和T8_P的柵極與Tl的柵極線STV相連，Τ7_Ν的源極與節(jié)點(diǎn)PD_N相連，T7_N的漏極和T6_N的柵極和源極均與Vac2相連。T6_N，T7_N, T8_N和Τ6_Ρ，Τ7_Ρ, Τ8_Ρ能夠?qū)崿F(xiàn)在Vacl或Vac2為高電平時(shí)，使得節(jié)點(diǎn)PD_P或PD_N為高電平，從而能夠使得對(duì)節(jié)點(diǎn)PU和輸出端VOUTO進(jìn)行輪流放電的過(guò)程。其中，應(yīng)該說(shuō)明的是，為了圖的清晰，其中包括多個(gè)節(jié)點(diǎn)VSS以及PD_N，但二者實(shí)際上是同一個(gè)節(jié)點(diǎn)。圖3給出了偽級(jí)SR2N+1的電路圖，其整體連接結(jié)構(gòu)上SRO基本一致，除了 Tl和T3的柵極分別連接到VOUT(2N)，STV以及輸出端為VOUT(2N+1)夕卜。圖4給出了本發(fā)明實(shí)施例的雙向掃描移位寄存器的結(jié)構(gòu)示意圖。如圖4所示，本發(fā)明實(shí)施例的雙向掃描移位寄存器時(shí)鐘控制信號(hào)線采用了 4根線，即CLK1-CLK4，時(shí)鐘控制信號(hào)線的增加降低了脈沖的出現(xiàn)頻率，達(dá)到降低功耗的目的。另外，本發(fā)明實(shí)施例的雙向掃描移位寄存器中具有兩條交流控制線Vac I，Vac2，其作用是在后續(xù)時(shí)刻，實(shí)現(xiàn)對(duì)移位寄存器單元在不同時(shí)間段(比如相鄰的兩幀時(shí)間)輪流放電的過(guò)程。V_F、V_R是控制正向以及逆向掃描的信號(hào)線。同時(shí)，本發(fā)明實(shí)施例的雙向掃描移位寄存器中還具有上端的偽級(jí)SR0，下端的偽級(jí)SR2N+1，保證了器件的正常工作。從上端到下端，奇數(shù)級(jí)的控制節(jié)點(diǎn)PD_P，PD_N分別與偶數(shù)級(jí)的控制節(jié)點(diǎn)PD_P，PD_N相連，比如，SRl、SR2級(jí)中的控制節(jié)點(diǎn)PD_P，PD_N分別相連，SR3、SR4級(jí)中的控制節(jié)點(diǎn)PD_P，PD_N分別相連，,SR2N-1、SR2N級(jí)中的控制節(jié)點(diǎn)PD_P，PD_D分別相連。圖5給出了上述雙向掃描移位寄存器在正向掃描時(shí)的時(shí)序圖。其中假定了 STV信號(hào)脈沖寬度，CLK1-CLK4的脈沖寬度以及疊加在CLKl和CLK4上的偽級(jí)脈沖DCLK寬度均為1H。 在前I幀時(shí)間內(nèi)，假設(shè)了 Vacl，Vac2分別為高，低電平，V_F，V_R也分別為高，低電平。
結(jié)合圖1-5，在Ts前一個(gè)時(shí)刻，STV為高電平，因此圖2所示的偽級(jí)SRO中的Tl開(kāi)啟，節(jié)點(diǎn)PU充電至高電平，使得T2開(kāi)啟，同時(shí)STV的高電平使得T8_2，T8_l開(kāi)啟，Τ7_2，T7_l的柵極與低電平VSS相連，故Vacl的高電平不會(huì)由Τ7_2輸出到節(jié)點(diǎn)PD_P，同時(shí)由于T10_2，T10_1的柵極均與節(jié)點(diǎn)I3U相連，這使得節(jié)點(diǎn)PD_P，PD_N分別由T10_2，T10_l放電至低電平VSS,因此Τ4_2, T4_l, Τ5_2, T5_l均關(guān)斷。在Ts時(shí)刻，疊加在CLKl上的偽級(jí)脈沖DCLK到來(lái)，經(jīng)由Τ2輸出到V0UT0，該高電平同時(shí)輸入到SRl，SR2級(jí)中的Tl的柵極，因此圖4所示的SRl，SR2中的Τ2均開(kāi)啟，節(jié)點(diǎn)PU均充電至高電平，Τ2均開(kāi)啟，同時(shí)，由于Τ8的柵極與VOUTO相連，因Τ8也開(kāi)啟，這使得Τ7的柵極與低電平VSS相連，因此Vacl的高電平不會(huì)經(jīng)由Τ7輸出到節(jié)點(diǎn)PD_P，同時(shí)由于Τ10_2，T10_l的柵極均與節(jié)點(diǎn)I3U相連，因此節(jié)點(diǎn)PD_P，PD_N均與低電平VSS相連，故T4_2，T4_l,Τ5_2, T5_l 均關(guān)斷。在TO時(shí)間段，CLK3變?yōu)楦唠娖?，由前面知道，SRl中的T2開(kāi)啟，故該高電平經(jīng)由T2輸出到V0UT1，由圖1所示的連接知道，該高電平輸入到SR3中Tl的柵極，使得SR3中的節(jié)點(diǎn)I3U充電至高電平，T2開(kāi)啟，同時(shí)該級(jí)中的節(jié)點(diǎn)PD_P，PD_N變?yōu)榈碗娖剑琓4_2, T4_l,Τ5_2,Τ5_1均關(guān)斷。另外，由圖4知道，該VOUTl高電平會(huì)反饋到圖5所示的SRO中的Τ3的柵極，因此STO中節(jié)點(diǎn)PU會(huì)被放電至低電平V_R。在Tl時(shí)間段，CLK4變?yōu)楦唠娖?，由前知道SR2中的T2開(kāi)啟，因此該高電平會(huì)經(jīng)由T2輸出到V0UT2，同樣由圖4 的連接知道，該高電平輸入到SR4中Tl的柵極，使得SR4中的節(jié)點(diǎn)I3U充電至高電平，T2開(kāi)啟，該級(jí)中節(jié)點(diǎn)PD_P，PD_N變?yōu)榈碗娖?，T4_2，T4_l，T5_2，T5_l均關(guān)斷。這時(shí)，對(duì)于圖2所示的SRO而言，由于節(jié)點(diǎn)I3U被放電至低電平V_R，因此T10_2，T10_l均關(guān)斷，Vacl的高電平會(huì)經(jīng)由圖1中的Τ6，Τ7輸入到節(jié)點(diǎn)PD_P，故Τ4_2，T4_l均開(kāi)啟，對(duì)節(jié)點(diǎn)I3U以及VOUTO放電，同時(shí)由于Τ9_2的柵極與節(jié)點(diǎn)PD_P相連，因此節(jié)點(diǎn)PD_N仍處于低電平VSS。在T2時(shí)間段，CLK2變?yōu)楦唠娖剑汕爸?，SR3中的T2開(kāi)啟，此高電平會(huì)經(jīng)由T2輸出到V0UT3，同樣由圖4的連接知道，該高電平輸入到SR5中Tl的柵極，使得SR5中的節(jié)點(diǎn)I3U充電至高電平，T2開(kāi)啟，該級(jí)中節(jié)點(diǎn)PD_P，PD_N變?yōu)榈碗娖?，T4_2，T4_l, Τ5_2, T5_l均關(guān)斷。同樣由圖4知道，V0UT3的高電平會(huì)輸入到SRl中的Τ3的柵極，使得SRl中的節(jié)點(diǎn)PU放電至低電平V_R。類似前面SRO的分析，此時(shí)，在SRl中，Vacl的高電平會(huì)經(jīng)由T7輸出到節(jié)點(diǎn)PD_P，由于SR1，SR2中節(jié)點(diǎn)PD_P相連，因此SR1，SR2中T4_2，T4_1均開(kāi)啟對(duì)節(jié)點(diǎn)I3U以及V0UT1，V0UT2放電，同時(shí)由于Τ9_2的柵極與節(jié)點(diǎn)PD_P相連，因此節(jié)點(diǎn)PD_N仍處于低電平VSS。在T3時(shí)間段，CLKl變?yōu)楦唠娖剑汕爸?，SR4中T2開(kāi)啟，該高電平會(huì)經(jīng)由T2輸出到V0UT4，同樣由圖4知道，該高電平輸入到SR6中Tl的柵極，使得SR6中的節(jié)點(diǎn)I3U充電至高電平，T2開(kāi)啟，該級(jí)中節(jié)點(diǎn)PD_P，PD_N變?yōu)榈碗娖?，T4_2, T4_l, Τ5_2, T5_l均關(guān)斷。同樣由圖4知道，V0UT4的高點(diǎn)平會(huì)輸入到SR2中的Τ3的柵極，使得節(jié)點(diǎn)SR2中的節(jié)點(diǎn)I3U放電至低電平V_R。類似前面的分析，在SR2中，Vacl的高電平會(huì)經(jīng)由T7輸出到節(jié)點(diǎn)PD_P,因此SR3，SR4中T4_2，T4_l均開(kāi)啟對(duì)節(jié)點(diǎn)PU以及V0UT3，V0UT4放電，同時(shí)由于Τ9_2的柵極與節(jié)點(diǎn)PD_P相連，因此節(jié)點(diǎn)PD_N仍處于低電平VSS。在第一幀要結(jié)束的前一時(shí)間段，疊加在CLK4上的偽級(jí)脈沖會(huì)經(jīng)由圖3所示SR2N+1級(jí)中的T2輸出到VOUT(2Ν+1)，該高電平同時(shí)輸入到SR2N，SR2N-1級(jí)中的Τ3的柵極，使得這兩級(jí)中的節(jié)點(diǎn)I3U放電至低電平VSS。此時(shí)，前面所有級(jí)中奇數(shù)級(jí)Vacl的高電平會(huì)經(jīng)由Τ7輸入到節(jié)點(diǎn)PD_P，由于相鄰的基數(shù)級(jí)中節(jié)點(diǎn)PD_P與偶數(shù)級(jí)中節(jié)點(diǎn)PD_P相連，因此奇數(shù)級(jí)與偶數(shù)級(jí)中的T4_2，T4_l均開(kāi)啟對(duì)節(jié)點(diǎn)I3U以及每個(gè)輸出端進(jìn)行放電，由于Τ9_2的柵極與節(jié)點(diǎn)PD_P相連，因此節(jié)點(diǎn)PD_N仍處于低電平VSS。在第二幀開(kāi)始時(shí)，移位寄存器單元的時(shí)序圖與第一幀相類似，但是所不同是，在第二幀時(shí)Vac2為高電平，Vacl為低電平，這時(shí)在后續(xù)時(shí)間段，每級(jí)的移位寄存器的持續(xù)放電是由偶數(shù)級(jí)中的Vac2的高電平經(jīng)由T7輸出到節(jié)點(diǎn)PD_N，由于相鄰的基數(shù)級(jí)中節(jié)點(diǎn)PD_N與偶數(shù)級(jí)中節(jié)點(diǎn)PD_N相連，因此基數(shù)級(jí)與偶數(shù)級(jí)中T5_2，T5_l均開(kāi)啟對(duì)節(jié)點(diǎn)I3U以及每個(gè)輸出端進(jìn)行放電，由于T9_l的柵極與節(jié)點(diǎn)PD_N，相連因此節(jié)點(diǎn)PD_P均處于低電平VSS。這樣就實(shí)現(xiàn)了在相鄰的兩幀，TFT T4_2, Τ4_1,Τ9_2和Τ5_2，T5_l，T9_l，在Vacl或Vac2為高電平時(shí)，對(duì)控制節(jié)點(diǎn)PU以及各級(jí)的輸出端進(jìn)行輪流放電的過(guò)程。圖6給出的是雙向掃描移位寄存器在逆向掃描時(shí)的時(shí)序圖。在逆向掃描時(shí)，V_R為高電平，V_F為低電平，此時(shí)疊加在CLK4上的偽級(jí)脈沖信號(hào)首先由圖3所示的SR2N+1輸出，然后各個(gè)高電平脈沖依次由輸出端V0UT(2N)，VOUT(2N-1), VOUT(2N-2),VOUT (N-2),......輸出，從而實(shí)現(xiàn)了逆向掃描。相對(duì)于正向掃描過(guò)程，逆向掃描時(shí)各級(jí)的高電平是由T3輸入到節(jié)點(diǎn)PU的，而正向掃描時(shí)，高電平是由Tl輸入到節(jié)點(diǎn)I3U的。在逆向掃描時(shí)，同樣實(shí)現(xiàn)了在相鄰的兩幀，TFTT4_2, T4_l, Τ9_2和Τ5_2, Τ5_1, Τ9_1，在Vacl或Vac2為高電平時(shí)，對(duì)控制節(jié)點(diǎn)PU以及各級(jí)的輸出端進(jìn)行輪流放電的過(guò)程。注意，在圖5和6給出的時(shí)序圖是Vac I，Vac2的高電平持續(xù)時(shí)間是I幀時(shí)給出的，實(shí)際上Vacl或Vac2的高電 平持續(xù)時(shí)間只需是脈沖的寬度的某個(gè)正整數(shù)倍，同時(shí)較一幀時(shí)間小，以及二者的相位始終相反時(shí)，就可以實(shí)現(xiàn)上述的TFT T4_2，T4_1，T9_2和Τ5_2，Τ5_1，T9_l對(duì)控制節(jié)點(diǎn)以及各級(jí)的輸出端進(jìn)行輪流放電的過(guò)程。此時(shí)的時(shí)序圖不再贅述。根據(jù)前面的圖5以及圖6時(shí)序分析知道，圖3給出的移位寄存器電路圖能夠?qū)崿F(xiàn)雙向掃描功能，相對(duì)一般的移位寄存器連接結(jié)構(gòu)，增加了時(shí)鐘控制信號(hào)以及兩根交流信號(hào)線，以及偽級(jí)SRO和SR2N+1，以及相鄰的奇數(shù)級(jí)和偶數(shù)級(jí)中節(jié)點(diǎn)PD_P，PD_N相連，更重要的是，通過(guò)對(duì)移位寄存器單元以及偽級(jí)單元的電路改進(jìn)設(shè)計(jì)，使得偽級(jí)單元以及兩組下拉的TFT T4_2, T4_l, Τ9_2和Τ5_2, Τ5_1, Τ9_1，在不同時(shí)間段(比如說(shuō)相鄰的2幀時(shí)間)Vacl或Vac2為高電平時(shí)，對(duì)控制節(jié)點(diǎn)以及各級(jí)的輸出端進(jìn)行輪流放電，這樣的設(shè)計(jì)降低了下拉TFT T4_2, T4_l, Τ9_2和Τ5_2，Τ5_1, Τ9_1的柵極偏壓，提高了移位寄存器的穩(wěn)定性及壽命。以上說(shuō)明對(duì)本發(fā)明而言只是說(shuō)明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員理解，在不脫離所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種雙向移位寄存器單元，其特征在于，所述移位移位寄存器單元具有包括電容單元和TFT的上拉模塊，所述電容單元的一端與本級(jí)輸出節(jié)點(diǎn)連接，另一端與上拉節(jié)點(diǎn)連接，所述雙向移位寄存器單元還包括能夠在掃描方向不同時(shí)，互換分別作為預(yù)充電控制單元和復(fù)位控制單元的至少兩個(gè)TFT，所述雙向移位寄存器單元還包括一第一下拉模塊，用于在下拉階段拉低所述本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位，所述第一下拉模塊包括在下拉階段交替工作的第一下拉子模塊和第二下拉子模塊。
2.根據(jù)權(quán)利要求1所述的雙向移位寄存器單元，其特征在于，第一下拉子模塊具有對(duì)應(yīng)的第一下拉子節(jié)點(diǎn)，第二下拉子模塊具有對(duì)應(yīng)的第二下拉子節(jié)點(diǎn)，每一個(gè)下拉子模塊包括: 第一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接； 第二 TFT，源極與低電位輸入節(jié)點(diǎn)連接，漏極與上拉節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉節(jié)點(diǎn)連接； 所述雙向移位寄存器單元還包括: 一拉高模塊，用于在下拉階段拉高所述第一下拉子節(jié)點(diǎn)和第二下拉子節(jié)點(diǎn)中的一個(gè)下拉子節(jié)點(diǎn)的電位； 對(duì)應(yīng)于每一個(gè)下拉子節(jié)點(diǎn)對(duì)應(yīng)設(shè)置的第一關(guān)聯(lián)單元，用于在對(duì)應(yīng)的下拉子節(jié)點(diǎn)處于高電平時(shí)，拉低另一個(gè)下拉子節(jié)點(diǎn)的電平。
3.根據(jù)權(quán)利要求2所述的雙向移位寄存器單元，其特征在于，基于所述雙向移位寄存器單元形成的移位寄存器中，相鄰移位寄存器單元的第一下拉子節(jié)點(diǎn)相互連接，第二下拉子節(jié)點(diǎn)相互連接，且相鄰移位寄存器單元的拉高模塊與不同的下拉子節(jié)點(diǎn)連接，且輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。
4.根據(jù)權(quán)利要求3所述的雙向移位寄存器單元，其特征在于，每一個(gè)第一關(guān)聯(lián)單元均包括一 TFT，源極與低電位輸入節(jié)點(diǎn)連接，柵極與對(duì)應(yīng)的下拉子節(jié)點(diǎn)連接，漏極與另一個(gè)下拉子節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的雙向移位寄存器單元，其特征在于，還包括: 對(duì)應(yīng)于每一個(gè)下拉子節(jié)點(diǎn)設(shè)置的第二關(guān)聯(lián)單元，用于在拉高節(jié)點(diǎn)處于高電位時(shí)拉低對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位。
6.根據(jù)權(quán)利要求5所述的雙向移位寄存器單元，其特征在于，還包括: 第三關(guān)聯(lián)單元，用于在雙向移位寄存器單元處于預(yù)充電階段時(shí)，關(guān)閉所述拉高模塊。
7.根據(jù)權(quán)利要求6所述的雙向移位寄存器單元，其特征在于，第三關(guān)聯(lián)單元包括一TFT，源極與低電位輸入節(jié)點(diǎn)連接，柵極接收預(yù)充電階段打開(kāi)預(yù)充電TFT的控制信號(hào)，漏極輸出所述低電位輸入節(jié)點(diǎn)輸出的低電平信號(hào)到所述拉高模塊，以關(guān)閉所述拉高模塊。
8.—種2N級(jí)雙向移位寄存器，其中N大于1，其特征在于，包括第O級(jí)雙向移位寄存器單元、第2N+1級(jí)雙向移位寄存器單元，以及2N個(gè)利用權(quán)利要求1-7中任意一項(xiàng)所述的雙向移位寄存器單元實(shí)現(xiàn)的位于第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元之間的中間級(jí)移位寄存器單元。
9.根據(jù)權(quán)利要求8所述一種雙向移位寄存器，其特征在于，所述第O級(jí)雙向移位寄存器單元和第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)下拉子節(jié)點(diǎn)中的每一個(gè)對(duì)應(yīng)設(shè)置有一個(gè)拉高模塊，用于在下拉階段拉高對(duì)應(yīng)的下拉子節(jié)點(diǎn)的電位；所述第O級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)，所述第2N+1級(jí)雙向移位寄存器單元中的兩個(gè)拉高模塊輸出高電平信號(hào)的時(shí)間相互錯(cuò)開(kāi)。
10.一種顯示 裝置，其特征在于，包括權(quán)利要求8或9所述的雙向移位寄存器。
全文摘要
本發(fā)明公開(kāi)了一種雙向移位寄存器單元、雙向移位寄存器及顯示裝置，該雙向移位寄存器單元具有包括電容單元和TFT的上拉模塊，所述電容單元的一端與本級(jí)輸出節(jié)點(diǎn)連接，另一端與上拉節(jié)點(diǎn)連接，所述雙向移位寄存器單元還包括能夠在掃描方向不同時(shí)，互換作為預(yù)充電控制單元和復(fù)位控制單元的兩個(gè)TFT，所述雙向移位寄存器單元還包括一第一下拉模塊，用于在下拉階段拉低所述本級(jí)輸出節(jié)點(diǎn)連接和上拉節(jié)點(diǎn)的電位，所述第一下拉模塊包括在下拉階段交替工作的第一下拉子模塊和第二下拉子模塊。本發(fā)明提高了雙向移位寄存器單元的壽命。
文檔編號(hào)G09G3/20GK103226979SQ20131005270
公開(kāi)日2013年7月31日 申請(qǐng)日期2013年2月18日 優(yōu)先權(quán)日2013年2月18日
發(fā)明者胡祖權(quán), 王國(guó)磊, 馬睿, 胡明 申請(qǐng)人:合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司