專利名稱：移位單元、移位裝置和液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示領(lǐng)域，特別涉及移位単元、移位裝置和應(yīng)用該移位裝置的液日日顯不
背景技術(shù)：
在液晶顯示器(IXD)中，或者在結(jié)構(gòu)與之相似的其他平板顯示器比如電子書、有機(jī)發(fā)光二極管柔性顯示器等，柵線作為液晶像素陣列布局中的行驅(qū)動(dòng)線是橫向布置的。以薄膜晶體管液晶面板(TFT-IXD)為例，其通過液晶像素矩陣顯示圖像。請參見圖1，圖1是現(xiàn)有技術(shù)的TFT-IXD面板的結(jié)構(gòu)示意圖，包括多個(gè)子像素単元，以及與其連接的多條柵線Gl，G2...&1、多條數(shù)據(jù)線Dl，D2...Dm。其中，每ー個(gè)子像素単元都包括薄膜晶體管、存儲電容、液晶電容等，且薄膜晶體管的柵極與其對應(yīng)的柵線相連，薄膜晶體管的源極與其對應(yīng)的數(shù)據(jù)線相連。以子像素単元10為例，包括作為像素開關(guān)的薄膜晶體管 (TFT) 101、存儲電容102、液晶電容103。薄膜晶體管101的柵極與柵線Gl相連，源極與數(shù)據(jù)線Dm相連。柵線Gl，G2. . . Gn及數(shù)據(jù)線Dl，D2. . . Dm分別連接到柵驅(qū)動(dòng)電路106和數(shù)據(jù)驅(qū)動(dòng)電路107。柵驅(qū)動(dòng)電路106和數(shù)據(jù)驅(qū)動(dòng)電路107分別與印刷電路(PCB) 108連接。柵驅(qū)動(dòng)電路106和數(shù)據(jù)驅(qū)動(dòng)電路107都是后期在組裝液晶顯示器的時(shí)候貼附到液晶顯示面板上的。驅(qū)動(dòng)電路的造價(jià)高，并且組裝貼附エ藝也要花費(fèi)大量的エ序、人力、時(shí)間等，為了降低成本，可以使用非晶硅柵驅(qū)動(dòng)(ASG, Amorphous Silicon Gate)技術(shù)，ASG 技術(shù)是在液晶面板制造過程中同步的將柵極驅(qū)動(dòng)電路集成在液晶顯示面板的非顯示區(qū)域， 一般為液晶顯示面板的邊框區(qū)域。由于采用ASG技術(shù)可以省去原來面板上柵極驅(qū)動(dòng)電路， 提高面板LCD集成度，減少外部元件，降低制造成本，因此，ASG技術(shù)被越來越多地應(yīng)用到 TFT-LCD制造中。ASG技術(shù)中，每一行像素旁的単獨(dú)產(chǎn)生柵極驅(qū)動(dòng)信號的電路結(jié)構(gòu)稱為ASG単元，通常的ASG単元具有ー個(gè)移位寄存器的結(jié)構(gòu)，一個(gè)整體的ASG驅(qū)動(dòng)電路是ASG単元在所有行的重復(fù)，或者是奇偶行ASG単元的隔行重復(fù)。柵極驅(qū)動(dòng)信號與液晶像素陣列中的像素単元的開關(guān)元件(例如薄膜晶體管TFT)連接，控制所述開關(guān)元件的導(dǎo)通和斷開。請參見圖2，圖2為ASG的原理圖，ASG驅(qū)動(dòng)電路由一系列的ASG単元(移位寄存器)121組成。每ー個(gè)ASG単元均有ー個(gè)輸入節(jié)點(diǎn)IN，ー個(gè)輸出節(jié)點(diǎn)OUT，一個(gè)電壓源節(jié)點(diǎn) VI，ー對相位互補(bǔ)(即反相)的時(shí)鐘信號節(jié)點(diǎn)Cl和C2。其中，所述電壓源節(jié)點(diǎn)VI、第一級起始電壓STV、時(shí)鐘信號CK (占空比略低于50% )及與所述時(shí)鐘信號CK相位差180度(即反相)的時(shí)鐘信號CKB均由圖1中所示的印刷電路108提供。負(fù)電壓VGL與每個(gè)ASG単元的電壓源節(jié)點(diǎn)Vl相連接、時(shí)鐘信號CK和CKB分別和 ASG単元的Cl，C2節(jié)點(diǎn)連接。通常奇數(shù)級ASG単元的Cl節(jié)點(diǎn)接時(shí)鐘信號CK，C2節(jié)點(diǎn)接時(shí)鐘信號CKB ；而偶數(shù)級ASG単元的Cl節(jié)點(diǎn)接時(shí)鐘信號CKB，C2節(jié)點(diǎn)接時(shí)鐘信號CK。ASG單元的輸出節(jié)點(diǎn)OUT連接像素陣列的柵線，每個(gè)柵線控制液晶像素陣列中的一行像素。當(dāng)輸出節(jié)點(diǎn)OUT輸出ー個(gè)正脈沖給ー根柵線時(shí)，則對相應(yīng)的那一行像素的薄膜晶體管打開，數(shù)據(jù)線傳輸?shù)男盘柨梢詫懭胂袼仉姌O。ASG驅(qū)動(dòng)電路中的ASG単元121是級聯(lián)的。當(dāng)?shù)谝患壠鹗夹盘朣TV到達(dá)第一級ASG 単元的輸入節(jié)點(diǎn)IN吋，輸出節(jié)點(diǎn)OUT根據(jù)時(shí)鐘信號CK，向第一根柵線Gl輸出ー個(gè)脈沖。同時(shí)這個(gè)脈沖輸入到第二級ASG単元的輸入節(jié)點(diǎn)IN，使得第二級的輸出節(jié)點(diǎn)OUT根據(jù)時(shí)鐘信號CKB，向G2輸出ー個(gè)脈沖。像這樣，每ー根柵線按時(shí)序依次獲得ー個(gè)正脈沖。奇數(shù)級的 ASG単元與時(shí)鐘信號CK同歩，而偶數(shù)級的ASG単元與時(shí)鐘信號CKB同歩。請參見圖3，圖3為現(xiàn)有的應(yīng)用于液晶面板的ASG単元的電路示意圖。ASG単元通常包括時(shí)鐘信號CK、CKB，控制信號產(chǎn)生電路130，晶體管Tl、T2和T3。其中T1的漏極和源極分別連接時(shí)鐘信號CKB和輸出節(jié)點(diǎn)OUT，柵極連接節(jié)點(diǎn)Ni， 所述輸出節(jié)點(diǎn)OUT輸出柵極驅(qū)動(dòng)信號fete，所述節(jié)點(diǎn)m輸出信號Q ；T2的漏極和源極分別連接輸出節(jié)點(diǎn)OUT和負(fù)電壓源VGL，T2的柵極連接節(jié)點(diǎn)N2，所述節(jié)點(diǎn)N2輸出信號QB ；T3的漏極和源極分別連接輸出節(jié)點(diǎn)OUT和負(fù)電壓源VGL，T3的柵極連接時(shí)鐘信號CK。對于液晶顯示面板上的每個(gè)子像素単元的像素開關(guān)(即TFT)而言，其僅在每ー幀的一段時(shí)間內(nèi)導(dǎo)通，數(shù)據(jù)線傳輸?shù)碾妷盒盘栐谶@段時(shí)間通過像素開關(guān)被寫入到像素電極； 在此之后的其余時(shí)間像素開關(guān)保持關(guān)斷。因此，圖3中通過Tl使得輸出節(jié)點(diǎn)OUT在特定時(shí)刻輸出高電平，用于打開像素開關(guān)，在其余時(shí)間段通過T2和T3使得輸出節(jié)點(diǎn)OUT維持在低電平狀態(tài)，保持像素開關(guān)的關(guān)斷。請參見圖4，圖4為圖3所示的ASG単元中輸入、輸出信號的時(shí)序圖，結(jié)合圖3和圖 4可知，Tl作為上拉TFT，在脈沖信號Q是高電平時(shí)導(dǎo)通，當(dāng)CKB同為高電平吋，則CKB通過 Tl對輸出節(jié)點(diǎn)OUT充電拉升到高電平，輸出ー個(gè)正脈沖信號fete。T2，T3作為下拉TFT，在輸出節(jié)點(diǎn)OUT輸出ー個(gè)正脈沖后，使輸出節(jié)點(diǎn)OUT保持在負(fù)電壓VGL。除了 Tl導(dǎo)通的時(shí)間外，信號QB與時(shí)鐘信號CKB保持同相位，信號QB和時(shí)鐘信號CK保證T2和T3交替處于導(dǎo)通狀態(tài)。故負(fù)電壓源VGL交替通過T2和T3，將輸出節(jié)點(diǎn) OUT電壓下拉到低電平。而在上述T2和T3交替導(dǎo)通的過程中，信號Q必須保持在低電平， 使Tl保持關(guān)斷狀態(tài)，一直保持到控制信號電路130接收到下一個(gè)輸入脈沖使信號Q變成高電平。圖3中由節(jié)點(diǎn)N2輸出的信號QB變化比較多，產(chǎn)生QB信號比產(chǎn)生Q信號更加復(fù)雜。 于是人們對產(chǎn)生QB信號的電路做了許多探索和研究。請參見圖5和圖7，圖5和圖7分別給出了目前應(yīng)用于液晶顯示面板上的ASG単元電路示意圖中產(chǎn)生信號QB的兩種常見的電路。圖5是現(xiàn)有技術(shù)實(shí)例一信號QB產(chǎn)生的電路示意圖，圖6是圖5所示電路示意圖的輸入、輸出信號的時(shí)序圖。結(jié)合圖5和圖6，圖5中T3的漏極連接節(jié)點(diǎn)N4，所述節(jié)點(diǎn)N4輸出信號QB，T3的源極連接負(fù)電壓源VGL，T3的柵極連接時(shí)鐘信號CK。在時(shí)鐘信號CK的正脈沖區(qū)間，T3處于導(dǎo)通狀態(tài)，負(fù)電壓源VGL通過T3的源極和漏扱，對節(jié)點(diǎn)N4放電將其下拉到低電平VGL，既信號QB被下拉到低電平VGL。T2的漏極連接節(jié)點(diǎn)N4，源極連接負(fù)電壓源VGL，T2的柵極連接節(jié)點(diǎn)N3，所述節(jié)點(diǎn) N3輸入信號Q或柵極驅(qū)動(dòng)信號Gate。在信號Q為高電平吋，T2處于導(dǎo)通狀態(tài)，負(fù)電壓源VGL 通過T2，對節(jié)點(diǎn)N4放電，既信號QB被下拉到低電平，可以達(dá)到-10V。Tl的漏極和柵極連接時(shí)鐘信號CKB，T1的源極連接節(jié)點(diǎn)N4。在時(shí)鐘信號CKB的正脈沖區(qū)間，Tl處于導(dǎo)通狀態(tài)，時(shí)鐘信號CKB通過Tl的漏極和源極對節(jié)點(diǎn)N4充電。當(dāng)信號Q 為低電平，時(shí)鐘信號CKB為高電平吋，信號QB被上拉到高電平，可以達(dá)到15V;當(dāng)信號Q為高電平吋，同時(shí)時(shí)鐘信號CKB也為高電平吋，時(shí)鐘信號CKB通過Tl向節(jié)點(diǎn)N4充電，同時(shí)負(fù)電壓源VGL通過T2向節(jié)點(diǎn)N4放電，因此，Tl和T2的導(dǎo)通能力的強(qiáng)弱決定了節(jié)點(diǎn)N4的電位， 既信號QB的電位，為了保證在信號Q為高電平且時(shí)鐘信號CKB也為高電平吋，信號QB依然保持為低電平，T2的寬長比需要比Tl大。圖7是現(xiàn)有技術(shù)實(shí)例ニ信號QB產(chǎn)生的電路示意圖，圖8是圖7所示電路示意圖的輸入、輸出信號的時(shí)序圖。結(jié)合圖7和圖8，圖7中Tl的漏極和源極分別連接節(jié)點(diǎn)N6和負(fù)電壓源VGL，所述節(jié)點(diǎn)N6輸出信號QB，Tl的柵極連接節(jié)點(diǎn)N5，所述節(jié)點(diǎn)N5輸入信號Q或柵極驅(qū)動(dòng)信號fete。當(dāng)信號Q為高電平吋，Tl導(dǎo)通，負(fù)電壓源VGL通過Tl，對節(jié)點(diǎn)N6放電， 既信號QB被下拉到低電平，可以達(dá)到-10V。當(dāng)信號Q為低電平吋，Tl關(guān)斷，節(jié)點(diǎn)N6懸空， 信號QB的電位和時(shí)鐘信號CKB同歩。在信號QB輸出低電平時(shí)，為了減少受到CKB高電平時(shí)的饋通影響，Tl的寬長比要選的大些。對于圖5所示的信號QB產(chǎn)生電路而言，電路功耗高、不穩(wěn)定、使用壽命短。而對于圖7所示的QB信號產(chǎn)生電路，因使用大面積的電容，其無法與四層光罩面板(4mask)エ藝
相兼容。

發(fā)明內(nèi)容
本發(fā)明解決的是現(xiàn)有技術(shù)液晶顯示器驅(qū)動(dòng)電路功耗大、電路壽命短且不能與四層光罩エ藝相兼容的問題。為解決上述問題，本發(fā)明提供一種移位単元，包括第一控制單元，接收輸入控制信號、第二輸出控制信號，產(chǎn)生第一輸出控制信號； 所述輸入控制信號包括第一輸入控制信號和第二輸入控制信號；第二控制單元，接收時(shí)鐘信號、所述第一輸出控制信號，產(chǎn)生所述第二輸出控制信號；所述時(shí)鐘信號包括互為反相的第一時(shí)鐘信號和第二時(shí)鐘信號；柵極驅(qū)動(dòng)信號產(chǎn)生單元，接收所述時(shí)鐘信號、所述第一輸出控制信號和第二輸出控制信號，產(chǎn)生柵極驅(qū)動(dòng)信號，所述第二控制單元包括反相器、第八晶體管和第九晶體管；所述反相器的輸入端輸入所述第一輸出控制信號，輸出端輸出與所述第一輸出控制信號反相的第三輸出控制信號；所述第八晶體管的柵極輸入所述第二時(shí)鐘信號，源極輸入所述第三輸出控制信號； 所述第九晶體管的柵極輸入所述第一時(shí)鐘信號，源極輸入第一電壓，所述第八和第九晶體管的漏極輸出所述第二輸出控制信號?？蛇x的，所述第一控制單元包括第一晶體管、第二晶體管和第三晶體管；所述第一晶體管的柵極和漏極輸入第一輸入控制信號，所述第二晶體管的柵極輸入第二輸入控制信號，所述第三晶體管的柵極輸入第二輸出控制信號，所述第一晶體管的源極、第二和第三晶體管的漏極輸出第一輸出控制信號，所述第二和第三晶體管的源極輸入第一電壓?？蛇x的，所述反相器包括第四晶體管、第五晶體管、第六晶體管、第七晶體管；所述第四晶體管的柵極和漏極、第六晶體管的漏極輸入第二電壓；所述第四晶體管的源極、第五晶體管的漏極、第六晶體管柵極相連；所述第五和第七晶體管的柵極輸入第一輸出控制信號；所述第五和第七晶體管的源極輸入第一電壓；所述第六晶體管的源極、第七晶體管的漏極輸出第三輸出控制信號。可選的，所述柵極驅(qū)動(dòng)信號產(chǎn)生單元包括第十晶體管、第十一晶體管、第十二晶體管，所述第十晶體管的柵極輸入第一輸出控制信號，漏極輸入第二時(shí)鐘信號；所述第十一晶體管的柵極輸入第二輸出控制信號；所述第十二晶體管的柵極輸入第一時(shí)鐘信號；所述第十晶體管的源極、第十一和第十二晶體管的漏極輸出柵極驅(qū)動(dòng)信號；所述第十一和第十二晶體管的源極輸入第一電壓。為解決上述技術(shù)問題，本發(fā)明還提供一種移位裝置，包括η級上述的移位単元，其中，第一級移位単元的第一控制單元輸入的第一輸入控制信號為外部輸入控制信號， 輸入的第二輸入控制信號為第二級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號；除第一級以外的其他級移位単元的第一控制單元輸入的第一輸入控制信號為前ー級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號；第二輸入控制信號為后ー級移位單元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號。為解決上述技術(shù)問題，本發(fā)明還提供ー種液晶顯示器，包括液晶像素陣列、行驅(qū)動(dòng)電路和列驅(qū)動(dòng)電路。所述行驅(qū)動(dòng)電路包括上述的移位裝置。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明提供的移位単元，第二控制單元的第八晶體管和第九晶體管的柵極分別通過互為反相的第一時(shí)鐘信號和第二時(shí)鐘信號控制，使得二者不會同時(shí)導(dǎo)通，避免了晶體管短接現(xiàn)象的發(fā)生，減小了電路的功耗，延長了電路的使用壽命。本發(fā)明提供的移位単元沒有使用電容，體積小，可以減小邊框的占用面積，實(shí)現(xiàn)液晶顯示面板邊框窄型化。本發(fā)明提供的移位単元的制造可以與4maskエ藝兼容，相對于傳統(tǒng)5maskエ藝而言，節(jié)省了制造時(shí)間，提高了產(chǎn)能。應(yīng)用上述移位単元的移位裝置及液晶顯示器，電路功耗低，使用壽命長，且其制造可以與4maskエ藝相兼容，使得制造時(shí)間相對縮短，提高了移位裝置及液晶顯示器的產(chǎn)能。


圖1是現(xiàn)有技術(shù)TFT-IXD面板的結(jié)構(gòu)示意圖；圖2是ASG的原理圖；圖3是現(xiàn)有技術(shù)中應(yīng)用于液晶面板的ASG単元的電路示意圖；圖4是圖3所示的ASG単元中輸入、輸出信號的時(shí)序圖；圖5是現(xiàn)有技術(shù)實(shí)例一信號QB產(chǎn)生的電路示意圖；圖6是圖5所示電路示意圖的輸入、輸出信號的時(shí)序圖；圖7是現(xiàn)有技術(shù)實(shí)例ニ信號QB產(chǎn)生的電路示意圖；圖8是圖7所示電路示意圖的輸入、輸出信號的時(shí)序圖；圖9是本發(fā)明實(shí)施例移位単元的電路圖；圖10是本發(fā)明實(shí)施例移位単元中輸入、輸出信號的時(shí)序圖；圖11是本發(fā)明實(shí)施例移位裝置的示意圖。
具體實(shí)施例方式發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)的ASG単元電路中信號QB的產(chǎn)生較為復(fù)雜，對于現(xiàn)有的圖 5中所示的信號QB產(chǎn)生電路而言，在信號Q為高電平吋，T2處于導(dǎo)通狀態(tài)，信號QB被負(fù)電壓源VGL下拉到低電平。如果此時(shí)時(shí)鐘信號CKB也為高電平，TI、T2處于同時(shí)打開狀態(tài)，會使得電路中產(chǎn)生較大的電流，導(dǎo)致電路功耗高，同吋，Tl導(dǎo)通并變成短接狀態(tài)，對Tl的壽命有所損傷，縮短了電路的使用壽命。而對于現(xiàn)有的圖7中所示的信號QB產(chǎn)生電路而言，電容Cl (pF量級)將占用大量的空間。大面積的金屬圖形，會遮擋面板邊框涂框膠區(qū)域的大部分空間。在面板制造的成盒 エ藝中，面板邊框中涂布邊框膠的區(qū)域需要保留一定的透光區(qū)，使得UV光透過而照射到邊框膠，進(jìn)而使邊框膠固化。因此，大面積電容的存在與面板邊框框膠的光照固化之間存在矛盾。另外現(xiàn)有的四層光罩(4mask)面板エ藝中，A-Si層與S/D層使用的是同一張mask，數(shù)據(jù)層(Date層)金屬圖形下存在A-Si，制作電容有難度。故選用大面積電容不適合4mask ェ藝。發(fā)明人考慮，是否可以對ASG単元電路中信號QB產(chǎn)生電路進(jìn)行改進(jìn)，以避免上述電路中Tl管和T2管的同時(shí)導(dǎo)通，進(jìn)而降低功耗，延長電路的使用壽命。同吋，避免采用電容，以便與4maskエ藝相兼容。因此，發(fā)明人提供一種移位単元，請參見圖9，以下結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)的說明。圖9是本發(fā)明實(shí)施例移位単元的電路圖，所示移位単元包括第一控制單元20，第 ニ控制單元21，柵極驅(qū)動(dòng)信號產(chǎn)生單元22。本實(shí)施例中，各単元的晶體管都為N型薄膜晶體管，各個(gè)晶體管分別具有柵極、源極和漏扱，當(dāng)薄膜晶體管的柵極輸入高電平時(shí)，所述薄膜晶體管導(dǎo)通。第一控制單元20，接收輸入控制信號、第二輸出控制信號QBN，產(chǎn)生第一輸出控制信號QN ；所述輸入控制信號包括第一輸入控制信號fete (N-I)和第二輸入控制信號 Gate(N+1)。本實(shí)施例中所述第一控制單元20包括第一晶體管Tl、第二晶體管T2和第三晶體管T3 ；所述第一晶體管Tl的柵極和漏極輸入第一輸入控制信號(^ate(N-I)，所述第二晶體管T2的柵極輸入第二輸入控制信號fete (N+1)，所述第三晶體管T3的柵極輸入第二輸出控制信號QBN，所述第一晶體管Tl的源極、第二晶體管T2和第三晶體管T3的漏極都連接節(jié)點(diǎn)N7，輸出第一輸出控制信號QN，所述第二晶體管T2和第三晶體管T3的源極輸入第一電壓VSS，本實(shí)施例中所述第一電壓VSS為負(fù)電壓源。圖10是本發(fā)明實(shí)施例移位単元中輸入、輸出信號的時(shí)序圖，從圖10中可以看到， 當(dāng)?shù)谝惠斎肟刂菩盘杅ete (N-I)為高電平時(shí)，節(jié)點(diǎn)N7充電上拉到高電平，即第一輸出控制信號QN為高電平。當(dāng)?shù)诙斎肟刂菩盘杅ete (N+1)為高電平或第二輸出控制信號QBN為高電平吋，第一電壓VSS對節(jié)點(diǎn)N7放電并將其下拉到低電平，即第一輸出控制信號QN為低電平。第二控制單元21，接收時(shí)鐘信號、所述第一輸出控制信號QN，產(chǎn)生所述第二輸出控制信號QBN ；所述時(shí)鐘信號包括互為反相的第一時(shí)鐘信號CKl和第二時(shí)鐘信號CK2。
本實(shí)施例中所述第二控制單元21包括反相器210、第八晶體管T8和第九晶體管 T9 ；所述反相器210的輸入端輸入所述第一輸出控制信號QN，輸出端連接節(jié)點(diǎn)N8，輸出與所述第一輸出控制信號QN反相的第三輸出控制信號Q' N ；所述第八晶體管T8的柵極輸入所述第二時(shí)鐘信號CK2，源極輸入所述第三輸出控制信號Q' N ；所述第九晶體管T9的柵極輸入所述第一時(shí)鐘信號CK1，源極輸入第一電壓VSS，所述第八晶體管T8和第九晶體管T9的漏極連接節(jié)點(diǎn)N9，輸出所述第二輸出控制信號QBN。本實(shí)施例中所述反相器210為推挽式反相器，具體地所述反相器210包括第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管 T7 ；所述第四晶體管T4的柵極和漏極、第六晶體管T6的漏極輸入第二電壓VDD ；所述第四晶體管T4的源極、第五晶體管T5的漏極、第六晶體管T6柵極相連；所述第五晶體管T5和第七晶體管T7的柵極輸入第一輸出控制信號QN ；所述第五晶體管T5和第七晶體管T7的源極輸入第一電壓VSS ；所述第六晶體管T6的源極、第七晶體管T7的漏極連接節(jié)點(diǎn)N8，輸出第三輸出控制信號Q' N。本實(shí)施例中所述第二電壓VDD為正電壓源。結(jié)合圖9和圖10，當(dāng)時(shí)鐘信號CK2為高電平吋，T8導(dǎo)通，節(jié)點(diǎn)N8的電平通過T8給節(jié)點(diǎn)N9充放電，此時(shí)CKl為低電平，T9關(guān)斷。故，當(dāng)節(jié)點(diǎn)N7為高電平且時(shí)鐘信號CK2也為高電平時(shí)，節(jié)點(diǎn)N9輸出低電平，既信號Q為高電平且時(shí)鐘信號CK2也為高電平吋，信號QBN 為低電平。本實(shí)施例中，節(jié)點(diǎn)N9輸出的低電平可以達(dá)到-10V，既信號QBN可以達(dá)到-10V。 而當(dāng)節(jié)點(diǎn)N7為低電平且時(shí)鐘信號CK2為高電平時(shí)，節(jié)點(diǎn)N9輸出高電平，即信號Q為低電平且時(shí)鐘信號CK2為高電平吋，信號QBN為高電平。本實(shí)施例中，節(jié)點(diǎn)N9輸出的高電平可以達(dá)到15V，既信號QBN可以達(dá)到15V。當(dāng)時(shí)鐘信號CKl為高電平吋，T9導(dǎo)通，而時(shí)鐘信號CK2為低電平，T8關(guān)斷，第一電壓VSS通過T9對節(jié)點(diǎn)N9放電下拉到低電平，本實(shí)施例中，節(jié)點(diǎn)N9輸出的低電平可以達(dá)到-10V,既信號QBN可以達(dá)到-IOV。柵極驅(qū)動(dòng)信號產(chǎn)生單元22，接收所述時(shí)鐘信號、所述第一輸出控制信號QN和第二輸出控制信號QBN，產(chǎn)生柵極驅(qū)動(dòng)信號(iateN。本實(shí)施例中所述柵極驅(qū)動(dòng)信號產(chǎn)生單元22包括第十晶體管T10、第十一晶體管 T11、第十二晶體管T12，所述第十晶體管TlO的柵極輸入第一輸出控制信號QN，漏極輸入第 ニ時(shí)鐘信號CK2 ；所述第十一晶體管Tll的柵極輸入第二輸出控制信號QBN ；所述第十二晶體管T12的柵極輸入第一時(shí)鐘信號CKl ；所述第十晶體管TlO的源極、第十一晶體管Tll和第十二晶體管T12的漏極連接節(jié)點(diǎn)mo，輸出柵極驅(qū)動(dòng)信號(iateN ；所述第十一晶體管Tll 和第十二晶體管T12的源極輸入第一電壓VSS。結(jié)合圖9和圖10，當(dāng)節(jié)點(diǎn)N7為高電平吋，也即第一輸出控制信號QN為高電平吋， TlO導(dǎo)通，若此時(shí)時(shí)鐘信號CK2也為高電平，輸出節(jié)點(diǎn)NlO輸出高電平，既柵極驅(qū)動(dòng)信號 GateN為高電平。當(dāng)時(shí)鐘信號CKl或第二輸出控制信號QBN為高電平吋，第一電壓VSS對輸出節(jié)點(diǎn) mo放電下拉到低電平。與圖5和圖7所示的電路相比，第二控制單元21的第八晶體管T8和第九晶體管 T9不會同時(shí)導(dǎo)通，避免了晶體管短接現(xiàn)象的發(fā)生，減小了電路的功耗，延長了電路的使用壽命。第二控制單元21中未采用電容，可以與4maskェ藝兼容。
本發(fā)明實(shí)施例還提供ー種包括上述移位単元的移位裝置。請參見圖11，圖11是本發(fā)明實(shí)施例移位裝置的示意圖，包括η級移位単元，其中移位単元如圖9所示。結(jié)合圖9 和圖11，對于每一個(gè)移位單元而言，均有ー個(gè)輸入節(jié)點(diǎn)ΙΝ，ー個(gè)輸出節(jié)點(diǎn)OUT，一個(gè)電壓源節(jié)點(diǎn)VI，ー對相位互補(bǔ)(即反相)的時(shí)鐘信號節(jié)點(diǎn)Cl和C2。一對反相的外部時(shí)鐘信號CK 和CKB分別輸入至移位単元的時(shí)鐘信號輸入端Cl和C2，具體地，奇數(shù)級移位単元的時(shí)鐘信號輸入端Cl輸入外部時(shí)鐘信號CK，奇數(shù)級移位単元的時(shí)鐘信號輸入端C2輸入外部時(shí)鐘信號CKB ；偶數(shù)級移位単元的時(shí)鐘信號輸入端Cl輸入外部時(shí)鐘信號CKB，偶數(shù)級移位単元的時(shí)鐘信號輸入端C2輸入外部時(shí)鐘信號CK。負(fù)電壓VGL與每個(gè)移位単元的電壓源節(jié)點(diǎn)Vl相連接。第一級移位単元的輸出節(jié)點(diǎn)OUT至第η級移位単元的輸出節(jié)點(diǎn)OUT分別連接像素陣列的柵線feitel至(iateN，當(dāng)輸出節(jié)點(diǎn)OUT輸出ー個(gè)正脈沖給ー根柵線時(shí)，則相應(yīng)的那一行像素的像素開關(guān)打開，對應(yīng)的數(shù)據(jù)線可以寫入像素電壓。本實(shí)施例的移位裝置，第一級移位単元的第一控制單元20輸入的第一輸入控制信號為外部輸入控制信號，輸入的第二輸入控制信號為第二級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生単元22產(chǎn)生的柵極驅(qū)動(dòng)信號；除第一級以外的其他級移位単元的第一控制單元20輸入的第一輸入控制信號為前ー級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元22產(chǎn)生的柵極驅(qū)動(dòng)信號；輸入的第二輸入控制信號為后ー級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元22產(chǎn)生的柵極驅(qū)動(dòng)信號。具體地，第一級移位単元的第一控制單元20的第一晶體管Tl的柵極和漏極輸入的第一輸入控制信號為外部輸入控制信號STV，第二晶體管T2的柵極輸入的第二輸入控制信號為第二級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元22產(chǎn)生的柵極驅(qū)動(dòng)信號；第N級移位単元的第一控制單元20的第一晶體管Tl的柵極和漏極輸入的第一輸入控制信號為第N-I級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元22產(chǎn)生的柵極驅(qū)動(dòng)信號(^ate(N-I)；第二晶體管T2的柵極輸入的第二輸入控制信號為第N+1級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元22產(chǎn)生的柵極驅(qū)動(dòng)信號feite (N+1)。本發(fā)明實(shí)施例還提供一種應(yīng)用上述移位裝置的液晶顯示器，所述液晶顯示器包括液晶像素陣列、行驅(qū)動(dòng)電路和列驅(qū)動(dòng)電路。其中，行驅(qū)動(dòng)電路包括圖11所示的移位裝置，移位裝置包括η級圖9所示的移位単元，η為液晶像素陣列的行數(shù)。液晶像素陣列中的每ー個(gè)像素単元包括開關(guān)元件、像素電極、存儲電極公共電極以及填充于像素電極和公共電極之間的液晶分子。像素電極通過開關(guān)元件與列驅(qū)動(dòng)電路連接，行驅(qū)動(dòng)電路輸出的柵極驅(qū)動(dòng)信號feiteN與液晶像素陣列第N行的像素単元的開關(guān)元件連接，控制所述開關(guān)元件的斷開和導(dǎo)通，當(dāng)開關(guān)元件導(dǎo)通時(shí)，列驅(qū)動(dòng)電路提供的攜帯數(shù)據(jù)信號的像素電壓施加至相應(yīng)的像素電極上。綜上所述，上述移位単元的第二控制單元的第八晶體管和第九晶體管的柵極分別通過互為反相的第一時(shí)鐘信號和第二時(shí)鐘信號的控制，使得二者不會同時(shí)導(dǎo)通，避免了晶體管短接現(xiàn)象的發(fā)生，獲得了穩(wěn)定的第二輸出控制信號，減小了電路的功耗，延長了電路的使用壽命。且第二控制單元中未采用電容，使得移位単元的制造可以與4maskェ藝兼容，相對于傳統(tǒng)5maskェ藝而言，節(jié)省了制造時(shí)間，提高了產(chǎn)能。
應(yīng)用上述移位単元的移位裝置及液晶顯示器，電路功耗低，使用壽命長，且其制造可以與4maskエ藝相兼容，使得制造時(shí)間相對縮短，提高了移位裝置及液晶顯示器的產(chǎn)能。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述掲示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種移位単元，包括第一控制單元，接收輸入控制信號、第二輸出控制信號，產(chǎn)生第一輸出控制信號；所述輸入控制信號包括第一輸入控制信號和第二輸入控制信號；第二控制單元，接收時(shí)鐘信號、所述第一輸出控制信號，產(chǎn)生所述第二輸出控制信號； 所述時(shí)鐘信號包括互為反相的第一時(shí)鐘信號和第二時(shí)鐘信號；柵極驅(qū)動(dòng)信號產(chǎn)生單元，接收所述時(shí)鐘信號、所述第一輸出控制信號和第二輸出控制信號，產(chǎn)生柵極驅(qū)動(dòng)信號；其特征在干，所述第二控制單元包括反相器、第八晶體管和第九晶體管；所述反相器的輸入端輸入所述第一輸出控制信號，輸出端輸出與所述第一輸出控制信號反相的第三輸出控制信號；所述第八晶體管的柵極輸入所述第二時(shí)鐘信號，源極輸入所述第三輸出控制信號；所述第九晶體管的柵極輸入所述第一時(shí)鐘信號，源極輸入第一電壓，所述第八和第九晶體管的漏極輸出所述第二輸出控制信號。
2.如權(quán)利要求1所述的移位単元，其特征在干，所述第一控制單元包括第一晶體管、 第二晶體管和第三晶體管；所述第一晶體管的柵極和漏極輸入第一輸入控制信號，所述第 ニ晶體管的柵極輸入第二輸入控制信號，所述第三晶體管的柵極輸入第二輸出控制信號， 所述第一晶體管的源極、第二和第三晶體管的漏極輸出第一輸出控制信號，所述第二和第三晶體管的源極輸入第一電壓。
3.如權(quán)利要求1所述的移位単元，其特征在干，所述反相器包括第四晶體管、第五晶體管、第六晶體管、第七晶體管；所述第四晶體管的柵極和漏極、第六晶體管的漏極輸入第 ニ電壓；所述第四晶體管的源極、第五晶體管的漏極、第六晶體管柵極相連；所述第五和第七晶體管的柵極輸入第一輸出控制信號；所述第五和第七晶體管的源極輸入第一電壓；所述第六晶體管的源極、第七晶體管的漏極輸出第三輸出控制信號。
4.如權(quán)利要求1所述的移位単元，其特征在干，所述柵極驅(qū)動(dòng)信號產(chǎn)生單元包括第十晶體管、第十一晶體管、第十二晶體管，所述第十晶體管的柵極輸入第一輸出控制信號，漏極輸入第二時(shí)鐘信號；所述第十一晶體管的柵極輸入第二輸出控制信號；所述第十二晶體管的柵極輸入第一時(shí)鐘信號；所述第十晶體管的源極、第十一和第十二晶體管的漏極輸出柵極驅(qū)動(dòng)信號；所述第十一和第十二晶體管的源極輸入第一電壓。
5.一種移位裝置，其特征在干，包括η級權(quán)利要求1 4中任一項(xiàng)所述的移位単元，其中，第一級移位単元的第一控制單元輸入的第一輸入控制信號為外部輸入控制信號，輸入的第二輸入控制信號為第二級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號；除第一級以外的其他級移位単元的第一控制單元輸入的第一輸入控制信號為前ー級移位單元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號；輸入的第二輸入控制信號為后ー級移位単元的柵極驅(qū)動(dòng)信號產(chǎn)生單元產(chǎn)生的柵極驅(qū)動(dòng)信號。
6.ー種液晶顯示器，包括液晶像素陣列、行驅(qū)動(dòng)電路和列驅(qū)動(dòng)電路。其特征在干，所述行驅(qū)動(dòng)電路包括權(quán)利要求5所述的移位裝置。
全文摘要
一種移位單元、移位裝置和液晶顯示器。所述移位單元包括第一控制單元，接收輸入控制信號、第二輸出控制信號，產(chǎn)生第一輸出控制信號；所述輸入控制信號包括第一輸入控制信號和第二輸入控制信號；第二控制單元，接收時(shí)鐘信號、所述第一輸出控制信號，產(chǎn)生所述第二輸出控制信號；所述時(shí)鐘信號包括互為反相的第一時(shí)鐘信號和第二時(shí)鐘信號；柵極驅(qū)動(dòng)信號產(chǎn)生單元，接收所述時(shí)鐘信號、所述第一輸出控制信號和第二輸出控制信號，產(chǎn)生柵極驅(qū)動(dòng)信號。本發(fā)明的移位單元，減小了電路的功耗，延長了電路的使用壽命。且其制造可以與4mask工藝兼容，節(jié)省了制造時(shí)間，提高了產(chǎn)能。
文檔編號G09G3/20GK102568401SQ201010597800
公開日2012年7月11日 申請日期2010年12月21日 優(yōu)先權(quán)日2010年12月21日
發(fā)明者凌志華, 吳天一, 李嘉靈, 楊康 申請人:上海天馬微電子有限公司