專利名稱：移位單元、移位裝置和液晶顯示器的制作方法
技術領域：
本發(fā)明涉及液晶顯示領域，特別涉及移位單元、移位裝置和應用該移位裝置的液 晶顯不器。
背景技術：
在液晶顯示器(IXD)中，或者在結構與之相似的其他平板顯示器比如電子書、有 機發(fā)光二極管柔性顯示器等，柵金屬線作為液晶像素陣列布局中的行驅動線是橫向布置 的。但是在顯示器內像素顯示區(qū)之外的周邊布線區(qū)域，這些橫向布置的柵金屬線需要并行 地沿一定方向排布以便于與驅動集成電路(IC)芯片的引腳相連，獲得顯示驅動信號。通常 的液晶顯示器都有數(shù)百行甚至上千行的像素，因此周邊布線區(qū)域也就有數(shù)量極為可觀的柵 金屬線，在現(xiàn)今的非晶硅器件生產工藝條件下，每條柵金屬線寬度以及其與相鄰柵線之間 必要距離之和為10 ym，因此這些并行排布的柵線將在周邊布線區(qū)域占據非常大的面積，由 此嚴重影響顯示器件的小型化和可集成性。非晶硅柵驅動(ASG，Amorphous Silicon Gate)技術解決了上述問題，其利用在 每一行像素旁單獨制作產生柵驅動信號的電路結構，擺脫了對驅動IC的依賴，也就省去了 在周邊布線區(qū)域數(shù)量眾多的并行排布柵線。每一行像素旁的單獨產生柵驅動信號的電路結 構稱為ASG單元，通常的ASG單元具有一個移位寄存器的結構，一個整體的ASG驅動電路是 ASG單元在所有行的重復，或者是奇偶行ASG單元的隔行重復。柵驅動信號與液晶像素陣列 中的像素單元的開關元件(例如薄膜晶體管TFT)連接，控制所述開關元件的導通和斷開。液晶像素陣列中的每一個像素單元包括像素電極、存儲電極和公共電極以及填充 于像素電極和公共電極之間的液晶分子。當像素單元的開關元件導通時，攜帶數(shù)據信號的 像素電壓施加至相應的像素電極上，像素電極上的像素電壓和與其對應的公共電極上的電 壓形成電壓差，使夾持于其間的液晶分子發(fā)生偏轉，不同的液晶分子偏轉程度具有不同的 二向性光程差，通過與背光源、偏光片等裝置的配合可產生不同的光強，通過逐行或隔行選 通所述液晶像素陣列中的像素單元的開關元件，可以使得不同的像素單元透過不同的光 強。逐行或隔行掃描選通后，整個液晶像素陣列透過的光強即為一幀圖像。當像素單元的開關元件斷開后，存儲電極、公共電極構成的存儲電容和像素電極、 公共電極構成的像素電容之間形成串聯(lián)關系，此時若改變存儲電容上的電位，則像素電容 兩極間的電壓也會有一個對應的改變值，這稱為電容耦合(CC，Coupled Capacity)機制，像 素電容兩極間的電壓改變值為A Vp2 = Cst*AVcst/(Cst+Clc+Cgd)其中，AVcst為存儲電容的電壓變化量，Cst為存儲電容，Cle為像素電容，Cgd為開關 元件的柵漏電容。利用電容耦合原理可以實現(xiàn)降低功耗和噪音的目的，因此，電容控制信號 Vest被設計用于控制改變像素單元的存儲電容的電壓，產生電容控制信號Vest的Vest驅 動電路是一個Vest單元在每一行像素的重復。結合ASG技術和CC技術可以降低系統(tǒng)復雜度，提高運行穩(wěn)定性，以及提升整體性 能。圖1顯示了一種ASG單元和Vest單元的組合電路，所示的組合電路可以作為液晶顯示器的行驅動電路的一個移位單元，通常液晶顯示器的行驅動電路包括n級移位單元，其中， n為液晶像素陣列的行數(shù)。如圖所示，ASG單元包括緩沖單元12和柵驅動信號產生單元14， 電容控制信號產生單元16，VGH為高電壓電源、VGL為低電壓電源。緩沖單元12，包括 6 個薄膜晶體管 Buffer_l、Buffer_2、Buffer_3、Buffer_4、 Buffer_5和Buf f er_6，接收時鐘信號CK和互為反相的正輸入控制信號QN-1、負輸入控制信 號QN-lb，產生互為反相的正輸出控制信號QN和負輸出信號QNb，正輸入控制信號QN-1和 負輸入控制信號QN-lb分別為前一級移位單元產生的正輸出控制信號QN和負輸出控制信 號 QNb。柵驅動信號產生單元14，包括4個薄膜晶體管Gate_l、Gate_2、Gate_3和Gate_4， 接收互為反相的正時鐘信號CK、負時鐘信號CKb和緩沖單元11產生的正輸出控制信號QN、 負輸出控制信號QNb，產生柵驅動信號GateN。柵驅動信號GateN用于驅動液晶像素陣列對 應行的像素單元的開關元件。電容控制信號產生單元16，包括7個薄膜晶體管Vcst_l、Vcst_2、Vcst_3、Vcst_4、 Vcst_5、Vcst_6、Vcst_7，接收第一電容控制輸入信號VcstN-3、第二電容控制輸入信號 VcstN-2、第一輸入柵驅動信號GateN+1和第二輸入柵驅動信號GateN-1，產生電容控制信 號VcstN。第一電容控制輸入信號VcstN-3為前三級的移位單元產生的電容控制信號，第二 電容控制輸入信號VcstN-2為前兩級的移位單元產生的電容控制信號，第一輸入柵驅動信 號GateN+1為后一級的柵驅動信號，第二輸入柵驅動信號GateN-1為前一級的柵驅動信號。 電容控制信號VcstN用于控制改變液晶像素陣列對應行的像素單元的存儲電容的電壓。圖1所示的組合電路冗余程度高，輸入多，通常的液晶顯示器都有數(shù)百行甚至上 千行的像素，因而給整個液晶顯示電路的電路驅動和布局排版都帶來困難。

發(fā)明內容
本發(fā)明解決現(xiàn)有技術液晶顯示器的驅動電路冗余度高、布局困難的問題。為解決上述問題，本發(fā)明實施例提供一種移位單元，包括第一控制單元，接收時鐘信號和輸入控制信號，產生中間控制信號；第二控制單元，接收所述第一控制單元產生的中間控制信號，產生輸出控制信 號；柵驅動信號產生單元，接收所述時鐘信號和所述第二控制單元產生的輸出控制信 號，產生柵驅動信號；電容控制信號產生單元，接收電容控制輸入信號和所述第一控制單元產生的中間 控制信號，產生電容控制信號?？蛇x的，所述時鐘信號包括互為反相的正時鐘信號和負時鐘信號，所述輸入控制 信號包括互為反相的正輸入控制信號和負輸入控制信號，所述中間控制信號包括互為反相 的正中間控制信號和負中間控制信號，所述第一控制單元包括柵極輸入正時鐘信號的第 一和第二晶體管，所述第一和第二晶體管的源極分別輸入正輸入控制信號和負輸入控制信 號，漏極分別輸出正中間控制信號和負中間控制信號?？蛇x的，所述輸出控制信號包括互為反相的正輸出控制信號和負輸出控制信號， 所述第二控制單元包括第三、第四、第五和第六晶體管，所述第三和第六晶體管柵極輸入正中間控制信號，所述第四和第五晶體管的柵極輸入負中間控制信號，所述第三和第五晶 體管的源極輸入第一電壓，所述第四和第六晶體管的源極輸入第二電壓，所述第三和第四 晶體管的漏極輸出正輸出控制信號，所述第五、第六晶體管的漏極輸出負輸出控制信號。
可選的，所述柵驅動信號產生單元包括第七、第八、第九和第十晶體管，所述第七 和第八晶體管的柵極分別輸入正輸出控制信號和負輸出控制信號，所述第九晶體管的柵極 和第十晶體管的源極輸入正時鐘信號，所述第七、第八和第九晶體管的源極輸入負時鐘信 號，所述第八晶體管的漏極和第十晶體管的柵極連接，所述第七、第九和第十晶體管的漏極 輸出柵驅動信號。 可選的，所述電容控制輸入信號包括第一電容控制輸入信號和第二電容控制輸入 信號，所述第二電容控制輸入信號比第一電容控制輸入信號反相移位半個時鐘信號脈寬， 所述電容控制信號產生單元包括柵極分別輸入正中間控制信號和負中間控制信號的第 十一和第十二晶體管，所述第十一和第十二晶體管的源極分別輸入第一電容控制輸入信號 和第二電容控制輸入信號，所述第十一和第十二晶體管的漏極輸出電容控制信號。為解決上述問題，本發(fā)明實施例還提供一種移位裝置，包括n級上述的移位單元， 其中，第1級移位單元的第一控制單元接收的輸入控制信號包括外部輸入控制信號，除第1 級以外的其它各級移位單元的第一控制單元接收的輸入控制信號包括前1級移位單元的 第一控制單元產生的輸出控制信號；第1級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括外部第 一電容控制輸入信號和外部第二電容控制輸入信號，第2級移位單元的電容控制信號產生 單元接收的電容控制輸入信號包括外部第二電容控制輸入信號和外部第三電容控制輸入 信號，第3級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括外部第三電 容控制輸入信號和第1級移位單元的電容控制信號產生單元產生的電容控制信號，除第1、 2、3級以外的其它各級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括前 2級移位單元的電容控制信號產生單元產生的電容控制信號和前3級移位單元的電容控制 信號產生單元產生的電容控制信號。為解決上述問題，本發(fā)明實施例還提供一種液晶顯示器，包括液晶像素陣列、行驅 動電路和列驅動電路，所述行驅動電路包括上述的移位裝置。與現(xiàn)有技術相比，上述移位單元、移位裝置和液晶顯示器具有以下優(yōu)點省略了不 必要的電路元件和輸入信號線，使電路結構得以簡化；相應地，在版圖布局上就有了更多的 靈活性，可以顯著減小占用的面積，實現(xiàn)窄邊框和小型化，并且減少出現(xiàn)不良的幾率。


圖1是現(xiàn)有技術液晶顯示器的移位單元的一種實例電路圖；圖2是第1級移位單元中各信號的時序關系圖；圖3是第N級移位單元中各信號的時序關系圖；圖4是本發(fā)明移位單元的一種實施例電路圖；圖5是本發(fā)明移位裝置的一種實施例電路圖；圖6是圖5所示移位裝置的各外部信號的時序關系圖。
具體實施例方式本發(fā)明實施例的移位單元省略了產生相同中間控制信號的元件和輸入信號線，下 面即結合附圖和實施例對本發(fā)明的具體實施方式
做詳細的說明。液晶顯示器的行驅動電路包括n級圖1所示的移位單元，其中，奇數(shù)級移位單元的 正時鐘信號CK、負時鐘信號CKb分別與偶數(shù)級移位單元的負時鐘信號CKb、正時鐘信號CK 相同；第(N-1)級移位單元輸出的正輸出控制信號QN、負輸出控制信號QNb分別作為第N級 移位單元的正輸入控制信號QN-1、負輸入控制信號QN-lb輸入；第(N-1)、(N+1)級移位單 元輸出的柵驅動信號GateN分別作為第N級移位單元的第一輸入柵驅動信號GateN+1、第 二輸入柵驅動信號GateN-1輸入；第(N_2)、(N_3)級移位單元輸出的電容控制信號VcstN 分別作為第N級移位單元的第一電容控制輸入信號VcstN-3、第二電容控制輸入控制信號 VcstN-2 輸入。請結合參考圖1、圖2和圖3，圖2給出了第1級移位單元的正時鐘信號CK、負時鐘 信號CKb，正輸入控制信號QN-1、負輸入控制信號QN-lb、第一電容控制輸入信號VcstN-3、 第二電容控制輸入信號VcstN-2、第一輸入柵驅動信號GateN+1、第二輸入柵驅動信號 GateN-1，正中間控制信號301、負中間控制信號302、第一節(jié)點信號303、第二節(jié)點信號304， 正輸出控制信號QN、負輸出控制信號QNb，柵驅動信號GateN和電容控制信號VcstN的時序 關系圖。圖3給出了第N級(1 <N<n)移位單元的上述各信號的時序關系圖。薄膜晶體管Buffer_l、Buffer_2根據互為反相的正時鐘信號CK和負時鐘信號 CKb、互為反相的正輸入控制信號QN-1和負輸入控制信號QN-lb產生互為反相的正中間控 制信號301和負中間控制信號302 ；薄膜晶體管Buffer_3、Buffer_4、Buffer_5、Buffer_6 構成一個寄存器，其由正中間控制信號301和負中間控制信號302控制產生互為反相的正 輸出控制信號QN和負輸出控制信號QNb。薄膜晶體管Vcst_3、Vcst_4、Vcst_5、Vcst_6、Vcst_7構成另一個寄存器，根據第 一輸入柵驅動信號GateN+1和第二輸入柵驅動信號GateN-1產生互為反相的第一節(jié)點信號 303和第二節(jié)點信號304 ；第一節(jié)點信號303和第二節(jié)點信號304控制薄膜晶體管Vcst_l、 Vcst_2的有選擇性地輸出第一電容控制輸入信號VcstN-3或者第二電容控制輸入信號 VcstN-2o從圖2和圖3所示的時序關系來看，正中間控制信號301與第一節(jié)點信號303相 同，負中間控制信號302與第二節(jié)點信號304相同。基于圖2和圖3所示的各信號的時序關系，圖1所示的移位單元的電路可以簡化。 請參考圖4，本發(fā)明實施例的移位單元包括第一控制單元22、第二控制單元23、柵驅動信 號產生單元24和電容控制信號產生單元26。第一控制單元22，接收時鐘信號和輸入控制信號，產生中間控制信號。本實施例 中，時鐘信號包括正時鐘信號CK和負時鐘信號CKb，輸入控制信號包括正輸入控制信號 QN-1和負輸入控制信號QN-lb，中間控制信號包括正中間控制信號301和負中間控制信號 302。第二控制單元23，接收所述第一控制單元22產生的中間控制信號，產生輸出控制 信號。本實施例中，輸出控制信號包括正輸出控制信號QN和負輸出控制信號QNb。柵驅動信號產生單元24，接收時鐘信號和所述第二控制單元23產生的輸出控制信號，產生柵驅動信號GateN。電容控制信號產生單元26，接收電容控制輸入信號和所述第一控制單元22產生 的中間控制信號，產生電容控制信號Vest。本實施例中，電容控制輸入信號包括第一電容控 制輸入信號VcstN-3和第二電容控制輸入信號VcstN-2。第一控制單元22包括第一晶體管Buffer_l和第二晶體管Buffer_2，正時鐘信號 CK輸入第一晶體管Buffer_l、第二晶體管Buffer_2的柵極；正輸入控制信號QN-1輸入第 一晶體管Buffer_l的源極，負輸入控制信號QN-lb輸入第二晶體管Buffer_2的源極；第一 晶體管Buffer_l的漏極輸出正中間控制信號301，第二晶體管Buffer_2的漏極輸出負中間 控制信號302。正輸入控制信號QN-1和負輸入控制信號QN-lb為一對互為反相的信號，第 一晶體管Buffer_l、第二晶體管Buffer_2為N型薄膜晶體管，當正時鐘信號CK為高電平 時，第一晶體管Buffer_l、第二晶體管Buffer_2導通，正中間控制信號301、負中間控制信 號302分別與正輸入控制信號QN-1、負輸入控制信號QN-lb相同；當正時鐘信號CK為低電 平時，第一晶體管Buffer_l、第二晶體管Buffer_2關斷，正中間控制信號301、負中間控制 信號302狀態(tài)保持不變，正中間控制信號301和負中間控制信號302為一對互為反相的信 號。第二控制單元23包括第三晶體管Buf f er_3、第四晶體管Buf f er_4、第五晶體 管Buffer_5和第六晶體管Buffer_6，正中間控制信號301輸入第三晶體管Buffer_3、第 六晶體管Buffer_6的柵極，負中間控制信號302輸入第四晶體管Buffer_4、第五晶體管 Buffer_5的柵極；第三晶體管Buffer_3、第五晶體管Buffer_5的源極接第一電壓(高電 壓電源)VGH，第四晶體管Buffer_4、第六晶體管Buffer_6的源極接第二電壓(低電壓電 源)VGL ；第三晶體管Buffer_3、第四晶體管Buffer_4的漏極連接，正輸出控制信號QN自第 三晶體管Buffer_3、第四晶體管Buffer_4的漏極輸出；第五晶體管Buffer_5、第六晶體管 Buffer_6的漏極連接，負輸出控制信號QNb自第五晶體管Buffer_5、第六晶體管Buffer_6 的漏極輸出。第三晶體管Buffer_3、第四晶體管Buffer_4、第五晶體管Buffer_5、第六晶體 管Buffer_6為N型薄膜晶體管，正輸出控制信號QN與正中間控制信號301的時序相同，負 輸出控制信號QNb與負中間控制信號302的時序相同，正輸出控制信號QN和負輸出控制信 號QNb為一對互為反相的信號。柵驅動信號產生單元24包括第七晶體管Gate_l、第八晶體管Gate_2、第九晶體 管Gate_3和第十晶體管Gate_4，正輸出控制信號QN輸入第七晶體管Gate_l的柵極，負輸 出控制信號QNb輸入第八晶體管Gate_2的柵極；正時鐘信號CK輸入第九晶體管Gate_3 的柵極和第十晶體管Gate_4的源極，負時鐘信號CKb輸入第七晶體管Gate_l、第八晶體管 Gate_2和第九晶體管Gate_3的源極；第八晶體管Gate_2的漏極和第十晶體管Gate_4的 柵極連接；第七晶體管Gate_l、第九晶體管Gate_3和第十晶體管Gate_4的漏極連接，輸出 柵驅動信號GateN。正時鐘信號CK和負時鐘信號CKb為一對互為反相的信號，第七晶體管 Gate_l、第八晶體管Gate_2、第九晶體管Gate_3和第十晶體管Gate_4為N型薄膜晶體管， 柵驅動信號GateN的高電平脈寬與負時鐘信號CKb的高電平脈寬相同，柵驅動信號GateN 的下跳沿與正輸出控制信號QN的下跳沿時序相同。電容控制信號產生單元26包括第十一晶體管Vcst_l和第十二晶體管Vcst_2，正 中間控制信號301輸入第十一晶體管Vcst_l的柵極，負中間控制信號302輸入第十二晶體管Vcst_2的柵極；第一電容控制輸入信號VcstN-3輸入第十一晶體管Vcst_l的源極，第 二電容控制輸入信號VcstN-2輸入第十二晶體管Vcst_2的源極；第十一晶體管Vcst_l、第 十二晶體管Vcst_2的漏極連接，輸出電容控制信號VcstN。第十一晶體管Vcst_l、第十二 晶體管Vcst_2為N型薄膜晶體管，電容控制信號VcstN選擇性地輸出第一電容控制輸入信 號VcstN-3和第二電容控制輸入信號VcstN-2。第二電容控制輸入信號VcstN-2的跳變沿 與第一電容控制輸入信號VcstN-3的跳變沿相差半個時鐘信號，且為反相跳變，電容控制 信號VcstN的跳變沿與第二電容控制輸入信號VcstN-2的跳變沿相差一個時鐘信號。與圖1所示的電路相比，圖4所示的移位單元省略了產生第一節(jié)點信號303、第二 節(jié)點信號304的薄膜晶體管VCSt_3、VCSt_4、VCSt_5、VCSt_6、VCSt_7和第一輸入柵驅動信 號GateN+1、第二輸入柵驅動信號GateN-1。另外，圖4所示移位單元的晶體管都是N型薄膜晶體管，其也可以改為P型薄膜晶 體管，只需相應地改變柵極輸入信號的相位即可。請參考圖5，本發(fā)明實施例的移位裝置包括n級移位單元，其中，移位單元如圖4所
7J\ o結合圖4和圖5，一對互反的外部正時鐘信號CK和外部負時鐘信號CKb按奇偶行 順序交替地輸入至移位單元的時鐘信號輸入端，即奇數(shù)級移位單元的正時鐘信號CK輸入 端輸入外部正時鐘信號CK，奇數(shù)級移位單元的負時鐘信號CKb輸入端輸入外部負時鐘信號 CKb ；偶數(shù)級移位單元的正時鐘信號CK輸入端輸入外部負時鐘信號CKb，偶數(shù)級移位單元的 負時鐘信號CKb輸入端輸入外部正時鐘信號CK。第1級移位單元的第一控制單元22接收的輸入控制信號包括外部輸入控制信號， 除第1級以外的其它各級移位單元的第一控制單元22接收的輸入控制信號包括前1級移 位單元的第一控制單元22產生的輸出控制信號。具體來說，第N級移位單元的正輸入控制信號QN-1的輸入端與第(N-1)級(前 一級)移位單元的正輸出控制信號QN的輸出端連接，第N級移位單元的負輸入控制信號 QN-lb的輸入端與第(N-1)級(前一級)移位單元的負輸出控制信號QNb的輸出端連接，其 中，1 < N < n。例如，第3級移位單元的正輸入控制信號QN-1的輸入端與第2級移位單元 的正輸出控制信號QN的輸出端連接，第3級移位單元的負輸入控制信號QN-lb的輸入端與 第2級移位單元的負輸出控制信號QNb的輸出端連接。另外，外部輸入控制信號包括外部 正輸入控制信號和外部負輸入控制信號，第1級移位單元的正輸入控制信號QN-1的輸入端 輸入外部正輸入控制信號STV,第1級移位單元的負輸入控制信號QN-lb的輸入端輸入外部 負輸入控制信號STVb。外部正輸入控制信號STV和外部負輸入控制信號STVb是一對互為 反相的信號，其時序即分別如圖2的正輸入控制信號QN-1和負輸入控制信號QN-lb所示。第1、2、3級移位單元的電容控制信號產生單元26接收的電容控制輸入信號包括 外部電容控制輸入信號，除第1、2、3級以外的其它各級移位單元的電容控制信號產生單元 26接收的電容控制輸入信號包括前2級移位單元的電容控制信號產生單元26產生的電容 控制信號和前3級移位單元的電容控制信號產生單元26產生的電容控制信號。具體來說，第N級移位單元的第一電容控制輸入信號VcstN-3的輸入端與第 (N-3)級(前三級)移位單元的電容控制信號VcstN的輸出端連接，第N級移位單元的第 二電容控制輸入信號VcstN-2的輸入端與第(N-2)級(前兩級)移位單元的電容控制信號VcstN的輸出端連接，其中，3 <N^n0例如，第5級移位單元的第一電容控制輸入信 號VcstN-3的輸入端與第2級移位單元的電容控制信號VcstN的輸出端連接，第5級移位 單元的第二電容控制輸入信號VcstN-2的輸入端與第3級移位單元的電容控制信號VcstN 的輸出端連接。另外，外部電容控制輸入信號包括外部第一電容控制輸入信號、外部第二 電容控制輸入信號和外部第三電容控制輸入信號，第1級移位單元的第一電容控制輸入 信號VcstN-3的輸入端輸入外部第一電容控制輸入信號Vcst-3，第二電容控制輸入信號 VcstN-2的輸入端輸入外部第二電容控制輸入信號Vcst-2 ；第2級移位單元的第一電容控 制輸入信號VcstN-3的輸入端輸入外部第二電容控制輸入信號Vcst-2，第二電容控制輸入 信號VcstN-2的輸入端輸入外部第三電容控制輸入信號Vcst-1 ；第3級移位單元的第一電 容控制輸入信號VcstN-3的輸入端輸入外部第三電容控制輸入信號Vcst-1，第二電容控制 輸入信號VcstN-2的輸入端與第1級移位單元的電容控制信號VcstN的輸出端連接。外部正時鐘信號CK、外部負時鐘信號CKb和外部第一電容控制輸入信號Vcst-3、 外部第二電容控制輸入信號Vcst-2、外部第三電容控制輸入信號Vcst-1、外部正輸入控制 信號STV、外部負輸入控制信號STVb的時序關系如圖6所示。需要說明的是，圖6所示的外 部正輸入控制信號STV的高電平脈寬等于半個外部正時鐘信號脈寬，在其它實施例中，外 部正輸入控制信號STV的高電平脈寬可以大于半個外部正時鐘信號脈寬且小于一個外部 正時鐘信號脈寬，并且，外部正輸入控制信號STV的上跳沿超前于對應的外部正時鐘信號 CK的上跳沿。結合圖2至5可以看到，各級移位單元輸出的柵驅動信號比前一級移位單元輸出 的柵驅動信號移位了半個時鐘信號脈寬，柵驅動信號用于驅動液晶像素陣列對應行的像素 單元的開關元件。各級移位單元輸出的電容控制信號比前一級移位單元輸出的電容控制信 號反相移位了半個時鐘信號脈寬，電容控制信號用于控制改變液晶像素陣列對應行的像素 單元的存儲電容的電壓。本發(fā)明實施例還提供一種應用上述移位裝置的液晶顯示器，所述液晶顯示器包括 液晶像素陣列、行驅動電路和列驅動電路。其中，行驅動電路包括圖5所示的移位裝置，移 位裝置包括n級圖4所示的移位單元，n為液晶像素陣列的行數(shù)。液晶像素陣列中的每一個像素單元包括開關元件、像素電極、存儲電極公共電極 以及填充于像素電極和公共電極之間的液晶分子。像素電極通過開關元件與列驅動電路連 接，行驅動電路輸出的柵驅動信號GateN與液晶像素陣列第N行的像素單元的開關元件連 接，控制所述開關元件的斷開和導通，當開關元件導通時，列驅動電路提供的攜帶數(shù)據信號 的像素電壓施加至相應的像素電極上。電容控制信號VcstN用于控制改變液晶像素陣列第 N行的像素單元的存儲電容的電壓。綜上所述，上述移位單元省略了產生相同中間控制信號的元件和輸入信號線，也 就是第二控制單元和電容控制信號產生單元可以共用中間控制信號，因此使得電路結構得 以簡化；相應地，通過精簡并適當改造電路以消除冗余，可以使其更利于布局并且更易于驅 動，進而可以顯著減小液晶顯示芯片占用的面積，實現(xiàn)窄邊框和小型化，并且可以減少出現(xiàn) 不良的幾率。雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
一種移位單元，其特征在于，包括第一控制單元，接收時鐘信號和輸入控制信號，產生中間控制信號；第二控制單元，接收所述第一控制單元產生的中間控制信號，產生輸出控制信號；柵驅動信號產生單元，接收所述時鐘信號和所述第二控制單元產生的輸出控制信號，產生柵驅動信號；電容控制信號產生單元，接收電容控制輸入信號和所述第一控制單元產生的中間控制信號，產生電容控制信號。
2.如權利要求1所述的移位單元，其特征在于，所述時鐘信號包括互為反相的正時鐘 信號和負時鐘信號，所述輸入控制信號包括互為反相的正輸入控制信號和負輸入控制信 號，所述中間控制信號包括互為反相的正中間控制信號和負中間控制信號，所述第一控制 單元包括柵極輸入正時鐘信號的第一和第二晶體管，所述第一和第二晶體管的源極分別 輸入正輸入控制信號和負輸入控制信號，漏極分別輸出正中間控制信號和負中間控制信 號。
3.如權利要求2所述的移位單元，其特征在于，所述輸出控制信號包括互為反相的正 輸出控制信號和負輸出控制信號，所述第二控制單元包括第三、第四、第五和第六晶體管， 所述第三和第六晶體管的柵極輸入正中間控制信號，所述第四和第五晶體管的柵極輸入負 中間控制信號，所述第三和第五晶體管的源極輸入第一電壓，所述第四和第六晶體管的源 極輸入第二電壓，所述第三和第四晶體管的漏極輸出正輸出控制信號，所述第五和第六晶 體管的漏極輸出負輸出控制信號。
4.如權利要求2所述的移位單元，其特征在于，所述柵驅動信號產生單元包括第七、 第八、第九和第十晶體管，所述第七和第八晶體管的柵極分別輸入正輸出控制信號和負輸 出控制信號，所述第九晶體管的柵極和第十晶體管的源極輸入正時鐘信號，所述第七、第八 和第九晶體管的源極輸入負時鐘信號，所述第八晶體管的漏極和第十晶體管的柵極連接， 所述第七、第九和第十晶體管的漏極輸出柵驅動信號。
5.如權利要求2所述的移位單元，其特征在于，所述電容控制輸入信號包括第一電容 控制輸入信號和第二電容控制輸入信號，所述第二電容控制輸入信號比第一電容控制輸入 信號反相移位半個時鐘信號脈寬，所述電容控制信號產生單元包括柵極分別輸入正中間 控制信號和負中間控制信號的第十一和第十二晶體管，所述第十一和第十二晶體管的源極 分別輸入第一電容控制輸入信號和第二電容控制輸入信號，所述第十一和第十二晶體管的 漏極輸出電容控制信號。
6.一種移位裝置，其特征在于，包括η級權利要求1至5中任一項所述的移位單元，其中，第1級移位單元的第一控制單元接收的輸入控制信號包括外部輸入控制信號，除第1 級以外的其它各級移位單元的第一控制單元接收的輸入控制信號包括前1級移位單元的 第一控制單元產生的輸出控制信號；第1級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括外部第一電 容控制輸入信號和外部第二電容控制輸入信號，第2級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括外部第二電 容控制輸入信號和外部第三電容控制輸入信號，第3級移位單元的電容控制信號產生單元接收的電容控制輸入信號包括外部第三電 容控制輸入信號和第1級移位單元的電容控制信號產生單元產生的電容控制信號，除第1、2、3級以外的其它各級移位單元的電容控制信號產生單元接收的電容控制輸 入信號包括前2級移位單元的電容控制信號產生單元產生的電容控制信號和前3級移位單 元的電容控制信號產生單元產生的電容控制信號。
7. 一種液晶顯示器，包括液晶像素陣列、行驅動電路和列驅動電路。其特征在于，所述 行驅動電路包括權利要求6所述的移位裝置。
全文摘要
一種移位單元、移位裝置和液晶顯示器。所述移位單元包括第一控制單元，接收時鐘信號和輸入控制信號，產生中間控制信號；第二控制單元，接收所述第一控制單元產生的中間控制信號，產生輸出控制信號；柵驅動信號產生單元，接收所述時鐘信號和所述第二控制單元產生的輸出控制信號，產生柵驅動信號；電容控制信號產生單元，接收電容控制輸入信號和所述第一控制單元產生的中間控制信號，產生電容控制信號。通過簡化電路結構可以利于版圖布局并易于電路驅動。
文檔編號G09G3/36GK101930712SQ20091005353
公開日2010年12月29日 申請日期2009年6月19日 優(yōu)先權日2009年6月19日
發(fā)明者凌志華, 夏志強, 羅熙曦, 馬駿 申請人:上海天馬微電子有限公司