專利名稱：液晶面板的柵極線驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶面板的驅(qū)動(dòng)電路，特別是涉及一種柵極線驅(qū)動(dòng)電路。

背景技術(shù)：
目前，液晶面板由于低功率、低輻射等優(yōu)勢(shì)，已廣為世人所接受。液晶面板的驅(qū)動(dòng) 主要是由一片薄膜晶體管驅(qū)動(dòng)電路來(lái)控制一片液晶玻璃內(nèi)各個(gè)液晶分子的偏轉(zhuǎn)角度，由此 產(chǎn)生各種畫(huà)面。精確的說(shuō)，薄膜晶體管驅(qū)動(dòng)電路是由多條并列的柵極線(Gate Line)，又稱 掃描線(Scan Line)，與多條并列的數(shù)據(jù)線(Data Line)，又稱信號(hào)線(Signal Line)，相互 正交而形成一矩陣控制電路。在幀(Frame)更新時(shí)，柵極線會(huì)逐一啟動(dòng)，亦即饋入高電位， 然后接收一條柵極線上正交的多條數(shù)據(jù)線的信號(hào)，以更新一條柵極線上所對(duì)應(yīng)的多個(gè)像 素。因此，為了控制每一個(gè)像素的信號(hào)，多條柵極線的啟動(dòng)信號(hào)是互相錯(cuò)開(kāi)的。參考圖1，其為現(xiàn)有的液晶面板的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。圖中，驅(qū)動(dòng)芯片10包 括多個(gè)輸出部，如第一輸出部11、第二輸出部12與第三輸出部13 ；液晶面板20則包括多 個(gè)柵極線，如第一柵極線21、第二柵極線22與第三柵極線23。此外，液晶面板20上還有多 條與柵極線正交的數(shù)據(jù)線，因與本發(fā)明無(wú)直接關(guān)系而未示出。在現(xiàn)有技術(shù)中，每一條柵極線 均電性連接到一個(gè)輸出部，如圖1所示，第一輸出部11電性連接第一柵極線21、第二輸出 部12電性連接第二柵極線22且第三輸出部13電性連接第三柵極線23。接下來(lái)參考圖2， 其為現(xiàn)有的液晶面板的驅(qū)動(dòng)信號(hào)的信號(hào)波形圖。圖中，由于驅(qū)動(dòng)芯片10依次從各個(gè)輸出端 口輸出啟動(dòng)電壓至柵極線；因此，第一柵極線驅(qū)動(dòng)信號(hào)在第一時(shí)段T1呈現(xiàn)高電位的啟動(dòng)狀 態(tài)、第二柵極線驅(qū)動(dòng)信號(hào)在第二時(shí)段T2呈現(xiàn)高電位的啟動(dòng)狀態(tài)，且第三柵極線驅(qū)動(dòng)信號(hào)在 第三時(shí)段T3呈現(xiàn)高電位的啟動(dòng)狀態(tài)。然而，一個(gè)液晶面板具有動(dòng)輒數(shù)百條的柵極線，即使一個(gè)驅(qū)動(dòng)芯片具有數(shù)十個(gè)輸 出部，一個(gè)液晶面板仍需要數(shù)十個(gè)驅(qū)動(dòng)芯片來(lái)完成上述單調(diào)的逐一啟動(dòng)模式，以快速更新 屏幕上的幀來(lái)維持畫(huà)面的流暢。為了能夠解決現(xiàn)有技術(shù)的各項(xiàng)問(wèn)題，本發(fā)明人基于多年研究開(kāi)發(fā)與諸多實(shí)務(wù)經(jīng) 驗(yàn)，提出一種液晶面板的柵極線驅(qū)動(dòng)電路，以作為改善上述缺點(diǎn)的實(shí)現(xiàn)方式與依據(jù)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種液晶面板的柵極線驅(qū)動(dòng)電路，以改進(jìn)現(xiàn)有 的柵極線驅(qū)動(dòng)電路，進(jìn)而減少驅(qū)動(dòng)芯片的使用量。根據(jù)本發(fā)明的目的，提出一種柵極線驅(qū)動(dòng)電路，其包括驅(qū)動(dòng)芯片，至少包括第一 輸出部及第二輸出部；液晶面板，至少包括第一柵極線、第二柵極線及第三柵極線；第一開(kāi) 關(guān)以及第二開(kāi)關(guān)。其中，第一柵極線的一端電性連接第一輸出部，另一端電性連接第一開(kāi)關(guān) 的控制端。第三柵極線的一端電性連接第二輸出部，另一端電性連接第二開(kāi)關(guān)的控制端。第 一開(kāi)關(guān)的輸入端電性連接工作電壓，第一開(kāi)關(guān)的輸出端電性連接第二開(kāi)關(guān)的輸入端，第二 開(kāi)關(guān)的輸出端電性連接接地點(diǎn)。第二柵極線的一端電性連接于第一開(kāi)關(guān)的輸出端與第二開(kāi)關(guān)的輸入端之間。此外，本發(fā)明的柵極線驅(qū)動(dòng)電路還可包括高電位穩(wěn)定電路及低電位穩(wěn)定電路，以 增進(jìn)本發(fā)明的第二柵極線驅(qū)動(dòng)信號(hào)的穩(wěn)定度。其中，高電位穩(wěn)定電路用以穩(wěn)定第二柵極線 的高電位信號(hào)，而低電位穩(wěn)定電路用以穩(wěn)定第二柵極線的低電位信號(hào)。承上所述，根據(jù)本發(fā)明的液晶面板的柵極線驅(qū)動(dòng)電路，具有以下優(yōu)點(diǎn)(1)此柵極線驅(qū)動(dòng)電路可用兩個(gè)輸出端口來(lái)驅(qū)動(dòng)三個(gè)柵極線，也可用三個(gè)輸出端 口來(lái)驅(qū)動(dòng)五個(gè)柵極線；依此類推，此柵極線驅(qū)動(dòng)電路僅需要現(xiàn)有的像素電路一半數(shù)量的輸 出部即可達(dá)成相同的功效，因此可節(jié)省一半數(shù)量的驅(qū)動(dòng)芯片。(2)此柵極線驅(qū)動(dòng)電路雖然需要增加多個(gè)薄膜晶體管開(kāi)關(guān)，然而這些薄膜晶體管 開(kāi)關(guān)在液晶面板驅(qū)動(dòng)電路制造過(guò)程中可通過(guò)修改光罩圖樣而輕易達(dá)成，幾乎不增加額外成 本。


圖1為現(xiàn)有技術(shù)的液晶面板的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)的液晶面板的驅(qū)動(dòng)信號(hào)的信號(hào)波形圖；圖3為本發(fā)明的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖4為本發(fā)明的柵極線驅(qū)動(dòng)信號(hào)的信號(hào)波形圖；圖5為本發(fā)明一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖6為本發(fā)明另一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖7為本發(fā)明一實(shí)施例的柵極線驅(qū)動(dòng)信號(hào)的信號(hào)波形圖；圖8為本發(fā)明又一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；圖9為本發(fā)明另一實(shí)施例的柵極線驅(qū)動(dòng)信號(hào)的信號(hào)波形圖；圖10為本發(fā)明一實(shí)施例的柵極線驅(qū)動(dòng)電路及電位穩(wěn)定電路的結(jié)構(gòu)示意圖；圖11為本發(fā)明一實(shí)施例的低電位穩(wěn)定電路的結(jié)構(gòu)示意圖；圖12為本發(fā)明一實(shí)施例的高電位穩(wěn)定電路的結(jié)構(gòu)示意圖；以及圖13為本發(fā)明一實(shí)施例的電位穩(wěn)定電路的結(jié)構(gòu)示意圖。主要元件符號(hào)說(shuō)明10 驅(qū)動(dòng)芯片；34 第四開(kāi)關(guān)；11 第一輸出部；311、321、331、341 晶體管開(kāi)關(guān)；12 第二輸出部；41,411,412 高電位穩(wěn)定電路；13 第三輸出部；42、421、422 低電位穩(wěn)定電路；20 液晶面板；51 晶體管51 ；21 第一柵極線；52 晶體管52 ；22 第二柵極線；53 晶體管53 ；23 第三柵極線；54 電容54 ；24 第四柵極線；55 晶體管55 ；25 第五柵極線；56 晶體管56 ；31 第一開(kāi)關(guān)；57 晶體管57 ；32 第二開(kāi)關(guān)；58 晶體管58 ；
33第三開(kāi)關(guān)；59晶體管59 ；
60晶體管60 ；P2 第二不穩(wěn)定區(qū)段
61第一控制端；T1 第一時(shí)段;
62第二控制端；T2 第二時(shí)段；
63輸入端；T3 第三時(shí)段；
64輸出端；T4:第四時(shí)段；
65電容65 ；T5 第五時(shí)段；以及
P1第一不穩(wěn)定區(qū)段；Vdd 工作電壓。
具體實(shí)施例方式以下將參照相關(guān)附圖，說(shuō)明根據(jù)本發(fā)明的液晶面板的柵極線驅(qū)動(dòng)電路的實(shí)施例， 為了便于理解，下述實(shí)施例中的相同元件以相同的附圖標(biāo)記來(lái)說(shuō)明。參閱圖3，其為本發(fā)明的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。圖中，柵極線驅(qū)動(dòng)電路包 括驅(qū)動(dòng)芯片10，至少包括第一輸出部11及第二輸出部12 ；液晶面板20，至少包括第一柵 極線21、第二柵極線22及第三柵極線23 ；第一開(kāi)關(guān)31以及第二開(kāi)關(guān)32。第一柵極線21的 一端電性連接第一輸出部11，另一端電性連接第一開(kāi)關(guān)31的控制端。第三柵極線23的一 端電性連接第二輸出部12，另一端電性連接第二開(kāi)關(guān)32的控制端。第一開(kāi)關(guān)31的一輸入 端電性連接工作電壓Vdd，第一開(kāi)關(guān)31的一輸出端電性連接第二開(kāi)關(guān)32的一輸入端，第二 開(kāi)關(guān)32的一輸出端電性連接接地點(diǎn)。第二柵極線22的一端則電性連接于第一開(kāi)關(guān)31的 輸出端與第二開(kāi)關(guān)32的輸入端之間。繼續(xù)參閱圖4，其為本發(fā)明的柵極線驅(qū)動(dòng)信號(hào)的信號(hào)波形圖。圖中，當(dāng)?shù)谝惠敵霾?11在第一時(shí)段T1輸出啟動(dòng)電壓至第一柵極線21時(shí)，第一柵極線驅(qū)動(dòng)信號(hào)為高電位狀態(tài)。 此時(shí)，由于第一開(kāi)關(guān)31接收到來(lái)自第一柵極線21的高電位信號(hào)，因而使第一開(kāi)關(guān)31的輸 入端與輸出端導(dǎo)通，進(jìn)而使第二柵極線22的一端電性連接到工作電壓Vdd。此時(shí)，由于第二 輸出部12僅提供第三柵極線23 —低電位信號(hào)，因此第二開(kāi)關(guān)32處于不導(dǎo)通狀態(tài)。于是， 第一柵極線驅(qū)動(dòng)信號(hào)與第二柵極線驅(qū)動(dòng)信號(hào)在第一時(shí)段T1內(nèi)均為高電位狀態(tài)。接下來(lái)，在 第二時(shí)段T2時(shí)，第一輸出部11提供低電位信號(hào)給第一柵極線21因而導(dǎo)致第一開(kāi)關(guān)31不 導(dǎo)通，而第二開(kāi)關(guān)32也仍處于不導(dǎo)通狀態(tài)，因此第二柵極線驅(qū)動(dòng)信號(hào)在第二時(shí)段T2內(nèi)仍處 于高電位狀態(tài)。最后，當(dāng)?shù)诙敵霾?2在第三時(shí)段T3輸出啟動(dòng)電壓至第三柵極線23時(shí)， 第三柵極線驅(qū)動(dòng)信號(hào)為高電位狀態(tài)。此時(shí)，由于第二開(kāi)關(guān)32接收到來(lái)自第三柵極線23的 高電位信號(hào)，因而使第二開(kāi)關(guān)32的輸入端與輸出端導(dǎo)通，進(jìn)而使第二柵極線22的一端電性 連接到接地點(diǎn)。由此，即可利用第一開(kāi)關(guān)31與第二開(kāi)關(guān)32，來(lái)使第二柵極線驅(qū)動(dòng)信號(hào)在第 二時(shí)段T2內(nèi)呈現(xiàn)高電位狀態(tài)，并在第三時(shí)段T3時(shí)呈現(xiàn)低電位狀態(tài)。參考圖5，其為本發(fā)明一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。圖中，第一開(kāi)關(guān) 311優(yōu)選為晶體管開(kāi)關(guān)，為配合一般液晶面板驅(qū)動(dòng)電路的制造過(guò)程，晶體管開(kāi)關(guān)311優(yōu)選可 為場(chǎng)效晶體管(FET)開(kāi)關(guān)，尤其可為薄膜晶體管(TFT FET)開(kāi)關(guān)。由此，晶體管開(kāi)關(guān)311 的實(shí)現(xiàn)手段可為簡(jiǎn)單修改原液晶面板驅(qū)動(dòng)電路的光罩圖樣，因而幾乎不增加額外的材料成 本。此外，由于晶體管開(kāi)關(guān)311僅作為開(kāi)關(guān)使用，因此不必刻意區(qū)分源極(Source)與漏極 (Drain)的組成成分。同理，第二開(kāi)關(guān)321也可為晶體管開(kāi)關(guān)。
承上所述，此柵極線驅(qū)動(dòng)電路的缺點(diǎn)在于當(dāng)?shù)谝粬艠O線21所對(duì)應(yīng)的像素接收多 條數(shù)據(jù)線的信號(hào)以進(jìn)行更新時(shí)，這些信號(hào)會(huì)在第一時(shí)段T1內(nèi)誤植到第二柵極線22所對(duì)應(yīng) 的像素內(nèi)；然后于第二時(shí)段T2時(shí)再更新為正確的像素?cái)?shù)據(jù)。然而，由于像素?cái)?shù)據(jù)更新的速 度極快，此一負(fù)面影響幾乎不可被肉眼所察覺(jué)，因而可以忽略不計(jì)。而此柵極線驅(qū)動(dòng)電路在 驅(qū)動(dòng)一整塊液晶面板20的數(shù)百條柵極線時(shí)，卻可以節(jié)省下幾乎一半的輸出部，亦即僅需幾 乎一半數(shù)量的驅(qū)動(dòng)芯片10即可達(dá)成與習(xí)知技術(shù)相同的效果，茲詳述如下。請(qǐng)參考第6圖，其為本發(fā)明另一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。圖中，第 一輸出部11與第二輸出端口 12驅(qū)動(dòng)第一柵極線21與第三柵極線23的方式，以及通過(guò)第 一開(kāi)關(guān)31與第二開(kāi)關(guān)32來(lái)控制第二柵極線22的方式，已詳述于前，在此不予贅述。請(qǐng)繼 續(xù)參考第7圖，當(dāng)?shù)诙敵霾?2于第三時(shí)段T3輸出一啟動(dòng)電壓予第三柵極線23時(shí)，第三 柵極線驅(qū)動(dòng)信號(hào)為高電位狀態(tài)。此時(shí)，由于第三開(kāi)關(guān)33接收到來(lái)自第三柵極線23的高電 位信號(hào)，因而使第三開(kāi)關(guān)33的輸入端與輸出端導(dǎo)通，進(jìn)而使第四柵極線24 —端電性連接到 工作電壓Vdd。此時(shí)，由于第三輸出部13僅提供第五柵極線25 —低電位信號(hào)，因此第四開(kāi) 關(guān)34處于不導(dǎo)通狀態(tài)。于是，第三柵極線驅(qū)動(dòng)信號(hào)與第四柵極線驅(qū)動(dòng)信號(hào)在第三時(shí)段T3 內(nèi)皆為高電位狀態(tài)。接下來(lái)，在第四時(shí)段T4時(shí)，第二輸出部12提供低電位信號(hào)給第三柵極 線23因而導(dǎo)致第三開(kāi)關(guān)33不導(dǎo)通，而第四開(kāi)關(guān)34亦仍處于不導(dǎo)通狀態(tài)，因此第四柵極線 驅(qū)動(dòng)信號(hào)在第四時(shí)段T4內(nèi)仍處于高電位狀態(tài)。最后，當(dāng)?shù)谌敵霾?3于第五時(shí)段T5輸出 一啟動(dòng)電壓予第五柵極線25時(shí)，第五柵極線驅(qū)動(dòng)信號(hào)為高電位狀態(tài)。此時(shí)，由于第四開(kāi)關(guān) 34接收到來(lái)自第五柵極線25的高電位信號(hào)，因而使第四開(kāi)關(guān)34的輸入端與輸出端導(dǎo)通， 進(jìn)而使第四柵極線24的一端電性連接到接地點(diǎn)。由此，即可利用第三開(kāi)關(guān)33與第四開(kāi)關(guān) 34，來(lái)使第四柵極線驅(qū)動(dòng)信號(hào)在第四時(shí)段T4內(nèi)呈現(xiàn)高電位狀態(tài)，并在第五時(shí)段T5時(shí)呈現(xiàn)低 電位狀態(tài)。承上所述，由圖中可以看出，此柵極線驅(qū)動(dòng)電路的缺點(diǎn)在于當(dāng)?shù)谝粬艠O線21與第 三柵極線23所對(duì)應(yīng)的像素接收多條數(shù)據(jù)線的信號(hào)以進(jìn)行更新時(shí)，這些信號(hào)會(huì)在第一時(shí)段 T1內(nèi)誤植到第二柵極線22所對(duì)應(yīng)的像素內(nèi)，并在第三時(shí)段T3內(nèi)誤植到第四柵極線24所對(duì) 應(yīng)的像素內(nèi)；然后分別在第二時(shí)段T2與第四時(shí)段T4時(shí)再更新為正確的像素?cái)?shù)據(jù)。然而，由 于像素?cái)?shù)據(jù)更新的速度極快，這一負(fù)面影響幾乎不可被肉眼所察覺(jué)，因而可以忽略不計(jì)。而 此柵極線驅(qū)動(dòng)電路可利用3個(gè)輸出端口來(lái)驅(qū)動(dòng)5個(gè)柵極線，亦即僅需幾乎一半數(shù)量的驅(qū)動(dòng) 芯片10即可達(dá)成與現(xiàn)有技術(shù)相同的效果。接下來(lái)，參考圖8，其為本發(fā)明又一實(shí)施例的柵極線驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。圖中， 第一開(kāi)關(guān)311優(yōu)選可為晶體管開(kāi)關(guān)、第二開(kāi)關(guān)321優(yōu)選可為晶體管開(kāi)關(guān)、第三開(kāi)關(guān)331優(yōu)選 可為晶體管開(kāi)關(guān)，而第四開(kāi)關(guān)341也可優(yōu)選為晶體管開(kāi)關(guān)。其中，晶體管開(kāi)關(guān)321與晶體管 開(kāi)關(guān)331可利用同一條導(dǎo)線驅(qū)動(dòng)。參考圖9，其為本發(fā)明另一實(shí)施例的柵極線驅(qū)動(dòng)信號(hào)的信號(hào)波形圖。由于第二柵極 線驅(qū)動(dòng)信號(hào)在第二時(shí)段T2內(nèi)，與工作電壓Vdd及接地點(diǎn)均通過(guò)第一開(kāi)關(guān)31與第二開(kāi)關(guān)32 進(jìn)行電性隔離。因此，第二柵極線驅(qū)動(dòng)信號(hào)在第二時(shí)段T2內(nèi)會(huì)呈現(xiàn)不穩(wěn)定的高電位，如第 一不穩(wěn)定區(qū)段P1所示；此外，雖然第二柵極線驅(qū)動(dòng)信號(hào)在第三時(shí)段T3時(shí)已經(jīng)通過(guò)第二開(kāi)關(guān) 32電性連接到接地點(diǎn)，但是仍可能因?yàn)榈诙_(kāi)關(guān)32受到電磁干擾而產(chǎn)生浮動(dòng)接地等現(xiàn)象， 如第二不穩(wěn)定區(qū)段P2所示。因此，為解決信號(hào)不穩(wěn)定問(wèn)題，本發(fā)明提出解決方法如下。
參考圖10，其為本發(fā)明一實(shí)施例的柵極線驅(qū)動(dòng)電路及電位穩(wěn)定電路的結(jié)構(gòu)示意 圖。圖中，本發(fā)明另提出一高電位穩(wěn)定電路41與一低電位穩(wěn)定電路42，以解決第一不穩(wěn)定 區(qū)段P1與第二不穩(wěn)定區(qū)段P2的電位浮動(dòng)現(xiàn)象。為方便解釋，圖中省略驅(qū)動(dòng)芯片及其輸出 端口的圖示。其中，高電位穩(wěn)定電路41可簡(jiǎn)單地由薄膜晶體管開(kāi)關(guān)來(lái)實(shí)現(xiàn)，此薄膜晶體管 開(kāi)關(guān)的控制端可電性連接于第一開(kāi)關(guān)31的輸出端，而此薄膜晶體管開(kāi)關(guān)的輸入端則電性 連接于工作電壓Vdd，且此薄膜晶體管開(kāi)關(guān)的輸出端電性連接于第二柵極線22。由此，當(dāng)?shù)?一柵極線21在第二時(shí)段T2內(nèi)呈現(xiàn)低電位狀態(tài)而導(dǎo)致第一開(kāi)關(guān)31關(guān)閉時(shí)，由于第二柵極線 22仍處于高電位狀態(tài)而觸發(fā)高電位穩(wěn)定電路41，進(jìn)而使得第二柵極線22與工作電壓Vdd 通過(guò)高電位穩(wěn)定電路41的輸出端與輸出端而電性連接。因此，第二柵極線22在第二時(shí)段 T2的高電位狀態(tài)可得到工作電壓Vdd的補(bǔ)充而避免浮動(dòng)。同理，低電位穩(wěn)定電路42優(yōu)選可為薄膜晶體管邏輯開(kāi)關(guān)。此薄膜晶體管邏輯開(kāi)關(guān) 的輸入端63電性連接于第二柵極線22，此薄膜晶體管邏輯開(kāi)關(guān)的輸出端64電性連接于接 地點(diǎn)，然后此薄膜晶體管邏輯開(kāi)關(guān)的第一控制端61電性連接于第二柵極線22，此薄膜晶體 管邏輯開(kāi)關(guān)的第二控制端62則電性連接于第三柵極線23。由此，當(dāng)?shù)诙艠O線22的信號(hào) 為邏輯低電位且第三柵極線23的信號(hào)為邏輯高電位時(shí)，亦即第三時(shí)段T3時(shí)，此薄膜晶體管 邏輯開(kāi)關(guān)的輸入端63與輸出端64導(dǎo)通，而將第二柵極線22電性連接到接地點(diǎn)，以消除第 二不穩(wěn)定區(qū)段P2。接下來(lái)，為求周詳，本發(fā)明在一實(shí)施例中提供一種薄膜晶體管邏輯開(kāi)關(guān)的詳細(xì)結(jié) 構(gòu)如下。參考圖11，其為本發(fā)明一實(shí)施例的低電位穩(wěn)定電路的結(jié)構(gòu)示意圖。為方便解釋， 圖中僅示出第二柵極線22、第三柵極線23與低電位穩(wěn)定電路421。其中，低電位穩(wěn)定電路 421包括晶體管51、晶體管52、晶體管53及電容54。其詳細(xì)連接關(guān)系如圖11所示，在此不 再贅述?，F(xiàn)解釋其工作方式如下，在第二時(shí)段T2時(shí)，第二柵極線22處于高電位而第三柵極 線23處于低電位。此時(shí)，晶體管51因?yàn)榈诙艠O線22而導(dǎo)通且晶體管52因?yàn)榈谌龞艠O 線23不導(dǎo)通，進(jìn)而導(dǎo)致晶體管53不導(dǎo)通，因此第二柵極線22在第二時(shí)段T2時(shí)，仍維持高 電位狀態(tài)，不會(huì)因?yàn)榈碗娢环€(wěn)定電路421而產(chǎn)生負(fù)面影響。在第三時(shí)段T3時(shí)，第二柵極線 22處于低電位而第三柵極線23處于高電位。此時(shí)，晶體管51因?yàn)榈诙艠O線22而不導(dǎo) 通，晶體管52因?yàn)榈谌龞艠O線23而導(dǎo)通，進(jìn)而將第三柵極線23的高電位饋入晶體管53的 柵極以導(dǎo)通之。由此，第二柵極線22通過(guò)晶體管53電性連接到接地點(diǎn)，以解決第二不穩(wěn)定 區(qū)段P2的電位浮動(dòng)現(xiàn)象。當(dāng)然，本領(lǐng)域普通技術(shù)人員，可基于上述的詳細(xì)結(jié)構(gòu)而輕易推知 其它種類結(jié)構(gòu)的低電位穩(wěn)定電路42，而不脫離本發(fā)明的精神。接下來(lái)，為了確認(rèn)高電位穩(wěn)定電路41與低電位穩(wěn)定電路42可共存而不產(chǎn)生拮抗。 本發(fā)明在一實(shí)施例中提出電位穩(wěn)定電路的結(jié)構(gòu)示意圖，如圖12所示。圖中，各構(gòu)件的連接 關(guān)系及局部工作方式已經(jīng)在前面詳細(xì)描述，在此不再贅述。僅描述實(shí)際工作狀態(tài)如下在第 一時(shí)段T1時(shí)，第一柵極線21處于高電位而導(dǎo)致晶體管開(kāi)關(guān)311導(dǎo)通，第三柵極線23處于 低電位而導(dǎo)致晶體管開(kāi)關(guān)321不導(dǎo)通，此時(shí)高電位穩(wěn)定電路411導(dǎo)通而低電位穩(wěn)定電路421 不導(dǎo)通。在第二時(shí)段T2時(shí)，第一柵極線21與第三柵極線23均處于低電位而導(dǎo)致晶體管開(kāi) 關(guān)311與晶體管開(kāi)關(guān)321不導(dǎo)通，然而由于第二柵極線22仍處于高電位狀態(tài)而導(dǎo)致高電位 穩(wěn)定電路411導(dǎo)通。在第三時(shí)段T3時(shí)，由于晶體管開(kāi)關(guān)321導(dǎo)通而將第二柵極線22的電位 往下拉，導(dǎo)致高電位穩(wěn)定電路411的柵極驅(qū)動(dòng)電壓不足而關(guān)閉，因此高電位穩(wěn)定電路411不導(dǎo)通高電位而低電位穩(wěn)定電路421則導(dǎo)通低電位。最后，本發(fā)明還在一實(shí)施例中提出另一 種電位穩(wěn)定電路的結(jié)構(gòu)示意圖，參考圖13，其為本發(fā)明一實(shí)施例的電位穩(wěn)定電路的結(jié)構(gòu)示 意圖。該電位穩(wěn)定電路包括一高電位穩(wěn)定電路412及一低電位穩(wěn)定電路422。該高電位穩(wěn) 定電路412包括晶體管55及晶體管56 ；該低電位穩(wěn)定電路422包括晶體管57、晶體管58、 晶體管59、晶體管60及電容65。其中晶體管55的輸入端與控制端均電性連結(jié)于第一柵極 線21，晶體管55的輸出端則電性連結(jié)于晶體管57的輸入端、晶體管56的控制端與第二柵 極線22。晶體管56的輸入端電性連接于工作電壓Vdd，晶體管56的輸出端則電性連接于 第二柵極線22。晶體管57、晶體管58與晶體管60的輸出端接地。晶體管57與晶體管60 的控制端、晶體管58的輸入端與晶體管59的輸出端均電性連接于電容65的一端，電容65 的另一端則接地。晶體管57與晶體管60的輸入端電性連接于第二柵極線22，晶體管59的 控制端與輸入端則電性連接于第三柵極線23。承上所述，現(xiàn)解釋其穩(wěn)定電位的工作方式如下在第一時(shí)段T1時(shí)，第一柵極線21 處于高電位而導(dǎo)致晶體管開(kāi)關(guān)311導(dǎo)通，第三柵極線23處于低電位而導(dǎo)致晶體管開(kāi)關(guān)321 不導(dǎo)通。此時(shí)，晶體管55與晶體管56均導(dǎo)通而導(dǎo)致第二柵極線22處于高電位。與此同時(shí)， 由于第二柵極線22處于高電位，晶體管58導(dǎo)通；且由于第三柵極線23處于低電位，晶體管 59不導(dǎo)通。因此，晶體管58將接地電壓傳遞到晶體管57與晶體管60的控制端；進(jìn)而導(dǎo)致 晶體管57與晶體管60不導(dǎo)通。在第二時(shí)段T2時(shí)，第一柵極線21與第三柵極線23均處于 低電位，然而由于第二柵極線22仍處于高電位狀態(tài)而導(dǎo)致晶體管56導(dǎo)通，進(jìn)而使第二柵極 線22在第二時(shí)段T2時(shí)仍穩(wěn)定地維持在高電位狀態(tài)。在第三時(shí)段T3時(shí)，第三柵極線23處 于高電位，因而導(dǎo)致晶體管59導(dǎo)通；晶體管59導(dǎo)通后，晶體管57與晶體管60也跟著導(dǎo)通， 其中電容65的目的為穩(wěn)定第三柵極線23的高電位。此時(shí)，晶體管57與晶體管60將第二 柵極線22的電位往下拉，導(dǎo)致晶體管56的柵極驅(qū)動(dòng)電壓不足而關(guān)閉，因此高電位穩(wěn)定電路 412不導(dǎo)通高電位而低電位穩(wěn)定電路422則導(dǎo)通低電位。以上所述僅為示例性，而非為限制性的。任何未脫離本發(fā)明的精神與范圍，而對(duì)其 進(jìn)行的等效修改或變更，均應(yīng)包括于所附的權(quán)利要求書(shū)的范圍中。
權(quán)利要求
一種柵極線驅(qū)動(dòng)電路，其包括驅(qū)動(dòng)芯片，至少包括第一輸出部及第二輸出部；液晶面板，至少包括第一柵極線、第二柵極線及第三柵極線；第一開(kāi)關(guān)；以及第二開(kāi)關(guān)；其中，所述第一柵極線的一端電性連接所述第一輸出部，另一端電性連接所述第一開(kāi)關(guān)的控制端，而所述第三柵極線的一端電性連接所述第二輸出部，另一端電性連接所述第二開(kāi)關(guān)的控制端，而所述第一開(kāi)關(guān)的輸入端電性連接工作電壓，所述第一開(kāi)關(guān)的輸出端電性連接所述第二開(kāi)關(guān)的輸入端，所述第二開(kāi)關(guān)的輸出端電性連接接地點(diǎn)，而所述第二柵極線的一端電性連接于所述第一開(kāi)關(guān)的所述輸出端與所述第二開(kāi)關(guān)的所述輸入端之間。
2.根據(jù)權(quán)利要求1所述的柵極線驅(qū)動(dòng)電路，其中所述第一開(kāi)關(guān)為薄膜晶體管開(kāi)關(guān)。
3.根據(jù)權(quán)利要求1所述的柵極線驅(qū)動(dòng)電路，其中所述第二開(kāi)關(guān)為薄膜晶體管開(kāi)關(guān)。
4.根據(jù)權(quán)利要求1所述的柵極線驅(qū)動(dòng)電路，還包括高電位穩(wěn)定電路，以穩(wěn)定所述第二 柵極線的高電位信號(hào)。
5.根據(jù)權(quán)利要求4所述的柵極線驅(qū)動(dòng)電路，其中所述高電位穩(wěn)定電路可為薄膜晶體管 開(kāi)關(guān)，所述薄膜晶體管開(kāi)關(guān)的控制端電性連接于所述第一開(kāi)關(guān)的所述輸出端，而所述薄膜 晶體管開(kāi)關(guān)的輸入端電性連接于所述工作電壓，所述薄膜晶體管開(kāi)關(guān)的輸出端電性連接于 所述第二柵極線。
6.根據(jù)權(quán)利要求1所述的柵極線驅(qū)動(dòng)電路，還包括低電位穩(wěn)定電路，以穩(wěn)定所述第二 柵極線的低電位信號(hào)。
7.根據(jù)權(quán)利要求6所述的柵極線驅(qū)動(dòng)電路，其中所述低電位穩(wěn)定電路可為薄膜晶體管 邏輯開(kāi)關(guān)，所述薄膜晶體管邏輯開(kāi)關(guān)的輸入端電性連接于所述第二柵極線，所述薄膜晶體 管邏輯開(kāi)關(guān)的輸出端電性連接于所述接地點(diǎn)，所述薄膜晶體管邏輯開(kāi)關(guān)的控制端電性連接 于所述第三柵極線。
全文摘要
本發(fā)明公開(kāi)了一種柵極線驅(qū)動(dòng)電路，其包括驅(qū)動(dòng)芯片，至少包括第一輸出部及第二輸出部；液晶面板，至少包括第一柵極線、第二柵極線及第三柵極線；第一開(kāi)關(guān)以及第二開(kāi)關(guān)。第一柵極線的一端電性連接第一輸出部，另一端電性連接第一開(kāi)關(guān)的控制端。第三柵極線的一端電性連接第二輸出部，另一端電性連接第二開(kāi)關(guān)的控制端。第一開(kāi)關(guān)的輸入端電性連接工作電壓，第一開(kāi)關(guān)的輸出端電性連接第二開(kāi)關(guān)的輸入端，第二開(kāi)關(guān)的輸出端電性連接接地點(diǎn)。第二柵極線的一端電性連接于第一開(kāi)關(guān)的輸出端與第二開(kāi)關(guān)的輸入端之間。
文檔編號(hào)G09G3/36GK101989412SQ20091016509
公開(kāi)日2011年3月23日 申請(qǐng)日期2009年7月30日 優(yōu)先權(quán)日2009年7月30日
發(fā)明者王宏仁, 陳彥州 申請(qǐng)人:瀚宇彩晶股份有限公司