專利名稱：半導體集成電路器件和顯示裝置的制作方法
技術領域：
本發(fā)明涉及半導體集成電路器件和顯示裝置。具體而言，本發(fā) 明涉及有效地適用于應對例如用于驅(qū)動液晶顯示器的半導體集成電 路器件和液晶顯示裝置的電磁抗擾性不充分的技術。
背景技術：
在曰本專利公開第2000-028998號中公開了 一種其中減少不希 望的輻射噪聲(即電磁干擾(EMI))的液晶裝置。根據(jù)該公開內(nèi) 容，可以使用經(jīng)由數(shù)據(jù)線發(fā)送的波形數(shù)據(jù)信號來設置和改變向液晶 板施加的驅(qū)動信號的波形。僅在恒定時間段中才發(fā)送波形數(shù)據(jù)信號 以便改變驅(qū)動信號，從而可以減少不希望的輻射噪聲。以這一方式 可以減少有礙于其它電子裝置的EMI。
對于電子產(chǎn)品而言在電磁易感性(EMS)方面有告見定了電石茲抗 擾性(immunity)要求的國際標準(CISPR)。符合該標準的電子產(chǎn) 品即使在受到從其它電子產(chǎn)品泄漏的、具有由該標準規(guī)定的電磁噪 聲的電平時仍可正常工作。 一種對應的日本標準(VCCI)是基于 CISPR標準。
發(fā)明內(nèi)容
一4殳采耳又以下4晉施(1) - (6)以滿足例如由上述標準^L定的電
9磁抗干擾性要求。
(1 )在比如用于電源和接地的布線這樣的常見布線中插入調(diào)節(jié) 器以便減少經(jīng)由此類布線滲透的外部噪聲的效應，并且在例如電路 板入口附近的位置這樣的適當位置使用具有有利頻率特征的旁路電谷為。
(2 )使用減噪零件如鐵氧體磁珠或者插入噪聲濾波器和變阻器 以減少進入輸入/輸出信號和數(shù)據(jù)的噪聲。
(3 )將屏蔽線用于長的信號線或者使用雙絞線來進行差分信號發(fā)送。
(4 )減少信號阻抗以減少在布線中直接引起的噪聲。
(5) 使用屏蔽板或者將電路板放置于屏蔽殼中。
(6) 以減少電^茲干擾這樣的方式布置部件和布線。 為電子產(chǎn)品采用這些措施將允許電子產(chǎn)品滿足上述標準。 然而，在最終產(chǎn)品制造商和模塊制造商之中有如下傾向在檢
查液晶驅(qū)動器LSI設備的接受度時應用比上述標準更嚴格的關于電 磁抗千擾性的標準。為了通過關于電磁抗干擾性的此類嚴格檢查， 液晶驅(qū)動器L SI設備的制造商將不得不花費大量時間來確定如何為 他們的產(chǎn)品適當?shù)亟M合上述措施(1)至(6)和/或開發(fā)一種增強他 們的產(chǎn)品的電磁抗干擾性的新措施。本發(fā)明的發(fā)明人由于關注如下 事實而已經(jīng)構(gòu)思本發(fā)明最終產(chǎn)品制造商和模塊制造商的電磁抗擾 性要求只需液晶驅(qū)動器LSI能夠在電磁噪聲被去除時恢復正常顯示 操作而無需重置相關硬件或者初始化相關系統(tǒng)控制器。
本發(fā)明的一個目的在于提供一種各自具有使用簡易配置而實現(xiàn) 的增強電磁抗擾性的半導體集成電路器件和顯示裝置。本發(fā)明的上 述和其它目的及其新穎特征將從本說明書和附圖的描述中變得清 楚。
根據(jù)在本說明書中公開的 一個實施例， 一種半導體集成電路器 件具有信號處理電路、寄存器、接口電路和定時生成電路。信號處 理電路具有按照寄存器中所存儲的設置信息而設置的信號處理功能。定時生成電路生成周期性的定時信號并且向接口電路供應該定 時信號。接口電路基于定時信號向寄存器周期性地寫入從外部端子
輸入的設置信息。
根據(jù)在本說明書中公開的另 一 實施例， 一種顯示裝置具有微處 理器、第一非易失性存儲器、顯示信號輸出電路、顯示定時輸出電 路和顯示板。顯示信號輸出電路包括信號處理電路、寄存器、接口 電路和定時生成電路。信號處理電路形成與寄存器中所存儲的設置 信息和從微處理器輸入的顯示數(shù)據(jù)相對應的顯示輸出信號。定時生 成電路生成周期性的定時信號并且向接口電路供應該定時信號。接 口電路相對應于定時信號向寄存器寫入從第一非易失性存儲器輸入 的設置信息。
周期性地更新寄存器中存儲的設置信息，從而即使設置信息由 于電磁干擾而丟失，仍可在電磁噪聲被去除時自動恢復正常信號處
理操作。
圖l是示出了根據(jù)本發(fā)明一個實施例的LCD驅(qū)動器LSI的框圖； 圖2是示出了根據(jù)本發(fā)明另一實施例的LCD驅(qū)動器LSI的示意 性框圖3是示出了根據(jù)本發(fā)明又一實施例的LCD驅(qū)動器LSI的示意 性框圖4是示出了根據(jù)本發(fā)明一個實施例的液晶顯示裝置的整體框 圖，該裝置并入根據(jù)本發(fā)明的LCD驅(qū)動器LSI。
具體實施例方式
圖1是示出了根據(jù)本發(fā)明一個實施例的液晶顯示器(LCD)驅(qū) 動器LSI以及與LCD驅(qū)動器LSI有關的其它設備的框圖丄CD驅(qū)動 器LSI是例如通過已知的CMOS半導體生產(chǎn)方法在半導體襯底上形 成的半導體集成電路。LCD驅(qū)動器LSI可以用來向各類蜂窩電話的
iiLCD板供應顯示信號。LCD板的掃描線電極和信號線電極的數(shù)目根 據(jù)LCD板具有的像素數(shù)目而變化，其中薄膜晶體管(TFT)柵極電 極耦合到掃描線電極，而信號線電極用于經(jīng)由TFT向像素電極供應 顯示信號。將向LCD板供應的顯示信號需要進行分級設置，這些分 級設置例如涉及到根據(jù)輸入顯示數(shù)據(jù)的抽頭調(diào)整和分壓調(diào)整。顯示 信號還需要各種校正，這些校正例如包括將基于單獨LCD板的性能 來進行的伽馬校正。
在LCD驅(qū)動器LSI中固定地進行這樣的調(diào)整和校正使LCD驅(qū) 動器LSI僅適合于特定顯示板。這樣的方法降低了 LCD驅(qū)動器LSI 的大規(guī)模生產(chǎn)率并且使LCD驅(qū)動器LSI成本高昂。為了不造成這樣 的情形，LCD驅(qū)動器LSI具有寄存器組(控制寄存器組)。寄存器 存儲如上所述各種多條設置信息，由此使LCD驅(qū)動器LSI能夠為各 類顯示板執(zhí)行顯示操作。
經(jīng)由從例如數(shù)據(jù)處理單元或者微處理器MPU的主機系統(tǒng)接收 信號的接口電路IFl輸入用于顯示操作的設置信息以及輸入顯示數(shù) 據(jù)。本實施例的LCD驅(qū)動器LSI允許分離的非易失性存儲器耦合到 它，從而它無需每當它通電時都花費時間從例如孩t處理器MPU的主 機系統(tǒng)輸入顯示操作所需的所有設置信息。該非易失性存儲器是電 可寫/可重寫存儲器，例如閃存EEPROM。該非易失性存儲器存儲將 存儲于寄存器中的各種設置信息。
當初始化例如并入有LCD驅(qū)動器LSI的蜂窩電話這樣的裝置 時，從例如微處理器MPU的主機系統(tǒng)向寄存器輸入所需設置信息。 當這樣做時，相同設置信息也被寫到非易失性存儲器。取而代之， 已經(jīng)使用特殊寫入設備向其寫入設置信息的非易失性存儲器可以耦 合到LCD驅(qū)動器LSI。在圖l中，CONT代表用以控制與非易失性 存儲器相對應的接口電路IF2的控制電路。
當曽經(jīng)已經(jīng)初始化的蜂窩電話通電時，并不從例如微處理器 MPU的主機系統(tǒng)而是使用控制電路CONT和接口電路IF2直接從非 易失性存儲器將設置信息寫入寄存器中。微處理器MPU因此從緊接在蜂窩電話通電之后向寄存器輸入用于顯示操作的設置信息的操作
中釋放出來。這允許微處理器MPU執(zhí)行其它信號處理操作，從而可
以縮短在蜂窩電話通電之后到變得準備就緒用于使用之前所需的時間。
在本實施例中，LCD驅(qū)動器LSI包括但不限于小容量非易失性
存儲器(NV存儲器)。NV存儲器可以存儲將存儲于寄存器中的一
些設置信息。例如，可以在NV存儲器中存儲能夠在LCD驅(qū)動器
LSI中由廠家固定設置的信息。通過在LCD驅(qū)動器LSI中并入NV
存儲器，可以減少將從微處理器MPU向寄存器輸入的信息量。這也
減少了設置錯誤。存儲于NV存儲器中的信息不限于將存儲于寄存
器中的部分信息。NV存儲器可以存儲將存儲于寄存器中的全部信 白、
為DATA(數(shù)據(jù))的顯示數(shù)據(jù)。顯示輸出電路LCDV基于顯示數(shù)據(jù) 存儲器中所存儲的顯示數(shù)據(jù)和寄存器中所存儲的設置信息來形成將 向LCD板的信號線發(fā)送的顯示輸出信號。
本實施例并入有如下文所述用于"l是高LCD驅(qū)動器LSI和顯示裝 置的電磁抗擾性的功能。本發(fā)明并不用于消除電磁干擾所致的顯示 問題而是用于實現(xiàn)在電磁噪聲被去除時自動恢復正常顯示操作。該 功能實現(xiàn)如下。微處理器MPU發(fā)出的預定控制命令經(jīng)由接口電路 IF1來設置控制寄存器之一(第一控制寄存器)中的控制值。對第一 控制寄存器中設置的控制值做出響應，控制電路CONT例如以約為 一秒的周期分別向接口電路IF2和NV存儲器輸出觸發(fā)信號TGI和 TG2。盡管不限于此，命令由微處理器MPU中并入的軟件發(fā)出；命 令由接口電路IF1中包括的命令解碼器檢測；并且命令解碼器然后
在第一控制寄存器中設置由該命令指定的值。
當接收到控制命令時，控制電路CONT與在蜂窩電話通電時類 似地生成觸發(fā)信號TGI,由此激活接口電路IF2從而造成讀取時鐘 信號BCK經(jīng)由接口電路IF2發(fā)送到非易失性存儲器?？刂齐娐稢ONT接著響應于讀取時鐘信號BCK接收讀取數(shù)據(jù)BDATA并且將 該BDATA寫入寄存器。類似地，對觸發(fā)信號TG2做出響應，NV 存儲器與在蜂窩電話通電時類似地向寄存器寫入NV存儲器中存儲 的信息。
控制命令可以例如是在LCD驅(qū)動器LSI使用的控制命令之中的 自動刷新命令(ATRFSH )。為自動刷新命令(ATRFSH )分配了預 定命令地址。當從微處理器MPU向LCD驅(qū)動器LSI發(fā)出自動刷新 命令(ATRFSH)時，在LCD驅(qū)動器LSI中包括的寄存器之中的對 應的第一控制寄存器(即分配給預定命令地址的第一控制寄存器) 的控制位(例如，位1 )被設置為預定值，例如"0"或者'T，。當自動 刷新命令將第 一控制寄存器的控制位設置為例如"O"時，自動刷新功 能被確定為處于非活躍狀態(tài)。當自動刷新命令將第一控制寄存器的 控制位設置為例如"1，，時，自動刷新功能被確定為處于活躍狀態(tài)。
一旦自動刷新命令將第 一控制寄存器的控制位設置為例如'T， 并且自動刷新功能被激活時，包括寫入到非易失性存儲器或者NV 存儲器中的設置數(shù)據(jù)的讀取數(shù)據(jù)BDATA例如以約為一秒的周期周 期性地更新(刷新)在除了第一控制寄存器之外的其它寄存器(即 在LCD驅(qū)動器LSI中包括的寄存器之中的多個第二控制寄存器)中 的設置。
第二控制寄存器存儲如下設置信息，這些設置信息可以包括比 如幀頻率、驅(qū)動線數(shù)目和驅(qū)動電壓這樣的參數(shù)以及關于幅度調(diào)整、 斜度調(diào)整、細微調(diào)整、抽頭調(diào)整、分壓比和屏幕組成的信息，也即 與隨后參照圖4描述的項目有關的信息。
在本實施例中，無論是否存在電磁干擾都更新寄存器中存儲的 設置信息。因此，無論電磁干擾何時擾動LCD驅(qū)動器LSI, LCD馬區(qū) 動器LSI可以在電磁干擾被去除之后最多一秒內(nèi)恢復正常顯示操 作。可以使控制電路CONT控制對寄存器的所有寫入操作。也就是， 向NV存儲器的寫入也可以由控制電路CONT完成。為了執(zhí)行周期 性的操作，可以使用包括在微處理器MPU中的時鐘功能(軟件)生成的第二脈沖作為定時信號，或者如果提供了任何外部時鐘電路則 可以使用外部時鐘電路。因此，可以使用簡易設備配置來可靠地提
高LCD驅(qū)動器LSI和顯示裝置的電磁抗擾性。
圖2是示出了根據(jù)本發(fā)明另一實施例的LCD驅(qū)動器LSI的示意 性框圖。在圖2中省略了圖1中所示的顯示操作所需的顯示數(shù)據(jù)存 儲器和顯示輸出電路LCDV、外部耦合到LCD驅(qū)動器LSI的微處理 器MPU以及與孩t處理器MPU相對應的接口電路IF1。也就是，對 于這一實施例，圖2僅通過例子圖示了與電磁干擾有關的部分。
在本實施例中，LCD驅(qū)動器LSI并入了刷新控制電路RFC。該 刷新控制電路RFC控制對寄存器中存儲的設置信息的刷新。也就是， 刷新控制電路RFC包括用于對LCD驅(qū)動器LSI的內(nèi)部操作進行計 數(shù)，例如用于對用來進行時間掃描線驅(qū)動的時鐘脈沖CLK進行計數(shù) 的計時器電路。或者，在不存在適當時鐘脈沖CLK的情況下，刷新 控制電路RFC可以包括與先前實施例類似地用以按照約為 一秒的周 期生成觸發(fā)信號TG的振蕩器電路。該觸發(fā)信號TG被供應到與圖1 中所示控制電路CONT等效的接口控制電路IFC。該接口控制電路 IFC生成與在先前實施例中生成的TG1和TG2信號類似的觸發(fā)信號 TG1和TG2，從而允許與在先前實施例中實現(xiàn)的那樣向寄存器周期
性地寫入外部非易失性存儲器和內(nèi)部NV存儲器中存儲的設置信 自
在與在本實施例中一樣周期性地重寫寄存器中所存儲的設置信
息的情況下，有可能利用動態(tài)RAM配置寄存器并且使用與動態(tài)存 儲器單元的信息保持時間相對應的短暫重寫周期。當利用動態(tài)RAM 配置寄存器時，可以簡化寄存器配置并且可以使用與用來刷新動態(tài) RAM的周期相對應的很短重寫周期。這實現(xiàn)了無論電磁干擾何時擾 動LCD驅(qū)動器LSI, LCD驅(qū)動器LSI在電》茲干護。帔去除之后幾乎立 即恢復正常顯示操作。
圖3是示出了根據(jù)本發(fā)明又 一 實施例的LCD驅(qū)動器LSI的示意 性框圖。在圖3中省略了圖1中所示的顯示操作所需的顯示數(shù)據(jù)存儲器和顯示輸出電路LCDV以及耦合到LCD驅(qū)動器LSI的微處理器 MPU和非易失性存儲器。
由于關注如下事實而已經(jīng)構(gòu)思這一實施例主要在電磁干擾造 成LCD驅(qū)動器LSI中包括的寄存器重置時導致可歸結(jié)于電磁干擾結(jié) 果的顯示問題。寄存器包括多個寄存器REG1至REGn。寄存器各自 具有在微處理器MPU的控制之下從外部重置端子XRES向其發(fā)送重 置信號的重置端子RES。當電磁噪聲進入外部重置端子XRES并且 造成重置信號發(fā)送到寄存器REG1至REGn的每一個的重置端子 RES時，在寄存器REGl至REGn的每一個中設置的信息丟失并且 出現(xiàn)顯示問題。
在本實施例中，提供了用于取消來自外部重置端子XRES的信 號的門電路G。門電路G由觸發(fā)器電路FF形成的控制信號控制， 該控制信號由與微處理器MPU對接的系統(tǒng)接口 (包括IF1)設置和 重置。例如，當如在前文中所述那樣初始化系統(tǒng)或者已經(jīng)初始化的 系統(tǒng)進行通電時，觸發(fā)器電路FF例如由通電重置信號POR重置。 隨后，從微處理器MPU發(fā)出用于去激活重置功能的命令。系統(tǒng)接口 電路(IF1)讀取命令并且設置觸發(fā)器電路FF以使門電路G的門閉 合。隨后，即使電磁噪聲進入外部重置端子XRES并且生成可能造 成寄存器重置的重置信號，門電路G仍然阻止重置信號以免其發(fā)送 到寄存器。這允許保留寄存器中存儲的設置信息，并且由此提高LCD 驅(qū)動器LSI和顯示裝置的電磁抗擾性。
圖4是示出了根據(jù)本發(fā)明一個實施例的液晶顯示裝置的整體框 圖。該裝置并入有根據(jù)本發(fā)明的LCD驅(qū)動器LSI。在該實施例中， 液晶顯示裝置300包括液晶板301; LCD驅(qū)動器LSI 302，其是具 有分級電壓生成部分的信號線驅(qū)動電路，該分級電壓生成部分用于 向液晶顯示板301的信號線輸出與顯示數(shù)據(jù)相對應的分級電壓；掃 描線驅(qū)動電路303,用于向液晶板301的掃描線施加掃描信號；以 及電源電路304，用于向信號線驅(qū)動電路302和掃描線驅(qū)動電路303 供應工作功率。電源電路304向LCD驅(qū)動器LSI 302供應的電壓包
16括分級參考電壓。執(zhí)行為了在液晶顯示板301上顯示圖像而需要的 各種處理的微處理器(MPU) 305耦合到液晶顯示裝置300。存儲將 存儲于寄存器中的設置信息的非易失性存儲器EEPROM也耦合到 液晶顯示裝置300。
LCD驅(qū)動器LSI 302包括系統(tǒng)接口 306，用于與MPU 305交 換顯示數(shù)據(jù)和控制數(shù)據(jù)；顯示數(shù)據(jù)存儲器307，用于存儲從系統(tǒng)接 口 306輸出的顯示數(shù)據(jù)；控制寄存器308，包括抽頭調(diào)整寄存器101、 分壓比調(diào)整寄存器102、幅度調(diào)整寄存器103、斜度調(diào)整寄存器104、 細微調(diào)整寄存器105和屏幕組成寄存器；分級電壓生成電路100; 以及解碼器電路106。
當從MPU 305接收到顯示數(shù)據(jù)和命令時，系統(tǒng)接口 306例如基 于用于Motorola 68系列16位微處理器的總線接口向控制寄存器308 輸出顯示數(shù)據(jù)。使用比如用以表示芯片選擇的CS (片選)信號、用 以確定是選擇控制寄存器308的地址或者控制寄存器308中存儲的 數(shù)據(jù)中的哪一個的RS (寄存器選擇)信號、用以指引處理激活的E (啟用)信號、用以選擇數(shù)據(jù)寫入或者讀取的WR(寫入讀取)信 號、包括控制寄存器308的地址、設置數(shù)據(jù)或者顯示數(shù)據(jù)的DATA 信號、以及重置信號XRES這樣的信號來執(zhí)行輸出操作。
該命令包括用來確定LCD驅(qū)動器LSI 302、掃描線驅(qū)動電路303 和電源電路304的內(nèi)部操作的信息。該信息包括比如幀頻率、驅(qū)動 線數(shù)目和驅(qū)動電壓這樣的參數(shù)以及關于幅度調(diào)整、斜度調(diào)整、細微 調(diào)整、抽頭調(diào)整、分壓比和屏幕組成的信息。控制寄存器308存儲 由命令提供的數(shù)據(jù)并且向相對應的驅(qū)動電路輸出該數(shù)據(jù)。
可以容易地從外界個別地改變控制寄存器308中存儲的設置值， 并且可以在更寬范圍上來校正或者調(diào)整各種設置。這使得有可能針 對多樣化的液晶顯示板實現(xiàn)準確的顏色再現(xiàn)性。盡管在描述本實施 例時為求描述簡化而沒有關注將在驅(qū)動液晶顯示板時執(zhí)行的極性反 轉(zhuǎn)驅(qū)動的概念，但是該實施例仍然也可以容易地應用于比如共同反 轉(zhuǎn)、列反轉(zhuǎn)和點反轉(zhuǎn)這樣的顯示控制方法。盡管在本實施例中顯示數(shù)據(jù)各自是六位，但是位數(shù)并非必須為六。
根據(jù)本實施例的液晶顯示裝置具有圖2和圖3中所示用于應對 電磁干擾的電路。也就是如圖3中所示，經(jīng)由門電路G輸入重置信 號XRES。門電路G由觸發(fā)器電路FF控制。如圖2中所示，接口電 路IF2由來自刷新控制電路RFC的觸發(fā)信號激活并且向寄存器周期 性地重寫非易失性存儲器EEPROM中存儲的設置信息。在圖4中未 圖示出圖2中所示的NV存儲器。圖4中所示的系統(tǒng)接口電路(IF1 ) 可以包括NV存〗諸器。圖1中所示實施例當然可以應用于本實施例。
在本實施例中，LCD驅(qū)動器LSI具有用于應對電》茲干擾的兩類 電路，并且使用如上所述的命令來有選擇地啟用圖3中所示功能。 也可以使用命令來啟用/禁用圖2中所示用于應對電磁干擾的電路的 操作。例如，在未執(zhí)行顯示操作的情況下，可以去激活如圖2中所 示這樣的刷新控制電路以節(jié)省功率。
已經(jīng)基于實施例具體地描述了本發(fā)明，但是本發(fā)明不限于這些 實施例并且可以用各種方式修改本發(fā)明而不脫離本發(fā)明的范圍。半 導體集成電路器件和顯示裝置并非必須是如上所述用于LCD板的 LCD驅(qū)動器LSI以及LCD裝置。它們可以例如是用于有機EL板的 驅(qū)動器LSI以及有機EL顯示裝置。另外，半導體集成電路器件并 非必須是如上所述顯示驅(qū)動器電路。它可以是例如以下處理器這樣 的信號處理電路，該處理器用以執(zhí)行其內(nèi)容可以基于寄存器中存儲 的信息來設置和改變的信號處理操作。
本發(fā)明廣泛地適用于各類用于執(zhí)行其內(nèi)容可以基于寄存器中存 儲的設置信息來設置和改變的信號處理操作的半導體集成電路器 件，也適用于其中基于寄存器中存儲的設置信息來形成顯示輸出信 號的半導體集成電路器件和顯示裝置。
18
權(quán)利要求
1. 一種半導體集成電路器件，包括信號處理電路；寄存器組；與第一外部端子相對應的第一接口電路；以及與第二外部端子相對應的第二接口電路，其中所述信號處理電路具有按照所述寄存器組中所存儲的設置信息而設置的信號處理功能，其中所述第一接口電路向所述寄存器組寫入經(jīng)由所述第一外部端子從主機系統(tǒng)接收的設置信息并且提供周期性的定時信號，以及其中所述第二接口電路對應于所述周期性的定時信號向所述寄存器組寫入經(jīng)由所述第二外部端子從第一非易失性存儲器接收的設置信息。
2. —種半導體集成電路器件，包括 信號處理電路；寄存器組；與第一外部端子相對應的第一接口電路； 與第二外部端子相對應的第二接口電路；以及定時生成電^^，其中所述信號處理電路具有按照所述寄存器組中所存儲的設置 信息而設置的信號處理功能，其中所述定時生成電路生成周期性的定時信號，其中所述第一接口電路向所述寄存器組寫入經(jīng)由所述第一外部 端子從主機系統(tǒng)接收的設置信息，以及其中所述第二接口電路對應于所述周期性的定時信號向所述寄 存器組寫入經(jīng)由所述第二外部端子從第一非易失性存儲器接收的設 置信息。
3. 根據(jù)權(quán)利要求1和2之一所述的半導體集成電路器件，還在內(nèi)部包括第二非易失性存儲器，所述第二非易失性存儲器存儲所述設置信息的一部分，其中在進行用以向所述寄存器組寫入設置信息的操作時，所述設置信息的所述一部分隨所述設置信息的其它部分一起寫入所述寄存器組。
4. 根據(jù)權(quán)利要求3所述的半導體集成電路器件，還包括用于有選擇地去激活用于從外部端子重置所述寄存器組的功能的控制單元。
5. 根據(jù)權(quán)利要求3所述的半導體集成電路器件，其中所述信號處理電路包括顯示數(shù)據(jù)存儲器；以及顯示輸出電路，其輸出所述顯示數(shù)據(jù)存儲器中所存儲的顯示數(shù)據(jù)作為分級顯示信號，以及其中所述寄存器組包括調(diào)整寄存器，存儲用于在形成所述分級顯示信號時使用的設置信號；以及屏幕組成寄存器，存儲與所述分級顯示信號被輸出到的顯示板相對應的設置信息。
6. —種半導體集成電路器件，包括信號處理電路；寄存器組；以及接口電路，其中所述信號處理電路具有按照所述寄存器組中所存儲的設置信息而設置的信號處理功能，以及 .其中所述接口電路具有用于有選擇地去激活用于從外部端子重置所述寄存器組的功能的控制單元。
7. 根據(jù)權(quán)利要求6所述的半導體集成電路器件，其中所述接口電路包括與第一外部端子相對應的第一接口電路；以及與第二外部端子相對應的第二接口電路，其中所述第一接口電路在所述設備初始化時向所述寄存器組寫入經(jīng)由所述第 一外部端子從主機系統(tǒng)接收的設置信息，以及其中所述第二接口電路在已經(jīng)初始化的所述設備通電時向所述寄存器組寫入經(jīng)由所述第二外部端子從第一非易失性存儲器接收的設置信息。
8. 根據(jù)權(quán)利要求7所述的半導體集成電路器件，其中所述信號處理電路包括顯示數(shù)據(jù)存儲器；以及顯示輸出電路，其輸出所述顯示數(shù)據(jù)存儲器中所存儲的顯示數(shù)據(jù)作為分級顯示信號，以及其中所述寄存器組包括調(diào)整寄存器，存儲用于在形成所述分級顯示信號時使用的設置信號；以及屏幕組成寄存器，存儲與所述分級顯示信號被輸出到的顯示板相對應的設置信息。
9. 一種顯示裝置，包括微處理器；第一非易失性存儲器；顯示信號輸出電路；顯示定時輸出電路；以及顯示板，其中所述顯示信號輸出電路包括信號處理電路；寄存器組；^姿口電i 各；以及定時生成電路，其中所述信號處理電路形成與所述寄存器組中所存儲的設置信息和從所述微處理器輸入的顯示數(shù)據(jù)相對應的顯示輸出信號，其中所述定時生成電路生成周期性的定時信號并且向所述接口電路供應所述周期性的定時信號，以及其中所述接口電路對應于所述定時信號向所述寄存器組寫入從所述第一非易失性存儲器輸入的設置信息。
10. 根據(jù)權(quán)利要求9所述的顯示裝置，其中所述接口電路包括與第一外部端子相對應的第一接口電路；以及與第二外部端子相對應的第二接口電路；其中所述第 一接口電路向所述寄存器組寫入經(jīng)由所述第 一外部端子從所述微處理器接收的設置信息，以及其中所述第二接口電路向所述寄存器組寫入經(jīng)由所述第二外部端子從所述第 一 非易失性存儲器接收的設置信息。
11. 根據(jù)權(quán)利要求IO所述的顯示裝置，其中所述信號處理電路包括顯示數(shù)據(jù)存儲器；以及顯示輸出電路，其輸出所述顯示數(shù)據(jù)存儲器中所存儲的顯示數(shù)據(jù)作為分級顯示信號，以及其中所述寄存器組包括調(diào)整寄存器，存儲用于在形成所述分級顯示信號時使用的設置信號；以及屏幕組成寄存器，存儲與所述分級顯示信號被輸出到的顯示板相對應的設置信息。
12. 根據(jù)權(quán)利要求11所述的顯示裝置，其中所述第一接口電路還包括用于根據(jù)來自所述微處理器的命令有選擇地去激活用于從外部端子重置所述寄存器組的功能的控制單元。
13. —種半導體集成電路器件，包括寄存器組，包括第一寄存器和第二寄存器；信號處理電路，所述信號處理電路的操作按照所述第二寄存器中存儲的設置信息來控制；以及更新單元，其在用以將所述第一寄存器設置為預定值的命令從所述半導體集成電路器件外部被接收之后，周期性地更新所述第二寄存器中存儲的設置值。
14. 根據(jù)權(quán)利要求13所述的半導體集成電路器件，其中所述更新單元每秒更新所述第二寄存器中所存儲的所述設置值。
15. 根據(jù)權(quán)利要求13所述的半導體集成電路器件，還包括第一外部端子；以及第 一非易失性存儲器將被耦合到的第二外部端子，其中，當所述命令被供應到所述第一外部端子時，經(jīng)由所述第二外部端子從所述第一非易失性存儲器供應的設置值存儲于所述第二寄存器中。
16. —種半導體集成電路器件，包括寄存器組，包括第一寄存器和第二寄存器；存儲器，用以存儲用于在顯示板上顯示的顯示數(shù)據(jù)；驅(qū)動電路，其基于從所述存儲器接收的數(shù)據(jù)向所述顯示板供應驅(qū)動信號；以及更新單元，其在用以將所述第一寄存器設置為預定值的命令從所述半導體集成電路器件外部被接收之后，周期性地更新所述第二寄存器中所存儲的設置值。
17. —種顯示裝置，包括數(shù)據(jù)處理設備；第一非易失性存儲器；信號輸出電路，耦合到所述顯示數(shù)據(jù)處理設備和所述第一非易失性存儲器；以及顯示板，耦合到所述顯示信號輸出電路，其中所述顯示信號輸出電路具有信號處理電路；寄存器組，包括第一寄存器和第二寄存器；4妄口電^各；以及定時生成電路，其中所述信號處理電路可以響應于來自所述數(shù)據(jù)處理設備的命令而設置所述第一寄存器中的設置信息并且形成與從所述數(shù)據(jù)處理設備輸入的顯示數(shù)據(jù)相對應的顯示輸出信號，其中所述定時生成電路在設置信息被設置于所述第一寄存器中時向所述接口電路供應周期性的定時信號，以及其中所述接口電路響應于所述定時信號利用從所述第一非易失性存儲器輸入的設置信息周期性地更新所述第二寄存器中所存儲的設置值。
18. 根據(jù)權(quán)利要求17所述的顯示裝置，其中所述接口電路包括與第一外部端子相對應的第一接口電路；以及與第二外部端子相對應的第二接口電路；其中所述第一接口電路向所述第一寄存器寫入經(jīng)由所述第一外部端子從所述數(shù)據(jù)處理設備接收的所述命令，以及其中所述第二接口電路向所述寄存器組寫入經(jīng)由所述第二外部端子從所述第一非易失性存儲器接收的設置信息。
19. 根據(jù)權(quán)利要求18所述的顯示裝置，其中所述信號處理電路包括顯示數(shù)據(jù)存儲器；以及顯示輸出電路，其輸出所述顯示數(shù)據(jù)存儲器中所存儲的顯示數(shù)據(jù)作為分級顯示信號，以及其中所述第二寄存器包括調(diào)整寄存器，存儲用于在形成所述分級顯示信號時使用的設置信號；以及屏幕組成寄存器，存儲與所述分級顯示信號被輸出到的顯示板相對應的設置信息。
20. 根據(jù)權(quán)利要求19所述的顯示裝置，其中所述第一接口電路還包括基于來自所述數(shù)據(jù)處理設備的命令有選擇地去激活用于從外 部端子重置所述寄存器組的功能的控制單元。
全文摘要
提供一種各自具有使用簡易配置而實現(xiàn)的增強電磁抗擾性的半導體集成電路器件和顯示裝置。半導體集成電路器件具有寄存器組、接口電路和定時生成電路。信號處理電路具有按照寄存器組中存儲的設置信息而設置的信號處理功能。定時生成電路生成周期性的定時信號并且向接口電路供應該定時信號。接口電路基于定時信號向寄存器組周期性地寫入從外部端子輸入的設置信息。
文檔編號G09G3/20GK101465093SQ200810178169
公開日2009年6月24日 申請日期2008年11月25日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者橫田泰幸, 緒方康洋 申請人:株式會社瑞薩科技