專利名稱：圖像數(shù)據(jù)處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對從多個圖像形成裝置輸出的圖像數(shù)據(jù)進行圖像處 理的圖像數(shù)據(jù)處理裝置。
背景技術(shù)：
在以往的圖像數(shù)據(jù)處理裝置中，如專利文獻1記載的那樣，將從多 個圖像形成裝置輸出的圖像數(shù)據(jù)取入各個幀存儲器中。 一并且，通過對被 取入各個幀存儲器中的各個圖像數(shù)據(jù)進行圖像處理，從而生成可以同時 在圖像顯示部的一個畫面上顯示的圖像數(shù)據(jù)。專利文獻1日本特開2005_91509號公報但是，分別對圖像數(shù)據(jù)進行圖像處理的多個圖像處理用處理器利用 在各自內(nèi)部設(shè)置的內(nèi)部PLL (鎖相環(huán))電路來生成輸出時鐘，根據(jù)該輸 出時鐘進行圖像處理。因此，存在不能獲取從各個圖像處理用處理器輸 出的輸出時鐘之間的同步，不能在圖像顯示部中正常地顯示圖像的問題。發(fā)明內(nèi)容本發(fā)明就是為了解決上述問題而提出的，其目的在于，以時鐘為單 位來獲取從各個圖像處理用處理器輸出的輸出時鐘之間的同步，并在圖 像顯示部中正常地顯示圖像。本發(fā)明第一方面的圖像數(shù)據(jù)處理裝置具有輸出基準時鐘的基準時 鐘輸出電路；多個圖像處理用處理器；和多個同步單元，其分別針對每 個所述圖像處理用處理器而設(shè)置，使從對應(yīng)的所述圖像處理用處理器輸 出的輸出時鐘與所述基準時鐘同步。根據(jù)本發(fā)明的圖像數(shù)據(jù)處理裝置，能夠以時鐘為單位來獲取從各個 圖像處理用處理器輸出的輸出時鐘之間的同步，所以能夠在圖像顯示部中正常地顯示圖像。


圖1是實施方式1涉及的圖像數(shù)據(jù)處理裝置的方框圖。圖2是表示實施方式1涉及的圖像數(shù)據(jù)處理裝置的動作的圖。圖3是實施方式1涉及的圖像數(shù)據(jù)處理裝置的方框圖。圖4是實施方式1涉及的圖像數(shù)據(jù)處理裝置的方框圖。圖5是表示實施方式1涉及的圖像數(shù)據(jù)處理裝置的動作的時序圖。圖6是實施方式2涉及的圖像數(shù)據(jù)處理裝置的方框圖。圖7是實施方式2涉及的圖像數(shù)據(jù)處理裝置的方框圖。標號說明 J1 4圖像處理用處理器；11 14外部PLL電路；20控制電路；21 基準時鐘輸出電路；31 34圖像輸入電路；40圖像顯示部；51 54圖像 形成裝置；60圖像數(shù)據(jù)處理裝置；71 74n分頻電路；IOO輸入控制電路；101圖像處理電路；102幀存儲器；103輸出控制電路；104控制I/F電路；105內(nèi)部PLL電路；200 L分頻電路；201M倍增電路；202 2分 頻電路；203 M/2L分頻電路。
具體實施方式
<實施方式1〉圖1是表示本實施方式涉及的圖像數(shù)據(jù)處理裝置的結(jié)構(gòu)的方框圖。 如圖所示，本實施方式涉及的圖像數(shù)據(jù)處理裝置60具有圖像處理用處理 器1 4、外部PLL電路11 14、控制電路20、基準時鐘輸出電路21和 圖像輸入電路31 34。首先，使用圖2說明圖像數(shù)據(jù)處理裝置60的動作的一例。該圖2提 取出了圖l中的一部分。如圖2所示，圖像數(shù)據(jù)處理裝置60被輸入從圖 像形成裝置51輸出的圖像數(shù)據(jù)例如文字"A"。圖像數(shù)據(jù)處理裝置60在圖 像輸入電路31中接受圖像數(shù)據(jù)。并且，圖像數(shù)據(jù)處理裝置60在圖像處 理用處理器1中根據(jù)控制電路20的控制，對上述圖像數(shù)據(jù)進行圖像處理，由此生成可以在圖像顯示部40的一部分上顯示的圖像數(shù)據(jù)。并且，圖像顯示部40根據(jù)由圖像數(shù)據(jù)處理裝置60生成的圖像數(shù)據(jù) 來顯示圖像。在此，作為一例示出了在圖像顯示部40中，在被劃分為四 部分的顯示區(qū)域的左上部分顯示從圖像處理用處理器1輸出的圖像數(shù)據(jù) 的圖像的示例。圖像數(shù)據(jù)處理裝置60對于來自圖1所示的圖像形成裝置52 54的 圖像數(shù)據(jù)，同樣也在圖像處理用處理器2 4中進行圖像處理，由此生成 可以在圖像顯示部40的剩余的顯示區(qū)域中顯示的圖像數(shù)據(jù)。這樣，圖像 數(shù)據(jù)處理裝置60對從圖像形成裝置51 54輸出的多個圖像數(shù)據(jù)進行圖 像處理，生成可以在圖像顯示部40的一個畫面上同時顯示的圖像數(shù)據(jù)。下面，說明本實施方式涉及的圖像數(shù)據(jù)處理裝置的結(jié)構(gòu)。圖1所示 的基準時鐘輸出電路21向外部PLL電路11 14分別輸出基準時鐘。圖像輸入電路31 34被輸入從各個圖像形成裝置51 54輸出的圖 像數(shù)據(jù)。該圖像輸入電路31 34例如是AD轉(zhuǎn)換電路或數(shù)字接口電路， 把已數(shù)字化的圖像數(shù)據(jù)輸出給圖像處理用處理器1 4。圖3是表示圖像處理用處理器1 4中的圖像處理用處理器1的結(jié)構(gòu) 的方框圖。圖像處理用處理器1具有輸入控制電路100、圖像處理電路 101、幀存儲器102、輸出控制電路103、控制接口電路(以下稱為控制 I/F電路)104、內(nèi)部PLL電路105。另外，以下示出了圖像處理用處理 器1的結(jié)構(gòu)，但其他圖像處理用處理器2 4的結(jié)構(gòu)也相同。輸入控制電路100被輸入從圖像輸入電路31輸出的圖像數(shù)據(jù)。然后， 輸入控制電路100切取所輸入的圖像數(shù)據(jù)的有效區(qū)域，并輸出給圖像處 理電路101。通過控制I/F電路104，利用從設(shè)于圖像處理用處理器1外部的控制 電路20輸出的控制信號來控制圖像處理電路101。圖像處理電路101使 用幀存儲器102，對從輸入控制電路IOO輸出的圖像數(shù)據(jù)進行圖像處理， 例如進行分辨率轉(zhuǎn)換、放大縮小轉(zhuǎn)換和幀率(frame rate)轉(zhuǎn)換。內(nèi)部PLL電路105被輸入從后面敘述的外部PLL電路11輸出的參 考時鐘。內(nèi)部PLL電路105根據(jù)該參考時鐘，生成輸出時鐘和反饋時鐘。然后，內(nèi)部PLL電路105把輸出時鐘輸出給圖像處理電路101和輸出控 制電路103，把反饋用時鐘輸出給外部PLL電路105。圖4是只提取出內(nèi)部PLL電路105的結(jié)構(gòu)中的對時鐘頻率進行轉(zhuǎn)換 的結(jié)構(gòu)的方框圖。如圖所示，內(nèi)部PLL電路105具有L分頻電路200、 M倍增電路201、 2分頻電路202、 M/2L分頻電路203。L分頻電路200使從外部PLL電路11輸出的參考時鐘的頻率成為原 來的1/L倍。M倍增電路201使通過L分頻電路200分頻后的時鐘的頻 率成為原來的M倍。2分頻電路202使通過M倍增電路201倍增后的時 鐘的頻率成為原來的1/2倍，把轉(zhuǎn)換后的時鐘作為輸出時鐘，輸出給圖像 處理電路101和輸出控制電路103。M/2L分頻電路203使通過2分頻電路202分頻后的時鐘的頻率成為 原來的2L/M倍，把轉(zhuǎn)換后的時鐘作為反饋用時鐘輸出給外部PLL電路 11。另外，M/L為2以上的偶數(shù)，M/2L為整數(shù)。關(guān)于該內(nèi)部PLL電路105的動作，例如說明M/L二4 (M=16、 L = 4)的情況。內(nèi)部PLL電路105使用圖4所示的L分頻電路200、 M倍增 電路201和2分頻電路202，把具有參考時鐘的2倍(=1/4x16x1/2)頻 率的輸出時鐘輸出給圖像處理電路101和輸出控制電路103。這樣，圖像處理用處理器1利用內(nèi)部PLL電路105，把輸出時鐘的 頻率轉(zhuǎn)換為從外部PLL電路11輸出的參考時鐘的頻率的n倍(n二M/2L， n為整數(shù))。另外，參考時鐘的頻率與從圖1所示基準時鐘輸出電路21輸 出的基準時鐘的頻率相同。因此，圖像處理用處理器1使輸出時鐘以基 準時鐘的頻率的n倍而振蕩。如上所述，在M二16、 L二4時，n=2。假設(shè)對于圖2所示劃分為四部分的顯示區(qū)域的輸入信號格式為，有 效圖像區(qū)域為1920像素xl080行、圖像的點時鐘(dot clock)為145MHz、 水平頻率為65KHz、垂直頻率為60Hz，則圖像處理用處理器1需要生成 145MHz的輸出時鐘。該情況下，如果參考時鐘的頻率是72.5MHz，則圖像處理用處理器 1可以利用內(nèi)部PLL電路105生成參考時鐘的頻率的2倍頻率的145MHz 的輸出時鐘。圖3所示的圖像處理電路101與內(nèi)部PLL電路105振蕩出的輸出時 鐘同步，對圖像數(shù)據(jù)進行圖像處理，把圖像處理后的圖像數(shù)據(jù)輸出給輸 出控制電路103。輸出控制電路103進行按照預(yù)定的定時把輸出時鐘和來 自圖像處理電路101的圖像數(shù)據(jù)輸出給圖像顯示部40的控制。另一方面，內(nèi)部PLL電路105使用圖4所示的L分頻電路200、 M 倍增電路201、 2分頻電路202和M/2L分頻電路203，把具有與參考時 鐘相同的頻率(=l/LxMxl/2x (2L/M))的反饋用時鐘輸出給外部PLL 電路11。因此，在參考時鐘的頻率為72.5MHz的上述示例中，圖像處理用處 理器1利用內(nèi)部PLL電路105生成與參考時鐘的頻率相同的72.5MHz的 反饋用時鐘。 一圖5表示從輸出控制電路103輸出的輸出時鐘與從內(nèi)部PLL電路105輸出的反饋用時鐘的時序圖。如圖所示，反饋用時鐘是將輸出時鐘1/2 分頻后的時鐘，與輸出時鐘的上升同步，反饋用時鐘上升或下降。這樣， 圖像處理用處理器1使輸出時鐘與反饋用時鐘同步，并輸出這些時鐘。如上所述，圖1和圖3所示的圖像處理用處理器1對從圖像輸入電 路31輸出的圖像數(shù)據(jù)進行圖像處理，例如進行分辨率轉(zhuǎn)換和放大縮小轉(zhuǎn) 換，生成輸出圖像數(shù)據(jù)。然后，圖像處理用處理器1把輸出時鐘和圖像 數(shù)據(jù)一起輸出給圖像顯示部40，并且把反饋用時鐘輸出給外部PLL電路 11。圖1所示的外部PLL電路11 14被輸入從對應(yīng)的圖像處理用處理 器1 4輸出的反饋用時鐘、和從基準時鐘輸出電路21輸出的基準時鐘。多個同步單元即外部PLL電路11 14分別針對每個圖像處理用處 理器1 4而設(shè)置，使從對應(yīng)的圖像處理用處理器1 4輸出的輸出時鐘 與基準時鐘同步。以下表示該動作。在本實施方式中，外部PLL電路11 14把根據(jù)從對應(yīng)的圖像處理 用處理器1 4輸出的反饋用時鐘的相位與基準時鐘的相位的比較而被控 制的參考時鐘，輸出給圖像處理用處理器1 4。由此，外部PLL電路11 14使從對應(yīng)的圖像處理用處理器1 4輸出的反饋用時鐘的相位與基準時鐘的相位同步。另一方面，如圖5所示，圖像處理用處理器1 4使輸出時鐘與反饋用時鐘同步，并輸出這些時鐘。通過這種動作，外部PLL電路11 14使從對應(yīng)的圖像處理用處理器1 4輸出的輸出時鐘與基準時鐘同步。另外，該參考時鐘的頻率與基準時鐘相同。如上所述，參考時鐘與反饋用時鐘為相同頻率。因此，基準時鐘、參考時鐘、反饋用時鐘全部 是相同頻率。根據(jù)以往的數(shù)據(jù)處理裝置，即使向各個圖像處理用處理器1 4輸入 相同相位的參考時鐘，也不能從外部控制內(nèi)部PLL電路105所具有的M 倍增電路201。因此，在M倍增電路201中時鐘的相位存在M種相位， 不能獲取從各個圖像處理用處理器1 4輸出的輸出時鐘的同步。但是，根據(jù)以上所述的本實施方式涉及的圖像數(shù)據(jù)處理裝置，使從 圖像處理用處理器1 4輸出的輸出時鐘分別與一個基準時鐘同步。這樣， 能夠以時鐘為單位來獲取從各圖像處理用處理器1 4輸出的輸出時鐘之 間的同步，所以能夠在圖像顯示部40上正常地顯示圖像。另外，在本實施方式中，說明了對應(yīng)于4個圖像形成裝置51 54而 設(shè)置4個圖像處理用處理器1 4的情況。但是不限于此，在對應(yīng)于任意 多個圖像形成裝置而設(shè)置任意多個圖像處理用處理器的情況下，也能夠 獲得相同的效果。并且，說明了在圖像處理用處理器1內(nèi)的內(nèi)部PLL電路105中設(shè)定 成M/L二4、輸出時鐘為參考時鐘的頻率的2倍的情況。但是不限于此， 只要M/L為2以上的偶數(shù)，則也可以是其他值。并且，在使用僅具有轉(zhuǎn)換時鐘頻率的功能的專用電路來取代圖像處 理用處理器1內(nèi)的內(nèi)部PLL電路105時，也能夠獲得與上述相同的效果。<實施方式2>在實施方式i中，外部PLL電路11 14比較從基準時鐘輸出電路 21輸出的基準時鐘的相位、和頻率與基準時鐘相同的反饋用時鐘的相位。 即，圖像處理用處理器1 4以輸出頻率與基準時鐘相同的反饋用時鐘為 前提。在本實施方式中，其目的在于，即使在圖像處理用處理器1 4不能 輸出頻率與基準時鐘相同的反饋用時鐘的情況下，也能夠以時鐘為單位來獲取從各個圖像處理用處理器1 4輸出的輸出時鐘之間的同步。另外， 以下關(guān)于不需要重新說明的結(jié)構(gòu)，由于和實施方式1相同，所以賦予相 同標號。圖6是表示本實施方式涉及的圖像數(shù)據(jù)處理裝置的結(jié)構(gòu)的方框圖。 如圖所示，多個分頻電路即n分頻電路71 74分別針對每個圖像處理用 處理器1 4而設(shè)置。圖7是表示本實施方式涉及的圖像數(shù)據(jù)處理裝置的內(nèi)部PLL電路 105的結(jié)構(gòu)的方框圖。本實施方式涉及的內(nèi)部PLL電路105與實施方式1 的內(nèi)部PLL電路10《相同，使輸出時鐘以基準時鐘的頻率的M/2L倍振 蕩后輸出。與實施方式1的內(nèi)部PLL電路105的不同之處是，本實施方式涉及 的內(nèi)部PLL電路105不具有M/2L分頻電路203，使反饋用時鐘也以基準 時鐘的頻率的n (==M/2L)倍振蕩。圖6所示的n分頻電路71 74使從圖像處理用處理器1 4輸出的 輸出時鐘即反饋用時鐘成為原來的1/n倍。并且，作為PLL電路的外部PLL電路11 14使來自對應(yīng)的n分頻電路71 74的輸出與基準時鐘同止 少。以上所述構(gòu)成的本實施方式涉及的圖像數(shù)據(jù)處理裝置在外部設(shè)置n (二M/2L)分頻電路71 74，取代在圖像處理用處理器1 4的內(nèi)部設(shè) 置M/2L分頻電路203。因此，即使在圖像處理用處理器1 4不能輸出 頻率與基準時鐘相同的反饋用時鐘的情況下，也能夠以時鐘為單位來獲 取從各個圖像處理用處理器1 4輸出的輸出時鐘之間的同步。另外，在本實施方式中，圖像處理用處理器1 4輸出輸出時鐘和反 饋用時鐘。但是不限于此，圖像處理用處理器1 4也可以只輸出輸出時 鐘，在該情況下，將輸出時鐘分配輸入到n分頻電路即可。
權(quán)利要求
1.一種圖像數(shù)據(jù)處理裝置，該圖像數(shù)據(jù)處理裝置具有輸出基準時鐘的基準時鐘輸出電路；多個圖像處理用處理器；和多個同步單元，其分別針對每個所述圖像處理用處理器而設(shè)置，使從對應(yīng)的所述圖像處理用處理器輸出的輸出時鐘與所述基準時鐘同步。
2. 根據(jù)權(quán)利要求l所述的圖像數(shù)據(jù)處理裝置，該圖像數(shù)據(jù)處理裝置 還具有多個分頻電路，所述多個分頻電路分別針對每個所述圖像處理用 處理器而設(shè)置，使從對應(yīng)的所述圖像處理用處理器輸出的輸出時鐘成為 原來的1/n倍，其中n為整數(shù)， +所述圖像處理用處理器使所述輸出時鐘以所述基準時鐘的頻率的n 倍進行振蕩，所述同步單元包括PLL電路，該PLL電路使來自對應(yīng)的所述分頻電 路的輸出與所述基準時鐘同步。
全文摘要
本發(fā)明提供一種圖像數(shù)據(jù)處理裝置。通過以時鐘為單位來獲取從各個圖像處理用處理器輸出的輸出時鐘之間的同步，可以在圖像顯示部中正常地顯示圖像。本發(fā)明涉及的圖像數(shù)據(jù)處理裝置具有輸出基準時鐘的基準時鐘輸出電路(21)；多個圖像處理用處理器(1～4)；和多個外部PLL電路(11～14)，其分別針對每個圖像處理用處理器(1～4)而設(shè)置，使從對應(yīng)的圖像處理用處理器(1～4)輸出的輸出時鐘與基準時鐘同步。
文檔編號G09G5/14GK101271679SQ200710196100
公開日2008年9月24日 申請日期2007年12月3日 優(yōu)先權(quán)日2007年3月19日
發(fā)明者淺村吉范 申請人:三菱電機株式會社