多個脈沖放電單元的磁場刺激器的脈沖放電控制電路的制作方法
【專利摘要】本實(shí)用新型公開了一種多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，包括多個用于產(chǎn)生交變脈沖磁場的脈沖放電單元，以及向脈沖放電單元發(fā)送控制信號以對多個脈沖放電單元進(jìn)行集中控制的控制電路，其中，脈沖放電單元包括第一電容、可控硅、二極管以及電感；控制電路包括處理器、用于隔離作用以及增強(qiáng)處理器輸出引腳驅(qū)動能力的隔離驅(qū)動電路、時鐘電路以及上電復(fù)位電路，隔離驅(qū)動電路設(shè)置有多個，隔離驅(qū)動電路的輸入端與處理器的輸出端連接，隔離驅(qū)動電路的輸出端與脈沖放電單元的控制端連接。本多個脈沖放電單元的磁場刺激器的脈沖放電控制電路一方面有效的降低了成本，另一方面實(shí)現(xiàn)了精確的同步和異步關(guān)聯(lián)刺激。
【專利說明】多個脈沖放電單元的磁場刺激器的脈沖放電控制電路

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及磁場刺激電子電路【技術(shù)領(lǐng)域】，尤其涉及一種多個脈沖放電單元的 磁場刺激器的脈沖放電控制電路。

【背景技術(shù)】
[0002] 磁刺激是一種無損無痛無接觸，非侵襲性刺激大腦中樞神經(jīng)和周圍神經(jīng)的一種神 經(jīng)刺激技術(shù)。
[0003] 磁場刺激器的物理學(xué)原理是根據(jù)法拉第電磁感應(yīng)定律，通過一個高壓儲能電容對 電感線圈進(jìn)行瞬間放電，在放電的過程中，流過電感線圈快速變化的電流，會在線圈的周圍 與電流流向正交的方向產(chǎn)生一個交變的脈沖磁場，交變的磁場可以使周圍生物組織內(nèi)部產(chǎn) 生感應(yīng)電流，從而引起一系列生理生化效應(yīng)。
[0004] 目前，市場上的磁場刺激器都只有一個脈沖放電單元，在工作時，每次只能刺激一 個部位。在臨床上，為了研究大腦不同功能區(qū)域的聯(lián)系和相互作用，需要同時或關(guān)聯(lián)刺激大 腦多個不同的區(qū)域。為了實(shí)現(xiàn)這一目的，現(xiàn)行的做法是采用多個單臺磁場刺激器進(jìn)行同時 或關(guān)聯(lián)刺激大腦的多個不同功能區(qū)域。由于每個磁場刺激器是一臺獨(dú)立的設(shè)備，彼此之間 沒有任何的關(guān)聯(lián)，并且它們同時或關(guān)聯(lián)工作的啟動是依靠人工進(jìn)行的，從而導(dǎo)致設(shè)備與設(shè) 備之間的協(xié)同工作引入了大量的延時。因此，依靠多個單臺磁場刺激器實(shí)現(xiàn)的這種時間相 關(guān)性非常精確地同時或關(guān)聯(lián)刺激是一種偽同時、偽關(guān)聯(lián)的刺激。


【發(fā)明內(nèi)容】

[0005] 本實(shí)用新型的主要目的在于提供一種多個脈沖放電單元的磁場刺激器的脈沖放 電控制電路，旨在實(shí)現(xiàn)同時或關(guān)聯(lián)刺激多個不同的區(qū)域。
[0006] 為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種多個脈沖放電單元的磁場刺激器的脈沖放 電控制電路，包括多個用于產(chǎn)生交變脈沖磁場的脈沖放電單元，以及向所述脈沖放電單元 發(fā)送控制信號以對多個所述脈沖放電單元進(jìn)行集中控制的控制電路，其中，
[0007] 所述脈沖放電單元包括第一電容、可控硅、二極管以及電感；所述電感的一端經(jīng)所 述第一電容與所述二極管的陰極連接，另一端與所述二極管的陽極和所述可控硅的陰極之 間的節(jié)點(diǎn)連接；所述可控硅的陽極與所述二極管的陰極連接，所述可控硅的控制極作為所 述脈沖放電單元的控制端與所述控制電路連接；
[0008] 所述控制電路包括處理器、用于隔離作用以及增強(qiáng)所述處理器輸出引腳驅(qū)動能力 的隔離驅(qū)動電路、時鐘電路以及上電復(fù)位電路，所述時鐘電路以及上電復(fù)位電路均與所述 處理器連接，所述隔離驅(qū)動電路設(shè)置有多個，每一所述隔離驅(qū)動電路對應(yīng)一所述脈沖放電 單元，所述隔離驅(qū)動電路的輸入端與所述處理器的輸出端連接，所述隔離驅(qū)動電路的輸出 端與所述脈沖放電單元的控制端連接。
[0009] 優(yōu)選地，所述隔離驅(qū)動電路包括第一電阻、第二電阻、第三電阻、第四電阻、第五電 阻、第六電阻、第一三極管、第二三極管以及光電耦合器，其中，
[0010] 所述第一電阻的一端作為所述隔離驅(qū)動電路的輸入端與所述處理器的輸出端連 接，所述第一電阻的另一端與第一電源的正極連接；所述第二電阻的一端與所述處理器的 輸出端和所述第一電阻之間的節(jié)點(diǎn)連接，另一端與所述第一三極管的基極連接；所述第 一三極管的發(fā)射極與第一電源的正極連接，集電極經(jīng)所述第三電阻與所述光電耦合器的陽 極連接；所述光電耦合器的陰極接地，集電極與所述第四電阻和第五電阻之間的節(jié)點(diǎn)連接， 發(fā)射極接地；所述第四電阻的一端與所述光電耦合器的集電極連接，另一端與第二電源的 正級連接；所述第六電阻的一端與第二電源的正級連接，另一端作為所述隔離驅(qū)動電路的 輸出端與所述可控硅的控制極連接；所述第二三極管的集電極與所述第六電阻和所述可控 硅的控制極之間的節(jié)點(diǎn)連接，基極與所述第五電阻連接，發(fā)射極接地。
[0011] 優(yōu)選地，所述上電復(fù)位電路包括第七電阻和第二電容，其中，
[0012] 所述第七電阻的一端與第一電源的正極連接，另一端與所述處理器的復(fù)位端連 接；所述第二電容的一端與所述處理器的復(fù)位端連接，另一端接地。
[0013] 優(yōu)選地，所述時鐘電路包括第三電容、第四電容和晶體振蕩器，其中，
[0014] 所述第三電容的一端與所述處理器的第一端連接，另一端接地；所述晶體振蕩器 的一端與所述處理器的第一端和所述第三電容之間的節(jié)點(diǎn)連接，另一端與所述處理器的第 二端和所述第四電容之間的節(jié)點(diǎn)連接；所述第四電容的一端與所述處理器的第二端連接， 另一端接地。
[0015] 本實(shí)用新型提出的多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，多個脈 沖放電單元接收控制電路的控制信號，相對于采用多個單臺磁場刺激器實(shí)現(xiàn)的同時和關(guān)聯(lián) 刺激，本多個脈沖放電單元的磁場刺激器的脈沖放電控制電路一方面有效的降低了成本， 另一方面實(shí)現(xiàn)了精確的同步和異步關(guān)聯(lián)刺激，避免了設(shè)備與設(shè)備之間的協(xié)同工作引入了大 量的延時，從而為研究大腦不同功能區(qū)域的聯(lián)系和相互作用及其他的臨床研究，提供了更 為切實(shí)有效的方案。

【專利附圖】

【附圖說明】
[0016] 圖1為本實(shí)用新型多個脈沖放電單元的磁場刺激器的脈沖放電控制電路的電路 原理圖；
[0017] 圖2為本實(shí)用新型多個脈沖放電單元的磁場刺激器的脈沖放電控制電路中控制 電路的電路圖。
[0018] 本實(shí)用新型目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。 下面為本實(shí)用新型一個實(shí)施例的結(jié)構(gòu)示意圖：

【具體實(shí)施方式】
[0019] 應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本 實(shí)用新型。
[0020] 參照1和圖2,圖1為本實(shí)用新型多個脈沖放電單元的磁場刺激器的脈沖放電控制 電路的電路圖；圖2為本實(shí)用新型多個脈沖放電單元的磁場刺激器的脈沖放電控制電路中 控制電路的電路圖。
[0021] 本優(yōu)選實(shí)施例中，多個脈沖放電單元的磁場刺激器的脈沖放電控制電路包括多個 用于產(chǎn)生交變脈沖磁場的脈沖放電單元10,以及向脈沖放電單元10發(fā)送控制信號以對多 個脈沖放電單元10進(jìn)行集中控制的控制電路20,其中，
[0022] 脈沖放電單元10包括第一電容C2、可控硅VI、二極管Dl以及電感Ll ;電感Ll的 一端經(jīng)第一電容C2與二極管Dl的陰極連接，另一端與二極管Dl的陽極和可控硅Vl的陰 極之間的節(jié)點(diǎn)連接；可控硅Vl的陽極與二極管Dl的陰極連接，可控硅Vl的控制極作為脈 沖放電單元10的控制端與控制電路20連接；
[0023] 控制電路20包括處理器201、用于隔離作用以及增強(qiáng)處理器201輸出引腳驅(qū)動能 力的隔離驅(qū)動電路202、時鐘電路203以及上電復(fù)位電路204,時鐘電路203以及上電復(fù)位 電路204均與處理器201連接，隔離驅(qū)動電路202設(shè)置有多個，每一隔離驅(qū)動電路202對應(yīng) 一脈沖放電單元10,隔離驅(qū)動電路202的輸入端與處理器201的輸出端連接，隔離驅(qū)動電路 202的輸出端與脈沖放電單元10的控制端連接。
[0024] 具體地，隔離驅(qū)動電路202包括第一電阻R12、第二電阻R47、第三電阻R91、第四電 阻R59、第五電阻R60、第六電阻R48、第一三極管Q1、第二三極管Q23以及光電耦合器U12， 其中，
[0025] 第一電阻R12的一端作為隔離驅(qū)動電路202的輸入端與處理器201的輸出端連 接，第一電阻R12的另一端與第一電源的正極連接；第二電阻R47的一端與處理器201的輸 出端和第一電阻R12之間的節(jié)點(diǎn)連接，另一端與第一三極管Ql的基極連接；第一三極管Ql 的發(fā)射極與第一電源的正極連接，集電極經(jīng)第三電阻R91與光電耦合器U12的陽極連接；光 電耦合器U12的陰極接地，集電極與第四電阻R59和第五電阻R60之間的節(jié)點(diǎn)連接，發(fā)射極 接地；第四電阻R59的一端與光電耦合器U12的集電極連接，另一端與第二電源的正級連 接；第六電阻R48的一端與第二電源的正級連接，另一端作為隔離驅(qū)動電路202的輸出端與 可控硅Vl的控制極連接；第二三極管Q23的集電極與第六電阻R48和可控硅Vl的控制極 之間的節(jié)點(diǎn)連接，基極與第五電阻R60連接，發(fā)射極接地。
[0026] 具體地，上電復(fù)位電路204包括第七電阻Rl和第二電容C1，其中，
[0027] 第七電阻Rl的一端與第一電源的正極連接，另一端與處理器201的復(fù)位端連接； 第二電容Cl的一端與處理器201的復(fù)位端連接，另一端接地。
[0028] 具體地，時鐘電路203包括第三電容C27、第四電容C33和晶體振蕩器Y2,其中，
[0029] 第三電容C27的一端與處理器201的第一端連接，另一端接地；晶體振蕩器Y2的 一端與處理器201的第一端和第三電容C27之間的節(jié)點(diǎn)連接，另一端與處理器201的第二 端和第四電容C33之間的節(jié)點(diǎn)連接；第四電容C33的一端與處理器201的第二端連接，另一 端接地。
[0030] 處理器201可采用NXP公司的LPC800系列MCU LPC812M101JD20(U1)作為處理器。 該處理器201是采用ARM? CortexTM MO+內(nèi)核的32位低功耗微處理器。
[0031] 本多個脈沖放電單元的磁場刺激器的脈沖放電控制電路的工作原理如下：通過處 理器201內(nèi)部的多速率定時器的中斷控制，產(chǎn)生控制脈沖放電單元10放電所需的時序。由 于脈沖放電單元10放電時具有高壓大電流，所以，處理器201的輸出引腳通過一個隔離驅(qū) 動電路202連接到放電可控硅Vl的控制級。隔離驅(qū)動電路202 -方面起到隔離作用，另一 方面增強(qiáng)處理器201輸出引腳的驅(qū)動能力。一個隔離驅(qū)動電路202用來控制一個脈沖放電 單元10可控硅Vl的控制級，有多個脈沖放電單元10,對應(yīng)有多個隔離驅(qū)動電路202,從而 實(shí)現(xiàn)控制多個脈沖放電單元10的放電時序。同步刺激，即控制多個脈沖放電單元10同時 放電；異步關(guān)聯(lián)刺激，即一個脈沖放電單元10的放電和另外一個脈沖放電單元10的放電之 間有一定的時間差，并且該時間差由控制電路20進(jìn)行精確的調(diào)整和控制。
[0032] 本實(shí)施例提出的多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，多個脈沖 放電單元10接收控制電路20的控制信號，相對于采用多個單臺磁場刺激器實(shí)現(xiàn)的同時刺 激和關(guān)聯(lián)刺激，本多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，一方面有效的降 低了成本，另一方面實(shí)現(xiàn)了精確的同步和異步關(guān)聯(lián)刺激，避免了設(shè)備與設(shè)備之間的協(xié)同工 作引入了大量的延時，從而為研究大腦不同功能區(qū)域的聯(lián)系和相互作用及其他的臨床研 究，提供了更為切實(shí)有效的方案。
[0033] 以上僅為本實(shí)用新型的優(yōu)選實(shí)施例，并非因此限制本實(shí)用新型的專利范圍，凡是 利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)變換，或直接或間接運(yùn)用在其他相關(guān)的 【技術(shù)領(lǐng)域】，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1. 一種多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，其特征在于，包括多個 用于產(chǎn)生交變脈沖磁場的脈沖放電單元，以及向所述脈沖放電單元發(fā)送控制信號以對多個 所述脈沖放電單元進(jìn)行集中控制的控制電路，其中， 所述脈沖放電單元包括第一電容、可控硅、二極管以及電感；所述電感的一端經(jīng)所述第 一電容與所述二極管的陰極連接，另一端與所述二極管的陽極和所述可控硅的陰極之間的 節(jié)點(diǎn)連接；所述可控硅的陽極與所述二極管的陰極連接，所述可控硅的控制極作為所述脈 沖放電單元的控制端與所述控制電路連接； 所述控制電路包括處理器、用于隔離作用以及增強(qiáng)所述處理器輸出引腳驅(qū)動能力的隔 離驅(qū)動電路、時鐘電路以及上電復(fù)位電路，所述時鐘電路以及上電復(fù)位電路均與所述處理 器連接，所述隔離驅(qū)動電路設(shè)置有多個，每一所述隔離驅(qū)動電路對應(yīng)一所述脈沖放電單元， 所述隔離驅(qū)動電路的輸入端與所述處理器的輸出端連接，所述隔離驅(qū)動電路的輸出端與所 述脈沖放電單元的控制端連接。
2. 如權(quán)利要求1所述的多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，其特征 在于，所述隔離驅(qū)動電路包括第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電 阻、第一三極管、第二三極管以及光電耦合器，其中， 所述第一電阻的一端作為所述隔離驅(qū)動電路的輸入端與所述處理器的輸出端連接，所 述第一電阻的另一端與第一電源的正極連接；所述第二電阻的一端與所述處理器的輸出端 和所述第一電阻之間的節(jié)點(diǎn)連接，另一端與所述第一三極管的基極連接；所述第一三極管 的發(fā)射極與第一電源的正極連接，集電極經(jīng)所述第三電阻與所述光電耦合器的陽極連接； 所述光電耦合器的陰極接地，集電極與所述第四電阻和第五電阻之間的節(jié)點(diǎn)連接，發(fā)射極 接地；所述第四電阻的一端與所述光電耦合器的集電極連接，另一端與第二電源的正級連 接；所述第六電阻的一端與第二電源的正級連接，另一端作為所述隔離驅(qū)動電路的輸出端 與所述可控硅的控制極連接；所述第二三極管的集電極與所述第六電阻和所述可控硅的控 制極之間的節(jié)點(diǎn)連接，基極與所述第五電阻連接，發(fā)射極接地。
3. 如權(quán)利要求1所述的多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，其特征 在于，所述上電復(fù)位電路包括第七電阻和第二電容，其中， 所述第七電阻的一端與第一電源的正極連接，另一端與所述處理器的復(fù)位端連接；所 述第二電容的一端與所述處理器的復(fù)位端連接，另一端接地。
4. 如權(quán)利要求1所述的多個脈沖放電單元的磁場刺激器的脈沖放電控制電路，其特征 在于，所述時鐘電路包括第三電容、第四電容和晶體振蕩器，其中， 所述第三電容的一端與所述處理器的第一端連接，另一端接地；所述晶體振蕩器的一 端與所述處理器的第一端和所述第三電容之間的節(jié)點(diǎn)連接，另一端與所述處理器的第二端 和所述第四電容之間的節(jié)點(diǎn)連接；所述第四電容的一端與所述處理器的第二端連接，另一 端接地。
【文檔編號】A61N2/04GK204121604SQ201420578023
【公開日】2015年1月28日 申請日期:2014年9月30日 優(yōu)先權(quán)日:2014年9月30日
【發(fā)明者】胡婧, 蔡宇霄, 黎秋萍 申請人:武漢奧賽福醫(yī)療科技有限公司