專(zhuān)利名稱(chēng)：電子內(nèi)窺鏡裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子內(nèi)窺鏡裝置。
背景技術(shù)：
近年來(lái)，作為醫(yī)療設(shè)備廣泛利用觀察體腔內(nèi)臟器等、或者根 據(jù)需要使用插入處置器具通道內(nèi)的處置器具從而可進(jìn)行各種治療 處置的內(nèi)窺鏡裝置。另外，在工業(yè)用領(lǐng)域中，在觀察、檢查鍋爐、 渦輪機(jī)、發(fā)動(dòng)機(jī)、化學(xué)工廠等細(xì)徑管內(nèi)部的缺陷或腐蝕中廣泛使 用了工業(yè)用內(nèi)窺鏡。內(nèi)窺鏡裝置主要由如下部分構(gòu)成光源裝置，照射照明光； 插入部，插入體腔內(nèi)、細(xì)徑管內(nèi)；操作部，對(duì)插入部進(jìn)行彎曲操 作。從操作部到插入部，配置有向插入部前端傳送照明光的光導(dǎo) 纖維束等的照明光傳送單元、傳送通過(guò)照射照明光得到的來(lái)自被 攝體的光的圖像導(dǎo)向等的觀察光傳送單元。另外，操作部上設(shè)置 有用于用肉眼觀察通過(guò)圖像導(dǎo)向被傳送的來(lái)自被攝體的光的目鏡 部、以及與用于使規(guī)定的照明光入射到光導(dǎo)等的光源裝置的連接 部等。另夕卜，如曰本特開(kāi)2005 - 103325號(hào)/>才艮中7>開(kāi)的那才羊，如下 的內(nèi)窺鏡裝置也已被開(kāi)發(fā)、實(shí)用化該內(nèi)窺鏡裝置在插入部的前 端、操作部的圖像導(dǎo)向端配置固體攝像元件、例如CCD,將從光 導(dǎo)射出的照明光的來(lái)自觀察部位的光，通過(guò)物鏡光學(xué)系統(tǒng)在攝像面成像并轉(zhuǎn)換成電信號(hào)，對(duì)該電信號(hào)進(jìn)行信號(hào)處理，從而能夠在 監(jiān)視器等上顯示觀察部位的電子圖像。在作為醫(yī)療設(shè)備使用的電子內(nèi)窺鏡裝置中，在醫(yī)療處置中裝 置發(fā)生故障、或者發(fā)生異常的情況下，要求進(jìn)行醫(yī)療處置時(shí)確保 所需的最低限度的功能進(jìn)行動(dòng)作。因此，在電子內(nèi)窺鏡裝置中， 按用于進(jìn)行通常醫(yī)療處置的動(dòng)作、在裝置內(nèi)部發(fā)生故障時(shí)的動(dòng)作 等處理內(nèi)容不同的動(dòng)作設(shè)置有動(dòng)作模式，根據(jù)來(lái)自外部的模式指 示、裝置的狀況等，轉(zhuǎn)換動(dòng)作模式。此外，通過(guò)設(shè)置多個(gè)動(dòng)作模 式，各動(dòng)作模式能夠檢查其他動(dòng)作模式的動(dòng)作，由于可在轉(zhuǎn)換動(dòng) 作模式前能夠確認(rèn)要進(jìn)行轉(zhuǎn)換的動(dòng)作模式是否正常地進(jìn)行動(dòng)作，因而還具有提高安全性的優(yōu)點(diǎn)。在電子內(nèi)窺鏡裝置的控制部中，設(shè)置有用于根據(jù)預(yù)先輸入的 各種設(shè)定值、或來(lái)自外部的操作指示控制裝置各部分的各種電路， 但由于根據(jù)動(dòng)作模式使用的電路不同，因此當(dāng)轉(zhuǎn)換動(dòng)作模式時(shí)使 用的電路也被轉(zhuǎn)換。在現(xiàn)有的電子內(nèi)窺鏡裝置中，如圖6所示，按每個(gè)動(dòng)作模式準(zhǔn)備并安裝CPU或動(dòng)作所需的外圍電路。圖6是說(shuō)明 現(xiàn)有的電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。例如，如圖6所示， 在設(shè)定有作為用于進(jìn)行通常的醫(yī)療處置的動(dòng)作模式的通常使用模 式、和作為在裝置內(nèi)部發(fā)生了故障時(shí)的動(dòng)作模式的安全確保模式 兩個(gè)動(dòng)作模式的情況下，在控制部中設(shè)置有在通常模式下使用的CPU100以及夕卜圍電^各101、和在安全確保才莫式下使用的CPU102 以及外圍電i 各103。在上述電子內(nèi)窺鏡裝置中，在一個(gè)基板上實(shí)現(xiàn)這些動(dòng)作模式 的情況下，必須在基板上安裝多個(gè)CPUIOO、 102、夕卜圍電路101、 103,有基板面積變大的問(wèn)題。另外，由于不是同時(shí)進(jìn)行多個(gè)動(dòng)作 模式，因此在通常使用模式正在執(zhí)行的期間不使用CPU102和夕卜圍 電路103,在安全確保模式正在執(zhí)行的期間不使用CPU100和外圍電路IOI。因此，還具有電路的使用效率降低的問(wèn)題。作為解決該問(wèn)題的方法，可考慮如下方法概括出可共用的電路，作為共用電路在各動(dòng)作模式下共同使用，對(duì)電路的安裝密 度進(jìn)行高密度化，從而縮小電路規(guī)模，提高電路的使用效率。但 是，在各動(dòng)作模式下使用的電路和共用電路配置于在基板上分離 的位置，或者需要切離在其他動(dòng)作模式下使用電路的情況下，信 號(hào)路徑變得復(fù)雜，即使邏輯上能概括出共用電路，也在物理上具有安裝困難的問(wèn)題。另外，存在如下問(wèn)題提高電路的安裝密度 時(shí)，不能足夠地獲取信號(hào)線(xiàn)間或者電路間的間隙，因此信號(hào)線(xiàn)彼 此或者部件彼此接觸引起短路、發(fā)生誤動(dòng)作的可能性變高，導(dǎo)致 可靠性降低。另外，在這樣的電子內(nèi)窺鏡裝置中，設(shè)置有用于根據(jù)事先輸 入的各種設(shè)定值、或者來(lái)自外部的操作指示，控制裝置各部位的 控制器。由CPU(中央運(yùn)算處理裝置)、FPGA(Field Programmable Gate Array : 現(xiàn)場(chǎng)可編程門(mén)陣歹'J ) 、 CPLD(Complex Programmable Logic Device:復(fù)雜可編程邏輯器件)等構(gòu)成控制 器的情況下， 一般設(shè)置異常監(jiān)視單元，該異常監(jiān)視單元具有失 控檢測(cè)單元，檢測(cè)控制器的失控；復(fù)位單元，為了防止由失控的 控制器動(dòng)作給正在控制的設(shè)備帶來(lái)破壞，在檢測(cè)到控制器失控的 情況下，將控制器進(jìn)行復(fù)位，對(duì)動(dòng)作進(jìn)行初始化。作為異常監(jiān)一見(jiàn)單元，看門(mén)狗定時(shí)器(watch dog timer)廣為人 知而被普遍使用?？撮T(mén)狗定時(shí)器與監(jiān)視對(duì)象的控制器直接連接， 為了監(jiān)視控制器是否正在進(jìn)行正常動(dòng)作，控制器控制輸出端口 ， 監(jiān)視用于清零用軟件實(shí)現(xiàn)的定時(shí)器的規(guī)定周期的脈沖信號(hào)，從而 當(dāng)控制器成為異常的動(dòng)作狀態(tài)而不能輸出脈沖信號(hào)、在固定期間 不發(fā)生脈沖的情況下，向控制器輸出復(fù)位信號(hào)。從定時(shí)器清零到 輸出復(fù)位為止的超時(shí)期間，在各看門(mén)狗定時(shí)器中具有固有值，需要選擇使用適合控制器規(guī)格的看門(mén)狗定時(shí)器。但是，由在內(nèi)部設(shè)置有CPU的FPGA、 CPLD構(gòu)成電子內(nèi)窺鏡 的控制器的情況下，在接通裝置的電源時(shí)，不開(kāi)始軟件初始化， 直到配置完成為止。因此，CPU的啟動(dòng)要花費(fèi)時(shí)間。當(dāng)選擇了超 時(shí)期間比CPU的啟動(dòng)期間短的看門(mén)狗定時(shí)器的情況下，CPU的啟 動(dòng)中沒(méi)有輸出用于清零定時(shí)器的規(guī)定周期的脈沖信號(hào)，因而具有 在CPU的啟動(dòng)中輸出復(fù)位、接通電源時(shí)裝置重復(fù)再啟動(dòng)的問(wèn)題。為了避免該問(wèn)題，需要使用超時(shí)期間比CPU的啟動(dòng)時(shí)間長(zhǎng)的 看門(mén)狗定時(shí)器。在這種情況下，雖然能防止在上述CPU啟動(dòng)時(shí)重 復(fù)再啟動(dòng)的情況，但是在診斷或觀察的過(guò)程中CPU失控的情況下， 開(kāi)始復(fù)位的定時(shí)也發(fā)生延遲。例如，在插入部插入到體腔內(nèi)的狀 態(tài)下CPU失控時(shí)，存在裝置發(fā)生誤動(dòng)作而傷害體腔內(nèi)的可能性， 因此在以電子內(nèi)窺鏡為首的醫(yī)療用裝置中，存在使用超時(shí)期間長(zhǎng) 的看門(mén)狗定時(shí)器由于安全方面的而比較困難的問(wèn)題。因此，在本發(fā)明中， 一個(gè)目的在于提供一種能提高控制部電 路的使用效率，并且能提高電路動(dòng)作的可靠性的電子內(nèi)窺鏡裝置。另外，在本發(fā)明中，另一目的在于提供一種即使使用超時(shí)期 間比CPU的啟動(dòng)時(shí)間短的看門(mén)狗定時(shí)器，也能防止CPU重復(fù)再啟 動(dòng)的電子內(nèi)窺鏡裝置。發(fā)明內(nèi)容與本發(fā)明的第 一 方式有關(guān)的電子內(nèi)窺鏡裝置是排他地執(zhí)行具 有多個(gè)動(dòng)作模式的電子內(nèi)窺鏡裝置，該電子內(nèi)窺鏡裝置具備控制動(dòng)作模式的執(zhí)行的控制部、檢測(cè)執(zhí)行的動(dòng)作模式的轉(zhuǎn)換要求的轉(zhuǎn) 換要求檢測(cè)部，根據(jù)轉(zhuǎn)換要求檢測(cè)部的檢測(cè)結(jié)果變更控制部的內(nèi)部結(jié)構(gòu)。與本發(fā)明的第二方式有關(guān)的電子內(nèi)窺鏡裝置具備控制器，在正常動(dòng)作時(shí)輸出第一脈沖信號(hào)；偽脈沖生成部，生成第二脈沖信號(hào)；啟動(dòng)完成檢測(cè)部，檢測(cè)控制器的啟動(dòng)完成；異常監(jiān)視信號(hào) 生成部，根據(jù)啟動(dòng)完成檢測(cè)部的檢測(cè)結(jié)果，將第一脈沖信號(hào)或者第二脈沖信號(hào)的任意一個(gè)作為異常監(jiān)視信號(hào)輸出；異常檢測(cè)部，根據(jù)異常監(jiān)視信號(hào)，檢測(cè)控制器的異常并輸出復(fù)位信號(hào)。與本發(fā)明有關(guān)的電子內(nèi)窺鏡裝置，具有被排他地執(zhí)行的多個(gè)動(dòng)作模式，其特征在于具備控制部，該控制部具有在內(nèi)部配置 有CPU和外圍電路的FPGA以及/或者CPLD并控制前述動(dòng)作模式 的執(zhí)行，根據(jù)執(zhí)行的前述動(dòng)作模式，前述FPGA以及/或者前述 CPLD的內(nèi)部結(jié)構(gòu)不同。與本發(fā)明有關(guān)的電子內(nèi)窺鏡裝置，其特征在于，具備控制 器，在正常動(dòng)作時(shí)輸出脈沖信號(hào)；啟動(dòng)結(jié)束檢測(cè)部，檢測(cè)前述控 制器的啟動(dòng)結(jié)束；異常檢測(cè)部，根據(jù)前述脈沖信號(hào)，檢測(cè)前述控 制器的異常，輸出異常檢測(cè)信號(hào)；復(fù)位信號(hào)生成部，在接收了前 述異常檢測(cè)信號(hào)的情況下，根據(jù)前述啟動(dòng)結(jié)束檢測(cè)部的檢測(cè)結(jié)果， 在前述控制器的啟動(dòng)結(jié)束的情況下，輸出復(fù)位信號(hào)。


圖l是說(shuō)明與本發(fā)明的第l實(shí)施方式有關(guān)的電子內(nèi)窺鏡裝置的 控制部的結(jié)構(gòu)的框圖。圖2是說(shuō)明非易失性存儲(chǔ)器的內(nèi)部結(jié)構(gòu)的圖。圖3是說(shuō)明在通常使用模式下的FPGA內(nèi)部的電路結(jié)構(gòu)的框圖。圖4A和圖4B是說(shuō)明與外部設(shè)備的通信有關(guān)的FPGA的內(nèi)部結(jié) 構(gòu)的框圖，圖4A是說(shuō)明在工廠出廠模式下的FPGA的內(nèi)部結(jié)構(gòu)的 框圖，圖4B是說(shuō)明寫(xiě)入模式下的FPGA1的內(nèi)部結(jié)構(gòu)的框圖。圖5是說(shuō)明電子內(nèi)窺鏡裝置的啟動(dòng)順序的流程圖。圖6是說(shuō)明現(xiàn)有電子內(nèi)窺鏡裝置的控制部的結(jié)構(gòu)的框圖。圖7是說(shuō)明與本發(fā)明的第2實(shí)施方式所涉及的電子內(nèi)窺鏡裝置 的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。圖8是說(shuō)明CPU在正常啟動(dòng)時(shí)的異常監(jiān)視動(dòng)作的時(shí)序圖。圖9是說(shuō)明CPU在啟動(dòng)中發(fā)生異常時(shí)的異常監(jiān)視動(dòng)作的時(shí)序圖。圖IO是說(shuō)明與本發(fā)明的第3實(shí)施方式所涉及的電子內(nèi)窺鏡裝 置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。圖ll是說(shuō)明與本發(fā)明的第4實(shí)施方式所涉及的電子內(nèi)窺鏡裝 置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。圖12是說(shuō)明與本發(fā)明的第5實(shí)施方式所涉及的電子內(nèi)窺鏡裝 置的控制器相關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。
具體實(shí)施方式
下面參照

本發(fā)明的實(shí)施方式。 第l實(shí)施方式在第l實(shí)施方式中，說(shuō)明在電子內(nèi)窺鏡裝置中設(shè)定有以下4個(gè)動(dòng)作模式的情況。與本實(shí)施方式有關(guān)的電子內(nèi)窺鏡裝置是能夠根 據(jù)動(dòng)作模式變更內(nèi)部電路結(jié)構(gòu)的裝置。第一個(gè)是通常使用電子內(nèi)窺鏡裝置時(shí)的動(dòng)作模式、即通常使 用模式。在通常使用模式下，執(zhí)行如下功能為了使用戶(hù)輸入操 作指示而設(shè)置在電子內(nèi)窺鏡裝置上的未圖示的面板的控制、電子 內(nèi)窺鏡裝置與外圍設(shè)備的通信、設(shè)置在電子內(nèi)窺鏡裝置上的未圖 示的燈的點(diǎn)亮、熄滅以及調(diào)光、為了使電子內(nèi)窺鏡裝置的各部位 動(dòng)作而設(shè)置在殼體內(nèi)部的各種驅(qū)動(dòng)部的控制、送氣泵的控制、通 過(guò)內(nèi)部錯(cuò)誤檢測(cè)部檢測(cè)出由殼體內(nèi)部溫度的異常上升引起的溫度 錯(cuò)誤、各種驅(qū)動(dòng)部的異常時(shí)的報(bào)警的輸出控制(蜂鳴器聲音的輸出以及在面板上的文字顯示)等。第二個(gè)是在后述的非易失性存儲(chǔ)器2中寫(xiě)入數(shù)據(jù)時(shí)的動(dòng)作模式、即寫(xiě)入模式。在寫(xiě)入模式下，執(zhí)行如下的動(dòng)作從外部的寫(xiě) 入設(shè)備向非易失性存儲(chǔ)器2寫(xiě)入配置數(shù)據(jù)(FPGA內(nèi)部的電路構(gòu)成 數(shù)據(jù))、由安裝在FPGA1內(nèi)部的CPU10執(zhí)行的軟件。第三個(gè)是在 電子內(nèi)窺鏡裝置從工廠出廠時(shí)進(jìn)行內(nèi)部設(shè)定、動(dòng)作確認(rèn)時(shí)的動(dòng)作 模式、即工廠出廠模式。第四個(gè)是電子內(nèi)窺鏡裝置發(fā)生故障時(shí)的動(dòng)作模式即安全確保 模式。在安全確保模式下，當(dāng)檢測(cè)到電子內(nèi)窺鏡裝置的內(nèi)部故障 時(shí)，執(zhí)行從未圖示的光源裝置照射的照明光的光軸上的燈點(diǎn)亮 的確保、送氣泵的動(dòng)作確保、向面板的錯(cuò)誤顯示等功能。首先，根據(jù)圖l說(shuō)明與本發(fā)明的實(shí)施方式有關(guān)的電子內(nèi)窺鏡裝 置的控制部的結(jié)構(gòu)。圖l是說(shuō)明與本發(fā)明的實(shí)施方式有關(guān)的電子內(nèi) 窺鏡裝置的控制部的結(jié)構(gòu)的框圖。在此，僅對(duì)控制部中關(guān)于動(dòng)作 模式轉(zhuǎn)換的部分進(jìn)行說(shuō)明。如圖l所示，本發(fā)明的實(shí)施方式中的電子內(nèi)窺鏡裝置的控制部 由如下部分構(gòu)成FPGA(Field Programable Gate Array: 現(xiàn)場(chǎng) 可編程門(mén)陣列)l,內(nèi)部具有CPU(中央處理裝置)10;非易失性存儲(chǔ)才莫式相應(yīng)的西己置凄史4居；CPLD(Complex Programmable Logic Device:復(fù)合型PLD)3,安裝有用于從非易失性存儲(chǔ)器2讀出數(shù)據(jù) 載入到FPGA1的未圖示的電路；時(shí)鐘發(fā)生器4，生成時(shí)鐘信號(hào)CLK 輸出到FPGA1和CPLD3;設(shè)備內(nèi)部異常檢測(cè)電路5，檢測(cè)電子內(nèi) 窺鏡裝置的內(nèi)部異常；通信I/F設(shè)備6，用于與外部設(shè)備進(jìn)行通信； 以及SRAM7。FPGA1、非易失性存儲(chǔ)器2以及CPLD3，通過(guò)地址總線(xiàn)8以及 數(shù)據(jù)總線(xiàn)9相互電連接。如圖2所示，非易失性存儲(chǔ)器2中保存有在各動(dòng)作模式下使用的FPGA1的配置數(shù)據(jù)和由CPU10執(zhí)行的軟件。圖2是說(shuō)明非易失性存儲(chǔ)器2的內(nèi)部結(jié)構(gòu)的圖。例如，如圖2 所示，非易失性存儲(chǔ)器2的內(nèi)部被分塊，在地址是 OxOOOOOO OxlFFFFF的塊中保存有在通常使用模式下由CPU10 執(zhí)行的軟件，在地址是0x200000 ~ 0x2FFFFF的塊中保存有在通 常使用模式下的配置數(shù)據(jù)。另夕卜，在地址是0x300000 ~ Ox3FFFFF 的塊中保存有在寫(xiě)入模式下由CPU10執(zhí)行的軟件，在地址是 0x400000 ~ 0x4FFFFF的塊中保存有在寫(xiě)入模式下的配置數(shù)據(jù)。 并且，在地址是0x500000 ~ 0x5FFFFF的塊中保存有在工廠出廠 才莫式下由CPU10沖丸4亍的淬大4牛，在i也iih是0x600000 ~ 0x6FFFFF的 塊中保存有在安全確保模式下的配置數(shù)據(jù)，在地址是0x700000 ~ Ox7FFFFF的塊中保存有在安全確保模式下由CPU 10執(zhí)行的軟 件，在地址是0x800000 ~ 0x8FFFFF的塊中保存有在安全確保模 式下的配置數(shù)據(jù)。這樣，在一個(gè)非易失性存儲(chǔ)器2中保存有全部動(dòng)作模式下的軟 件以及配置數(shù)據(jù)，從非易失性存儲(chǔ)器2向FPGA1載入與執(zhí)行的動(dòng)作 模式相應(yīng)的配置數(shù)據(jù)、軟件。并進(jìn)行應(yīng)用(展開(kāi)t 3)。具體來(lái)說(shuō)， 由FPGA1、 CPLD3等的CPU10的外圍電路進(jìn)行地址解碼，通過(guò)地 址總線(xiàn)8向非易失性存儲(chǔ)器2輸出與執(zhí)行的動(dòng)作模式對(duì)應(yīng)的讀入開(kāi) 始地址。在非易失性存儲(chǔ)器2中，根據(jù)輸入的讀入開(kāi)始地址抽出配 置數(shù)據(jù)、軟件，通過(guò)數(shù)據(jù)總線(xiàn)9載入到FPGA1、 CPLD3。雖然也可以在軟件設(shè)計(jì)時(shí)指定讀入開(kāi)始地址，但如上所述， 可由FPGA1、 CPLD3等CPU的外圍電路進(jìn)行地址解碼，由硬件控 制與各動(dòng)作模式對(duì)應(yīng)的讀入開(kāi)始地址，從而降低由軟件進(jìn)行的存 儲(chǔ)器管理。此外，地址解碼器一般構(gòu)成在CPU10的外圍，但也可 以如本實(shí)施方式那樣，在FPGA1的內(nèi)部構(gòu)成有CPU10時(shí)構(gòu)成在 FPGA1內(nèi)部。除讀入開(kāi)始地址之外，還從FPGA1以及CPLD3向非易失性存 儲(chǔ)器2輸出各種控制信號(hào)。另外，在FPGA1和CPLD3之間，狀態(tài) 信號(hào)相互通信。并且，從CPLD3向FPGA1輸出數(shù)據(jù)、數(shù)據(jù)傳送用輸出動(dòng)作模式轉(zhuǎn)換信號(hào)。在本結(jié)構(gòu)中，通過(guò)CPLD3以及非易失性存儲(chǔ)器2載入FPGA1 的配置數(shù)據(jù)以及CPU10的軟件，但是也可以通過(guò)滿(mǎn)足這些功能的 一個(gè)設(shè)備(CPU或者配置設(shè)備)實(shí)現(xiàn)CPLD3以及非易失性存儲(chǔ)器2。其次，對(duì)FPGA1內(nèi)部的電路結(jié)構(gòu)進(jìn)行說(shuō)明。FPGA1內(nèi)部的電 路結(jié)構(gòu)通過(guò)從非易失性存儲(chǔ)器2載入后在內(nèi)部應(yīng)用的配置數(shù)據(jù)，進(jìn) 行動(dòng)態(tài)變更，根據(jù)動(dòng)作模式安裝不同電路結(jié)構(gòu)。但是，在任意一 個(gè)動(dòng)作模式下都需要CPUIO，因此根據(jù)動(dòng)作模式，CPU10的外圍 電路采用不同的電路結(jié)構(gòu)。此外，在CPU10中，由于執(zhí)行從非易失性存儲(chǔ)器2載入的軟件， 因此CPU10的功能根據(jù)動(dòng)作模式而不同。即，在通常使用模式下， 通過(guò)CPU10執(zhí)行未圖示的面板的操作控制、與外圍設(shè)備的通信的 各種動(dòng)作的控制、在寫(xiě)入模式下，通過(guò)CPU10取得非易失性存儲(chǔ) 器2和外部設(shè)備之間的接口 。另外，在工廠出廠模式下，通過(guò) CPU10,為了在電子內(nèi)窺鏡裝置中寫(xiě)入各種內(nèi)部設(shè)定或者進(jìn)行動(dòng) 作確認(rèn)，獲取與外部設(shè)備之間的接口 ，在安全確保模式下，通過(guò) CPUIO，進(jìn)行燈的點(diǎn)亮、未圖示的送氣泵、面板的控制。在此，使用圖3說(shuō)明在通常使用模式下的FPGA1內(nèi)部的電路 結(jié)構(gòu)。圖3是說(shuō)明在通常使用模式下的FPGA1內(nèi)部的電路結(jié)構(gòu)的框 圖。在通常模式下，在FPGAI內(nèi)部設(shè)置有CPUIO,在CPU10的外 圍設(shè)置有外圍電路，其中，該外圍電路有如下部分構(gòu)成串行/并 行轉(zhuǎn)換電路ll,用于對(duì)從外部設(shè)備發(fā)送來(lái)的串行數(shù)據(jù)進(jìn)行并行化； 關(guān)鍵字解碼器12;燈狀態(tài)檢測(cè)電路13，用于檢測(cè)設(shè)置在電子內(nèi)窺鏡裝置中的燈的狀態(tài)；分頻器14;并行/串行轉(zhuǎn)換電路15，用于對(duì) 由CPU10處理的并行數(shù)據(jù)進(jìn)行串行化并輸出；用于控制送氣泵的 泵控制電^各16;蜂鳴器控制電路17，控制由內(nèi)部錯(cuò)誤4企測(cè)部才企測(cè) 出因殼體內(nèi)部的溫度的異常上升引起的溫度錯(cuò)誤、或各種驅(qū)動(dòng)部 的異常時(shí)的蜂鳴器聲音的輸出。這樣，通過(guò)在FPGA1的內(nèi)部構(gòu)成CPU10和外圍電路，能夠伴 隨動(dòng)作模式的變更動(dòng)態(tài)地進(jìn)行FPGA1的內(nèi)部的電路變更，只構(gòu)筑 必要的電路，因此，提高電路的使用效率。另外，由于不需要將 全部動(dòng)作模式中所需的CPU、外圍電路安裝在基板上，因此能夠 縮小電路規(guī)模、基板面積，還可實(shí)現(xiàn)低成本化，并且，與裝置的 小型化也有關(guān)。其次，說(shuō)明由動(dòng)作模式的轉(zhuǎn)換引起的FPGA1內(nèi)部的電路變更。 在此，關(guān)注與外部設(shè)備的通信有關(guān)的電路，使用圖4A以及圖4B說(shuō) 明從工廠出廠模式到寫(xiě)入模式的電路變更。圖4A以及圖4B是說(shuō)明 與外部設(shè)備的通信有關(guān)的FPGA1的內(nèi)部結(jié)構(gòu)的框圖，圖4A示出了 在工廠出廠模式下的FPGA的內(nèi)部結(jié)構(gòu)、圖4B示出了寫(xiě)入模式下 的FPGA1的內(nèi)部結(jié)構(gòu)。如圖4A所示，在工廠出廠模式下，為了能夠使電子內(nèi)窺鏡裝 置的動(dòng)作確認(rèn)、序列號(hào)等的內(nèi)部設(shè)定在作為外部設(shè)備的出廠用檢 查設(shè)備21和電子內(nèi)窺鏡裝置之間進(jìn)行通信，需要設(shè)置通過(guò)通信I/F 設(shè)備6可進(jìn)行CPU10和出廠用檢查設(shè)備21之間的通信的出廠檢測(cè) 用通信線(xiàn)。另外，如圖4B所示，在寫(xiě)入模式下，為了從作為外部 設(shè)備的寫(xiě)入用設(shè)備22獲取FPGA1的配置數(shù)據(jù)、由配置在FPGA1 內(nèi)部的CPU10執(zhí)行的程序，并在非易失性存儲(chǔ)器2中更新，需要設(shè) 置通過(guò)通信I/F設(shè)備6可進(jìn)行CPU10和寫(xiě)入用設(shè)備22之間的通信的 寫(xiě)入用通信線(xiàn)。在工廠出廠模式下不需要寫(xiě)入用通信線(xiàn)，在寫(xiě)入模式下不需要出廠檢查用通信線(xiàn)。即，無(wú)論在哪一種模式下，使用的通信線(xiàn) 只有一根，由于不會(huì)同時(shí)使用出廠檢查用通信線(xiàn)和寫(xiě)入用通信線(xiàn)， 因此可以將兩根通信線(xiàn)合成一根，根據(jù)動(dòng)作模式轉(zhuǎn)換通信I/F設(shè)備6的連接目的地、即CPU10的通信用端口 ，從而，確保兩動(dòng)作才莫式 所需的通信線(xiàn)。此外，通過(guò)基板布線(xiàn)固定通信I/F設(shè)備6和FPGA1 的端子的連接，因此，通過(guò)轉(zhuǎn)換FPGA1的端子和CPU10的連接端 口的連接，進(jìn)行伴隨動(dòng)作模式的變更的通信線(xiàn)的變更。即，在工廠出廠模式下，F(xiàn)PGA1的內(nèi)部電路構(gòu)成為將出廠用 檢查設(shè)備21和通信I/F設(shè)備6相連接，并將與通信I/F設(shè)備6連接的 FPGA1的端子和CPU10的第l通信端口 23相連接，從而，確保出 廠檢查用通信線(xiàn)。動(dòng)作模式從工廠出廠模式轉(zhuǎn)換到寫(xiě)入模式的情 況下，變更FPGA1的內(nèi)部電路使得將寫(xiě)入用設(shè)備22與通信I/F設(shè)備 6相連接，并將與通信1/F設(shè)備6連接的FPG A1端子和CPU 10的第2 通信端口24相連接，從而確保寫(xiě)入用通信線(xiàn)。這樣，根據(jù)動(dòng)作模式來(lái)變更FPGA1的內(nèi)部電路，CPU10的第 l通信端口 23以及第2通信端口 24能夠通過(guò)相同的通信I/F設(shè)備6， 根據(jù)動(dòng)作模式與連接在I/F設(shè)備6上的外部設(shè)備進(jìn)行通信。因此， 不需要預(yù)先單獨(dú)地確保各動(dòng)作模式所需的通信線(xiàn)，可通過(guò)變更 FPGA1的內(nèi)部電^^，當(dāng)場(chǎng)構(gòu)成與動(dòng)作才莫式相應(yīng)的通信線(xiàn)。此外，在工廠出廠模式下，除了與外部設(shè)備的通信有關(guān)的電 路以外，在FPGA1內(nèi)部中作為CPU10的外圍電路還設(shè)置有用于進(jìn) 行動(dòng)作確認(rèn)的電路、即機(jī)械驅(qū)動(dòng)控制電路28、面板控制電路29以 及燈控制電路30的各電路。為了將這些外圍電路與CPU10相連接， 在CPU10上設(shè)置第1 第3 1/0端口25~ 27，分別與對(duì)應(yīng)的外圍電 路連接。在寫(xiě)入模式下，除了與外部設(shè)備的通信有關(guān)的電路以外， 在FPGA1內(nèi)部作為CPU 10的外圍電路還設(shè)置有面板控制電路29。 面板控制電路29與第1 1/0端口 25連接，不使用CPU10剩下的第2、第3I/0端口25、 27。另外，在寫(xiě)入模式下，需要向非易失性存儲(chǔ) 器2輸出寫(xiě)入開(kāi)始地址、向非易失性存儲(chǔ)器2發(fā)送數(shù)據(jù)或從非易失 性存儲(chǔ)器2接收數(shù)據(jù)，因此CPU10和非易失性存儲(chǔ)器2通過(guò)地址總 線(xiàn)8和數(shù)據(jù)總線(xiàn)9連接。其次，使用圖5的流程圖說(shuō)明如上所述構(gòu)成的電子內(nèi)窺鏡裝置 中的關(guān)于裝置啟動(dòng)的作用。圖5是說(shuō)明電子內(nèi)窺鏡裝置的啟動(dòng)順序 的流程圖。在為了觀察、處置被檢體而使用電子內(nèi)窺鏡裝置的情 況下，只選擇通常使用模式。另外，在被檢體的觀察.處置中， 當(dāng)動(dòng)作模式容易地轉(zhuǎn)換成出廠檢查、維護(hù)中使用的工廠出廠模式、 寫(xiě)入模式時(shí)，很可能產(chǎn)生問(wèn)題。因此，在本實(shí)施方式中，假定在 默認(rèn)時(shí)選擇通常使用模式、只在有意識(shí)地指定動(dòng)作模式的情況下 轉(zhuǎn)換為該動(dòng)作模式，說(shuō)明裝置的啟動(dòng)過(guò)程。如圖5所示，首先，在步驟S1中，當(dāng)接通電子內(nèi)窺鏡裝置的電 源時(shí)，在接下來(lái)的步驟S2中，通常模式的配置數(shù)據(jù)通過(guò)數(shù)據(jù)總線(xiàn)9 從非易失性存儲(chǔ)器2載入到FPGA1。其次，在步驟S3中，根據(jù)載 入的配置數(shù)據(jù)，在FPGA1內(nèi)部應(yīng)用通常使用沖莫式的電路。此外， 在未圖示的面板上設(shè)置有用于使用戶(hù)指示動(dòng)作模式的轉(zhuǎn)換的按鈕 1、 2,在應(yīng)用后電^各中裝入有檢測(cè)這些按鈕才喿作的塊。接著，在步驟S4中，開(kāi)始CPU10的初始化。當(dāng)在進(jìn)行CPUIO 的初始化的過(guò)程中，通過(guò)包含在CPU10的外圍電路中的、作為轉(zhuǎn) 換請(qǐng)求檢測(cè)部的檢測(cè)電路，始終監(jiān)視面板的按鈕l或者按鈕2是否 已按下(步驟S5)。在步驟S5中，在CPU10的初始化過(guò)程中，在判 斷為面板的按鈕l或者按鈕2沒(méi)有按下的情況下，進(jìn)入步驟S15結(jié)束 CPU10的初始化。此外，按鈕l、 2被設(shè)定成只在CPU10初始化執(zhí) 行中被按下的情況下有效、在步驟S15中初始化結(jié)束后按下的情況 下無(wú)效，并成為一旦作為通常使用模式結(jié)束裝置的啟動(dòng)時(shí)，就不 能轉(zhuǎn)換成寫(xiě)入模式、工廠出廠模式。在步驟S5中，CPU10的初始化中，在判斷為面板的按鈕l或者按鈕2已按下的情況下，進(jìn)入步驟S6，判斷按下的按鈕是按鈕l 還是按鈕2。在步驟S6中，在判斷為按下的按鈕為按鈕l的情況下，進(jìn)入步 驟S7，從FPGA1向CPLD3輸出以將動(dòng)作模式變更為寫(xiě)入模式為內(nèi) 容的動(dòng)作模式轉(zhuǎn)換信號(hào)。CPLD3，在接下來(lái)的步驟S8中，消去 FPGA1內(nèi)部的電路，通過(guò)地址總線(xiàn)8向非易失性存儲(chǔ)器2輸出與寫(xiě) 入模式對(duì)應(yīng)的寫(xiě)入開(kāi)始地址。接著，在步驟S9中，非易失性存儲(chǔ) 器2根據(jù)接收的讀入開(kāi)始地址，通過(guò)數(shù)據(jù)總線(xiàn)9載入FPGA1的寫(xiě)入 模式的配置數(shù)據(jù)，進(jìn)入步驟S13。另一方面，在步驟S6中，在判斷為按下的按鈕為按鈕2的情況 下，進(jìn)入步驟SIO,從FPGA1向CPLD3輸出以將動(dòng)作模式變更為 工廠出廠模式為內(nèi)容的動(dòng)作模式轉(zhuǎn)換信號(hào)。CPLD3,在接下來(lái)的 步驟S11中，消去FPGA1內(nèi)部的電路，通過(guò)地址總線(xiàn)8向非易失性 存儲(chǔ)器2輸出與工廠出廠模式對(duì)應(yīng)的寫(xiě)入開(kāi)始地址。接著，在步驟 S12中，非易失性存儲(chǔ)器2根據(jù)接收的讀入開(kāi)始地址，通過(guò)數(shù)據(jù)總 線(xiàn)9將工廠出廠模式的配置數(shù)據(jù)載入到FPGA1，進(jìn)入步驟S13。在步驟S13中，根據(jù)載入的配置數(shù)據(jù)，在FPGA1的內(nèi)部應(yīng)用 寫(xiě)入模式、或者工廠出廠模式的電路。接著，在步驟S14中，開(kāi)始 CPU10的初始化，在步驟S15中，結(jié)束CPU10的初始化。最后， 在步驟S16中，結(jié)束指定動(dòng)作模式的啟動(dòng)。如上所述，從接通電源到結(jié)束CPU10的初始化的期間內(nèi)，在 沒(méi)有按下按鈕l、 2的情況下以通常使用模式啟動(dòng)裝置，在按下按 鈕l的情況下以寫(xiě)入模式啟動(dòng)裝置，在按下按鈕2的情況下以工廠 出廠模式啟動(dòng)裝置。此外，在上述的例子中，通過(guò)面板的按鈕的 按下進(jìn)行動(dòng)作模式的轉(zhuǎn)換，也可以根據(jù)使用用途等，例如用從外 部設(shè)備發(fā)送命令、通過(guò)與外部設(shè)備的通信進(jìn)行遙控操作而發(fā)送命令、通過(guò)基板上的開(kāi)關(guān)進(jìn)行命令指示、來(lái)自設(shè)備內(nèi)部錯(cuò)誤檢測(cè)部 的指示等其他的方法，輸入動(dòng)作模式轉(zhuǎn)換指示。另外，還可以通 過(guò)在接收到動(dòng)作模式轉(zhuǎn)換指示后，從FPGA1內(nèi)部或者外部向'CPLD3輸出針對(duì)指定動(dòng)作模式的動(dòng)作模式轉(zhuǎn)換信號(hào)，將該動(dòng)作模 式的配置數(shù)據(jù)從非易失性存儲(chǔ)器2載入到FPGA1并進(jìn)行應(yīng)用，從而 進(jìn)行動(dòng)作模式的轉(zhuǎn)換。并且，也可以在啟動(dòng)結(jié)束后等任意地變更動(dòng)作模式。此外，在通常使用模式下裝置進(jìn)行動(dòng)作中，F(xiàn)PGA1內(nèi)部的 CPU10或者外圍電路檢測(cè)到內(nèi)部溫度、各種驅(qū)動(dòng)部的異常等裝置 內(nèi)部異常的情況下，從FPGA1內(nèi)部的CPUIO或者外圍電路向 C P L D 3輸出以將動(dòng)作模式轉(zhuǎn)換為安全確保模式為內(nèi)容的動(dòng)作模式 轉(zhuǎn)換信號(hào)。CPLD3消去FPGA1內(nèi)部的電路，通過(guò)地址總線(xiàn)8向非 易失性存儲(chǔ)器2輸出與安全確保模式對(duì)應(yīng)的寫(xiě)入開(kāi)始地址。非易失 性存儲(chǔ)器2根據(jù)接收的讀入開(kāi)始地址，通過(guò)數(shù)據(jù)總線(xiàn)9將安全確保 模式的配置數(shù)據(jù)載入到FPGA1。在FPGA1中，應(yīng)用被載入的配置 數(shù)據(jù)，結(jié)束從通常使用模式到安全確保模式的動(dòng)作模式的轉(zhuǎn)換。這樣，在本實(shí)施方式的電子內(nèi)窺鏡裝置中，通過(guò)在各動(dòng)作模 式下將作為必要功能的CPU10和外圍電路構(gòu)成在FPGA1內(nèi)部，伴 隨動(dòng)作模式的變更動(dòng)態(tài)地進(jìn)行FPGA1的內(nèi)部的電路變更，由于無(wú) 需在基板上安裝全部動(dòng)作模式所需的CPU、外圍電路，從而能夠 縮小在基板上安裝的電路規(guī)模、基板面積，提高電路的使用效率、 謀求低成本化。另外，不在基板上直接安裝CPU、外圍電路，而是在每次啟 動(dòng)動(dòng)作模式時(shí)，通過(guò)從非易失性存儲(chǔ)器2載入配置數(shù)據(jù)，并在 FPGA1內(nèi)部進(jìn)行電路應(yīng)用，也能夠降低安裝不良、或者由于來(lái)自 電路的發(fā)熱、靜電、以及隨時(shí)間的劣化而引起的電^各不良的概率， 能夠提高電路動(dòng)作的性能、特別是可靠性。進(jìn)而，在伴隨基板隨時(shí)間劣化而需要進(jìn)行保養(yǎng)的情況下，在FPGA1、 CPLD3的內(nèi)部使用的電路結(jié)構(gòu)由于保存在配置數(shù)據(jù)中， 該配置數(shù)據(jù)保存在非易失性存儲(chǔ)器2中，因而其他的FPGA1、 CPLD也能進(jìn)行轉(zhuǎn)用、而無(wú)需按CPUIO、外圍電路等每個(gè)部件進(jìn) 行代替探討，從而能夠削減花費(fèi)在代替探討上的時(shí)間、成本。如上所述，根據(jù)本實(shí)施方式，能夠?qū)崿F(xiàn)提高控制部的電路使 用效率、并且能夠提高電路動(dòng)作的可靠性的電子內(nèi)窺鏡裝置。第2實(shí)施方式首先，根據(jù)圖7，對(duì)與本發(fā)明的第2實(shí)施方式的所涉及的電子 內(nèi)窺鏡裝置有關(guān)的控制器的異常監(jiān)視部的整體結(jié)構(gòu)進(jìn)行說(shuō)明。圖7 是說(shuō)明與本發(fā)明的第2實(shí)施方式的所涉及的電子內(nèi)窺鏡裝置的控 制器有關(guān)的異常監(jiān)視部的結(jié)構(gòu)的框圖。如圖7所示，與本發(fā)明的第2實(shí)施方式所涉及的電子內(nèi)窺鏡裝 置的控制器相關(guān)的異常監(jiān)視部由如下部分構(gòu)成成為監(jiān)視對(duì)象的 控制器FPGA201;作為異常檢測(cè)部的看門(mén)狗定時(shí)器IC202,檢測(cè) FPGA201的異常并使其進(jìn)行復(fù)位動(dòng)作；時(shí)鐘203,生成時(shí)鐘信號(hào) CLK并輸出到FPGA 201。FPGA201由如下部分構(gòu)成CPU 211;其他控制部212，控 制電子內(nèi)窺鏡裝置的存儲(chǔ)器、面板各部位；作為偽脈沖生成部的 看門(mén)狗清零信號(hào)生成部213,根據(jù)時(shí)鐘203生成的時(shí)鐘信號(hào)，生成 看門(mén)狗定時(shí)器清零信號(hào)WDCK—HW;作為啟動(dòng)結(jié)束檢測(cè)部以及異 常監(jiān)視信號(hào)生成部的看門(mén)狗控制部214,控制看門(mén)狗定時(shí)器IC 202。此外，由時(shí)鐘203生成的時(shí)鐘信號(hào)CLK輸出到CPU211、其 他控制部212、看門(mén)狗清零信號(hào)生成部213。 FPGA 201成為除特 定引腳以外為高阻抗(Hi-Z)狀態(tài)，即沒(méi)有與其他部位電連接的狀 態(tài)，直到結(jié)束配置為止。在CPU 211中，向看門(mén)狗控制部214輸出表示CPU211輸出的軟件的初始化是否已結(jié)束的初始化結(jié)束通知信號(hào)SEL。在本實(shí)施 方式中，在軟件的初始化為執(zhí)行中的情況下，作為初始化結(jié)束通知信號(hào)SEL輸出LOW,在初始化結(jié)束的情況下，作為初始化結(jié)束 通知信號(hào)SEL輸出HIGH。另夕卜，還從CPU 211向看門(mén)狗控制部214 輸出看門(mén)狗清零信號(hào)WDCK。看門(mén)狗定時(shí)器清零信號(hào)WDCK是固 定周期的脈沖信號(hào)，其不在軟件的初始化執(zhí)行中輸出，而是在初 始化結(jié)束后輸出。在看門(mén)狗清零信號(hào)生成部213，使用從時(shí)鐘203接收到的時(shí)鐘 信號(hào)CLK,生成由設(shè)計(jì)者事先設(shè)定的任意周期的看門(mén)狗清零定時(shí) 器信號(hào)WDCK—HW,并輸出到看門(mén)狗控制部214。在看門(mén)狗控制部214中，根據(jù)從CPU 211和看門(mén)狗清零信號(hào)生 成部213接收的信號(hào)，生成看門(mén)狗定時(shí)器清零信號(hào)WD—CLR，輸 出到看門(mén)狗定時(shí)器IC 202。即，在從CPU 211接收的初始化結(jié)束 通知信號(hào)SEL為L(zhǎng)OW的情況下，從看門(mén)狗清零信號(hào)生成部213接 收的看門(mén)狗清零定時(shí)器信號(hào)WDCK—HW作為看門(mén)狗定時(shí)器清零信 號(hào)WD—CLR而輸出，在初始化結(jié)束信號(hào)SEL為HIGH的情況下， 從CPU211接收的看門(mén)狗定時(shí)器清零信號(hào)WDCK作為看門(mén)狗定時(shí) 器清零信號(hào)WD—CLR而輸出。其中，看門(mén)狗控制部214具有監(jiān)視控制器的啟動(dòng)狀況的啟動(dòng)監(jiān) 視部。并且，看門(mén)狗控制部214上設(shè)置有未圖示的計(jì)數(shù)器，該計(jì)數(shù) 器對(duì)從看門(mén)狗清零信號(hào)生成部213接收的看門(mén)狗清零定時(shí)器信號(hào) WDCK—HW作為看門(mén)狗定時(shí)器清零信號(hào)WD—CLR而輸出的次數(shù) (脈沖個(gè)數(shù))進(jìn)行計(jì)數(shù)。啟動(dòng)監(jiān)視部構(gòu)成為監(jiān)視該計(jì)數(shù)器的計(jì)數(shù)值K 是否已達(dá)到事先登記的脈沖數(shù)的最大值N,在達(dá)到最大值N的情況 下，不輸出看門(mén)狗定時(shí)器清零信號(hào)WD一CLR。通過(guò)這樣地構(gòu)成， 在CPU 211在啟動(dòng)中發(fā)生異常而沒(méi)有結(jié)束初始化的情況下，能夠 停止對(duì)看門(mén)狗定時(shí)器IC 202輸出看門(mén)狗定時(shí)器清零信號(hào)WD—CLR,從看門(mén)狗定時(shí)器IC 202向CPU 211輸出復(fù)位信號(hào) WD—RST_N,使CPU211停止失控。在看門(mén)狗定時(shí)器IC 202中，從定時(shí)器清零開(kāi)始的固定期間內(nèi)、 沒(méi)有從看門(mén)狗控制部214輸入看門(mén)狗定時(shí)器清零信號(hào)WD—CLR的 情況下，生成復(fù)位信號(hào)WD—RST—N信號(hào)并輸出到CPU211。從上 述的定時(shí)器清零開(kāi)始到輸出復(fù)位信號(hào)WD—RST—N為止的固定期 間稱(chēng)為超時(shí)期間，具有由看門(mén)狗定時(shí)器IC 202事先決定的值。此外，F(xiàn)PGA 201執(zhí)行配置的期間，不從看門(mén)狗控制部214向 看門(mén)狗定時(shí)器IC202輸入看門(mén)狗定時(shí)器清零信號(hào)WD—CLR。因此， 在FPGA 201執(zhí)行配置的時(shí)間比超時(shí)期間長(zhǎng)的情況下，從看門(mén)狗定 時(shí)器IC 202輸出復(fù)位信號(hào)WD—RST_N，有可能導(dǎo)致復(fù)位。但是， 在本實(shí)施方式中，CPU 211構(gòu)成在FPGA 201的內(nèi)部，F(xiàn)PGA201 除特定引腳以外為高阻抗?fàn)顟B(tài)，因此即使FPGA201執(zhí)行配置的時(shí) 間比超時(shí)時(shí)間長(zhǎng)的情況下，也能夠避免復(fù)位。其次，使用圖8及圖9，對(duì)如上構(gòu)成的電子內(nèi)窺鏡裝置的異常 監(jiān)視動(dòng)作進(jìn)行說(shuō)明。圖8是說(shuō)明在CPU211正常啟動(dòng)時(shí)的異常監(jiān)視 動(dòng)作的時(shí)序圖。圖9是說(shuō)明在CPU啟動(dòng)中發(fā)生異常時(shí)的異常監(jiān)視動(dòng) 作的時(shí)序圖。首先，使用圖8的時(shí)序圖，對(duì)CPU 211正常地啟動(dòng)時(shí)的異常監(jiān) 視動(dòng)作進(jìn)行說(shuō)明。首先，當(dāng)接通電子內(nèi)窺鏡裝置的電源時(shí)，F(xiàn)PGA 201執(zhí)行配置。在配置執(zhí)行中，不從看門(mén)狗控制部214向看門(mén)狗定 時(shí)器IC 202輸入看門(mén)狗定時(shí)器清零信號(hào)WD—CLR。但是，如上所 迷，由于FPGA 201除特定引腳以外為高阻抗?fàn)顟B(tài)，因此即使在 FPGA201執(zhí)行配置的時(shí)間比超時(shí)期間長(zhǎng)的情況下，也不向在 FPGA 201的內(nèi)部構(gòu)成的CPU 211輸入復(fù)位信號(hào)WD—RST—N。當(dāng)FPGA201的配置結(jié)束時(shí)，執(zhí)行CPU 211的初始化。因此， 從CPU 211向看門(mén)狗控制部214輸出LOW的初始化結(jié)束通知信號(hào)SEL。另外，在看門(mén)狗清零信號(hào)生成部213中，根據(jù)從時(shí)鐘203接 收的時(shí)鐘信號(hào)C L K,生成作為任意周期的脈沖信號(hào)的看門(mén)狗清零 定時(shí)器信號(hào)WDCK^HW,輸出到看門(mén)狗控制部214。在看門(mén)狗控制部214中，從看門(mén)狗清零信號(hào)生成部213接收的 看門(mén)狗清零定時(shí)器信號(hào)WDCK一HW作為看門(mén)狗定時(shí)器清零信號(hào) WD—CLR輸出到看門(mén)狗定時(shí)器IC 202。此外，在看門(mén)狗控制部214 中，由未圖示的計(jì)數(shù)器對(duì)輸出次數(shù)(輸出脈沖的個(gè)數(shù))進(jìn)行計(jì)數(shù)，該 輸出次數(shù)是將看門(mén)狗清零定時(shí)器信號(hào)WDCK—HW作為看門(mén)狗定時(shí) 器清零信號(hào)WD—CLR而輸出的次數(shù)。在看門(mén)狗控制部214中，根據(jù)各種設(shè)計(jì)信息而算出CPU 211 正常地結(jié)束初始化為止的期間內(nèi)、作為看門(mén)狗定時(shí)器清零信號(hào) WD—CLR輸出到看門(mén)狗定時(shí)器IC202的、看門(mén)狗清零定時(shí)器信號(hào) WDCK^HW的脈沖個(gè)數(shù)的最大值，并設(shè)定成最大值N。即將最 大值N設(shè)定成在看門(mén)狗清零定時(shí)器信號(hào)WDCK^HW的周期內(nèi)，乘 以脈沖數(shù)的最大值N而得到的時(shí)間，等價(jià)于到C P U 211正常地結(jié)束 初始化為止的時(shí)間(可以從設(shè)計(jì)預(yù)算得到的時(shí)間)。在圖8中，在看門(mén)狗控制部214中的計(jì)數(shù)器的計(jì)數(shù)值K達(dá)到最 大值N之前，CPU 211正常地結(jié)束初始化。當(dāng)在CPU211的初始化 結(jié)束時(shí)，從CPU 211向看門(mén)狗控制部214輸出的初始化結(jié)束通知信 號(hào)SEL從LOW轉(zhuǎn)換到HIGH。另外，當(dāng)在CPU 211的初始化結(jié)束 時(shí)，從C P U 211向看門(mén)狗控制部214輸出作為固定周期的脈沖信號(hào) 的看門(mén)狗定時(shí)器清零信號(hào)WDCK。在看門(mén)狗控制器214中，當(dāng)接收HIGH的初始化結(jié)束通知信號(hào) SEL時(shí)，將輸出到看門(mén)狗定時(shí)器IC 202的看門(mén)狗定時(shí)器清零信號(hào) WD—CLR、從接收來(lái)自看門(mén)狗清零信號(hào)生成部213的看門(mén)狗清零 定時(shí)器信號(hào)WDCK—HW轉(zhuǎn)換到接收來(lái)自CPU 211的看門(mén)狗定時(shí)器 清零信號(hào)WDCK。此后，在CPU211進(jìn)行通常動(dòng)作的狀態(tài)下，看門(mén)狗定時(shí)器IC 202從看門(mén)狗控制部214接收來(lái)自看門(mén)狗定時(shí)器清零 信號(hào)WD—CLR，繼續(xù)監(jiān)視CPU 211有無(wú)異常。其次，使用圖9的時(shí)序圖，對(duì)CPU211啟動(dòng)中產(chǎn)生異常、初始 化沒(méi)有結(jié)束的情況下的異常監(jiān)視動(dòng)作進(jìn)行說(shuō)明。從接通電子內(nèi)窺 鏡裝置的電源到開(kāi)始CPU 211的初始化為止的動(dòng)作、與使用圖8說(shuō) 明的正常動(dòng)作時(shí)相同，因此在此只對(duì)CPU 211的初始化執(zhí)行中的 動(dòng)作進(jìn)4亍說(shuō)明。在CPU 211的初始化扭J亍中，從CPU211向看門(mén)狗控制部214 輸出LOW的初始化結(jié)束通知信號(hào)SEL。另外，在看門(mén)狗清零控制 部214中，從看門(mén)狗清零信號(hào)生成部213接收的看門(mén)狗清零定時(shí)器 信號(hào)WDCK—HW作為看門(mén)狗定時(shí)器清零信號(hào)WD—CLR而輸出到 看門(mén)狗定時(shí)器IC 202,并且，對(duì)看門(mén)狗清零定時(shí)器信號(hào)WDCK^HW 作為看門(mén)狗定時(shí)器清零信號(hào)WD—CLR而輸出的次數(shù)(輸出的脈沖 的個(gè)數(shù))，在未圖示的計(jì)數(shù)器中作為計(jì)數(shù)值K進(jìn)行計(jì)數(shù)。在圖9中，CPU 211在初始化執(zhí)行中發(fā)生異常，由于初始化沒(méi) 有結(jié)束，因此，即使達(dá)到計(jì)數(shù)值K設(shè)定的脈沖數(shù)最大值N,仍從CPU 211向看門(mén)狗控制部214輸出L 0 W的初始化結(jié)束通知信號(hào)S E L 。當(dāng) 計(jì)數(shù)值K達(dá)到最大值N時(shí)，從看門(mén)狗控制部214停止向看門(mén)狗定時(shí) 器IC 202輸出看門(mén)狗定時(shí)器清零信號(hào)WD—CLR。在看門(mén)狗定時(shí)器 IC 202中，從看門(mén)狗控制部214接收看門(mén)狗定時(shí)器清零信號(hào) WD_CLR的最后的脈沖開(kāi)始，經(jīng)過(guò)設(shè)定的超時(shí)期間也沒(méi)有接收到 下一個(gè)脈沖，因而檢測(cè)出CPU 211發(fā)生了異常。由此，經(jīng)過(guò)超時(shí) 期間后，從看門(mén)狗定時(shí)器IC 202向CPU 211輸出復(fù)位信號(hào) WD—RST一N。這樣，在本實(shí)施方式的電子內(nèi)窺鏡裝置中，CPU 211執(zhí)行初 始化中，通過(guò)看門(mén)狗清零信號(hào)生成部213生成的作為任意周期的脈 沖信號(hào)的看門(mén)狗清零定時(shí)器信號(hào)W D C K—H W,被作為看門(mén)狗定時(shí)器清零信號(hào)WD—CLR而輸出到看門(mén)狗定時(shí)器IC 202,從而即使使 用超時(shí)期間比CPU 211的啟動(dòng)時(shí)間短的看門(mén)狗定時(shí)器IC 202,也 能防止在初始化中CPU 211重復(fù)進(jìn)行再啟動(dòng)。另外，通過(guò)使用超時(shí)期間短的看門(mén)狗定時(shí)器IC 202,在通常 的使用狀態(tài)下CPU 211發(fā)生異常而失控時(shí)，能迅速地對(duì)CPU 211 復(fù)位而進(jìn)行恢復(fù)。另夕卜，通過(guò)看門(mén)狗控制部214對(duì)與CPU 211的初始化^L行時(shí)間 相當(dāng)?shù)?、看門(mén)狗清零定時(shí)器信號(hào)WDCK—HW作為看門(mén)狗定時(shí)器清 零信號(hào)WD—CLR而輸出的次數(shù)(輸出脈沖次數(shù))進(jìn)行計(jì)數(shù)，就能在 設(shè)計(jì)的初始化執(zhí)行期間內(nèi)檢測(cè)出CPU211的初始化是否已結(jié)束。在 CPU 211在初始化執(zhí)行中發(fā)生異常而失控、初始化陷入不結(jié)束的 狀態(tài)的情況下，通過(guò)停止從看門(mén)狗控制部214向看門(mén)狗定時(shí)器IC 202輸出看門(mén)狗定時(shí)器清零信號(hào)V^^CLR,就能對(duì)CPU 211復(fù)位 而進(jìn)行恢復(fù)。并且，在FPGA 201的配置執(zhí)行中，通過(guò)將FPGA 201特定引 腳以外的引腳設(shè)為高阻抗?fàn)顟B(tài)，即使在FPGA 20l執(zhí)行配置的時(shí)間 比看門(mén)狗定時(shí)器IC 202的超時(shí)期間長(zhǎng)的情況下，也能避免在FPGA 201的配置執(zhí)行中進(jìn)行復(fù)位動(dòng)作。第3實(shí)施方式其次，使用圖IO說(shuō)明本發(fā)明的第3實(shí)施方式。圖IO是說(shuō)明與本 發(fā)明的第3實(shí)施方式所涉及的電子內(nèi)窺鏡裝置的控制器有關(guān)的異 常監(jiān)視部的結(jié)構(gòu)的框圖。在上述的第2實(shí)施方式中，在CPU211執(zhí) 行初始化中，通過(guò)將作為看門(mén)狗清零信號(hào)生成部213生成的任意周 期的脈沖信號(hào)的看門(mén)狗清零定時(shí)器信號(hào)WD CK—HW輸出到看門(mén)狗 定時(shí)器IC 202,使不從看門(mén)狗定時(shí)器IC 202輸出復(fù)位信號(hào) WD—RST—N,從而避免在初始化中進(jìn)行CPU 211的復(fù)位動(dòng)作。相 對(duì)于此，在本實(shí)施方式中，在CPU231執(zhí)行初始化中，通過(guò)使從看門(mén)狗定時(shí)器IC 202輸出的復(fù)位信號(hào)WD—RST—N無(wú)效，從而避免在 初始化中進(jìn)行CPU231的復(fù)位動(dòng)作。與電子內(nèi)窺鏡裝置的控制器相關(guān)的異常監(jiān)視部，除作為監(jiān)視 對(duì)象的控制器FPGA221的內(nèi)部結(jié)構(gòu)不同之外，都與第2實(shí)施方式 相同，在此，只對(duì)FPGA221的內(nèi)部結(jié)構(gòu)進(jìn)行說(shuō)明，對(duì)于相同的構(gòu) 成要素標(biāo)記相同符號(hào)而省略說(shuō)明。另外，對(duì)于,人各構(gòu)成要素輸出 的各種信號(hào)，也標(biāo)記相同符號(hào)而省略說(shuō)明。如圖10所示，F(xiàn)PGA221由如下部分構(gòu)成CPU231;其他控 制部212,控制電子內(nèi)窺鏡裝置的存儲(chǔ)器、面板等各部位；作為復(fù) 位信號(hào)生成部的看門(mén)狗復(fù)位控制部2 3 3 ，判斷是否使C P U 2 31執(zhí)行 復(fù)位動(dòng)作、向CPU231輸出復(fù)位信號(hào)RESET。此外，初始化結(jié)束 通知信號(hào)SEL和看門(mén)狗定時(shí)器清零信號(hào)WDCK分別從CPU231輸 出到看門(mén)狗復(fù)位控制部233和看門(mén)狗定時(shí)器IC 202。在看門(mén)狗復(fù)位控制部233中，根據(jù)從看門(mén)狗定時(shí)器IC 202輸出 的復(fù)位信號(hào)WD—RST—N 、和從CPU231輸出的初始化結(jié)束通知信 號(hào)SEL,將復(fù)位信號(hào)RESET輸出到CPU231。即，在接收到HIGH 的初始化結(jié)束通知信號(hào)S E L,并且也接收到復(fù)位信號(hào)W D—R S T—N 的情況下，向CPU231輸出復(fù)位信號(hào)RESET。另外，即使在接收 到LOW的初始化結(jié)束通知信號(hào)SEL的情況下，當(dāng)特定次數(shù)N'以上 接收到的復(fù)位信號(hào)WD—RST—N時(shí)，向CPU231輸出復(fù)位信號(hào) HESET。在此，將特定次數(shù)N，設(shè)定成在復(fù)位信號(hào)WD—RST—N 的周期上乘以脈沖數(shù)的特定次數(shù)N，得到的時(shí)間等價(jià)于到CPU231 正常地結(jié)束初始化為止的時(shí)間(可以從設(shè)計(jì)預(yù)算得到的時(shí)間)。通過(guò)這樣地構(gòu)成，在CPU 211初始化執(zhí)行中，由于沒(méi)有從 CPU231輸出看門(mén)狗定時(shí)器清零信號(hào)WDCK,因而雖然從看門(mén)狗 定時(shí)器IC 202輸出復(fù)位信號(hào)WD—RST—N，但也能通過(guò)看門(mén)狗控制 部214避免進(jìn)行復(fù)位動(dòng)作。此外，看門(mén)狗復(fù)位控制部233具有監(jiān)視控制器的啟動(dòng)狀況的啟動(dòng)監(jiān)視部。并且，看門(mén)狗復(fù)位控制部233監(jiān)視CPU231執(zhí)行初始化的時(shí)間，在當(dāng)CPU211在初始化執(zhí)行中發(fā) 生異常而失控、初始化陷入不結(jié)束的狀態(tài)的情況下，將從看門(mén)狗 定時(shí)器IC 202輸出的復(fù)位信號(hào)WD—RST—N作為復(fù)位信號(hào)RESET 從看門(mén)狗復(fù)位控制部233輸出到CPU231。由此，就能對(duì)CPU211復(fù)位而進(jìn)行恢復(fù)。 第4實(shí)施方式其次，使用圖ll說(shuō)明本發(fā)明的第4實(shí)施方式。圖ll是說(shuō)明與本 發(fā)明的第4實(shí)施方式所涉及的電子內(nèi)窺鏡裝置的控制器有關(guān)的異 常監(jiān)視部的結(jié)構(gòu)的框圖。在上述第2實(shí)施方式中，在FPGA 201的 外部配置有看門(mén)狗定時(shí)器IC 202,在本實(shí)施方式中，將看門(mén)狗定 時(shí)器部242配置在FPGA241的內(nèi)部這一點(diǎn)不相同?？撮T(mén)狗定時(shí)器 部242與看門(mén)狗定時(shí)器IC 202同樣地，在設(shè)定的超時(shí)期間內(nèi)、沒(méi)有 從看門(mén)狗控制部214輸入看門(mén)狗定時(shí)器清零信號(hào)WD—CLR的情況 下，向CPU 211輸出復(fù)位信號(hào)WD—RST—N,執(zhí)行復(fù)位動(dòng)作。其他 構(gòu)成要素、從各構(gòu)成要素輸出的各種信號(hào)與第2實(shí)施方式相同。通過(guò)將看門(mén)狗定時(shí)器部242配置在FPGA241的內(nèi)部，就能任 意地設(shè)定看門(mén)狗定時(shí)器部242的超時(shí)期間，提高設(shè)計(jì)的自由度。另 外，由于直到FPGA241的配置結(jié)束為止，看門(mén)狗定時(shí)器部242也 不進(jìn)行動(dòng)作，因此在配置中不輸出復(fù)位信號(hào)WD—RST—N，能確實(shí) 地避免進(jìn)行復(fù)位動(dòng)作。第5實(shí)施方式其次，使用圖12對(duì)本發(fā)明的第5實(shí)施方式進(jìn)行說(shuō)明。圖12是與 明本發(fā)明的第5實(shí)施方式所涉及的電子內(nèi)窺鏡裝置有關(guān)的控制器 的異常監(jiān)視部的結(jié)構(gòu)的框圖。在上述第2實(shí)施方式中，雖然看門(mén)狗 清零信號(hào)生成部213和看門(mén)狗控制部214配置在FPGA 201的內(nèi) 部，但是在本實(shí)施方式中，將這些配置在FPGA251的外部這一點(diǎn)不同。在本實(shí)施方式中，如圖12所示，例如在FPGA251的外部設(shè)置 CPLD252,在CPLD252的內(nèi)部配置看門(mén)狗清零信號(hào)生成部213和 看門(mén)狗控制部214。 CPLD252與FPGA251相比，要早結(jié)束配置。 在FPGA251比CPLD252早結(jié)束配置的情況下，/人FPGA251結(jié)束 配置開(kāi)始到向看門(mén)狗定時(shí)器IC 202輸出看門(mén)狗定時(shí)器清零信號(hào) WD—CLR為止的期間產(chǎn)生延時(shí)，有可能進(jìn)行復(fù)位動(dòng)作。但是由此， 能避免不需要的復(fù)位動(dòng)作。其他構(gòu)成要素、從各構(gòu)成要素輸出的 各種信號(hào)與第2實(shí)施方式相同。通過(guò)這樣地構(gòu)成，能得到與第2實(shí)施方式相同的效果，還能提 高設(shè)計(jì)自由度。此外，作為第5實(shí)施方式的變形例，也可以代替看門(mén)狗定時(shí)器 IC 202,在CPLD252的內(nèi)部配置看門(mén)狗定時(shí)器部。通過(guò)這樣地構(gòu) 成，到CPLD252的配置結(jié)束為止看門(mén)狗定時(shí)器部不進(jìn)行動(dòng)作，從 而即使在FPGA251比CPLD252早結(jié)束配置的情況下，也能避免不必要的復(fù)位動(dòng)作。如上所述，根據(jù)與從第2到第5實(shí)施方式有關(guān)的電子內(nèi)窺鏡裝 置，能實(shí)現(xiàn)如下的電子內(nèi)窺鏡裝置，該裝置具有檢測(cè)控制器的異 常執(zhí)行復(fù)位動(dòng)作的異常監(jiān)視部，即使使用超時(shí)時(shí)間比CPU的啟動(dòng) 時(shí)間短的看門(mén)狗定時(shí)器，也能防止CPU重復(fù)再啟動(dòng)。本申請(qǐng)是以2005年7月4日在日本提出的日本專(zhuān)利申請(qǐng)2005 -195407號(hào)、以及2005年6月21日在日本提出的日本專(zhuān)利申請(qǐng) 2005 - 181153號(hào)為優(yōu)先權(quán)而提出的，上述的公開(kāi)內(nèi)容引用在本申 請(qǐng)的說(shuō)明書(shū)、權(quán)利要求書(shū)中。
權(quán)利要求
1.一種電子內(nèi)窺鏡裝置，具有被排他地執(zhí)行的多個(gè)動(dòng)作模式，其特征在于，具有控制部，其控制前述動(dòng)作模式的執(zhí)行；以及轉(zhuǎn)換請(qǐng)求檢測(cè)部，其檢測(cè)所執(zhí)行的前述動(dòng)作模式的轉(zhuǎn)換請(qǐng)求，其中，前述控制部在前述控制部的初始化動(dòng)作中，根據(jù)前述轉(zhuǎn)換請(qǐng)求檢測(cè)部檢測(cè)出的前述檢測(cè)結(jié)果，進(jìn)行與前述動(dòng)作模式對(duì)應(yīng)的內(nèi)部結(jié)構(gòu)的變更。
2. 根據(jù)權(quán)利要求l所述的電子內(nèi)窺鏡裝置，其特征在于 前述控制部具備在內(nèi)部配置有CPU和外圍電路的FPGA以及/或者CPLD，根據(jù)前述轉(zhuǎn)換請(qǐng)求檢測(cè)部的檢測(cè)結(jié)果，變更前述 FPGA以及/或者前述CPLD的內(nèi)部結(jié)構(gòu)。
3. 根據(jù)權(quán)利要求2所述的電子內(nèi)窺鏡裝置，其特征在于 前述控制部還具備非易失性存儲(chǔ)器，該非易失性存儲(chǔ)器保存有前述多個(gè)動(dòng)作模式各自的關(guān)于前述FPGA以及/或者前述CPLD 的內(nèi)部結(jié)構(gòu)的數(shù)據(jù)、和由前述CPU執(zhí)行的軟件。
4. 根據(jù)權(quán)利要求3中所述的電子內(nèi)窺鏡裝置，其特征在于 前述控制部通過(guò)從前述非易失性存儲(chǔ)器中讀出關(guān)于前述內(nèi)部結(jié)構(gòu)的數(shù)據(jù)并載入到前述FPGA以及/或者前述CPLD中，來(lái)變更前 述控制部的內(nèi)部結(jié)構(gòu)。
5. 根據(jù)權(quán)利要求1 4中任意一項(xiàng)所述的電子內(nèi)窺鏡裝置，其 特征在于當(dāng)檢測(cè)出前述電子內(nèi)窺鏡裝置的異常時(shí)，前述轉(zhuǎn)換請(qǐng)求檢測(cè) 部檢測(cè)向安全確保模式的轉(zhuǎn)換請(qǐng)求，前述控制部的內(nèi)部結(jié)構(gòu)變更 成前述安全確保模式的內(nèi)部結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種電子內(nèi)窺鏡裝置，能提高控制部的電路的使用效率，并且提高電路動(dòng)作的可靠性。電子內(nèi)窺鏡裝置具有排他地執(zhí)行的多個(gè)動(dòng)作模式，在內(nèi)部構(gòu)成CPU(10)以及外圍電路，具有控制動(dòng)作模式的執(zhí)行的FPGA(1)和檢測(cè)所執(zhí)行的動(dòng)作模式的轉(zhuǎn)換請(qǐng)求的轉(zhuǎn)換請(qǐng)求檢測(cè)部，根據(jù)轉(zhuǎn)換請(qǐng)求檢測(cè)部的檢測(cè)結(jié)果，變更FPGA(1)的內(nèi)部結(jié)構(gòu)。
文檔編號(hào)A61B1/00GK101268924SQ20081008775
公開(kāi)日2008年9月24日 申請(qǐng)日期2006年6月21日 優(yōu)先權(quán)日2005年6月21日
發(fā)明者島田篤, 橋本進(jìn), 矢部雄亮, 高橋智也 申請(qǐng)人:奧林巴斯醫(yī)療株式會(huì)社