專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器具有易失性存儲(chǔ)單 元并且具有SRAM接口，其中所述易失性存儲(chǔ)單元具有電容器。
背景技術(shù)：
近來，諸如蜂窩電話的移動(dòng)裝置在服務(wù)功能方面日益完善，并且所 要處理的數(shù)據(jù)量不斷地增多。于是，相應(yīng)地需要在移動(dòng)裝置上安裝更大 容量的工作存儲(chǔ)器。
傳統(tǒng)上，移動(dòng)裝置的工作存儲(chǔ)器使用SRAM，該SRAM使得系統(tǒng)構(gòu)造 能夠較為容易。但是，SRAM在用于構(gòu)成單元的各個(gè)單個(gè)位的器件數(shù)量方 面要大于DRAM,并且因此不利于較高的存儲(chǔ)容量。由于這個(gè)原因，開發(fā) 出了一種被稱為擬SRAM的半導(dǎo)體存儲(chǔ)器，這種存儲(chǔ)器具備DRAM的高容 量和SRAM的可用性。擬SRAM具有DRAM存儲(chǔ)單元和SRAM接口。例如， 在美國(guó)專利No. 6392958中公開了一種擬SRAM的概述。
由于擬SRAM具有DRAM存儲(chǔ)器內(nèi)核，所以必須要對(duì)存儲(chǔ)單元進(jìn)行重 寫，以避免讀取數(shù)據(jù)之后的數(shù)據(jù)破壞。因此，在讀取操作時(shí)，如果選擇 了一字線并且提供了不同的地址信號(hào)以選擇另一字線，則不能正確地進(jìn) 行重寫，并且存儲(chǔ)單元中的數(shù)據(jù)被破壞。即，擬SRAM發(fā)生誤操作。相反， 由于SRAM是由鎖存器構(gòu)成的，所以即使在讀取操作期間由于提供了另一 地址信號(hào)而使讀取操作中斷，存儲(chǔ)單元中的數(shù)據(jù)也不會(huì)被破壞。
為了避免前述的誤操作，擬SRAM具有下述的定時(shí)規(guī)范在讀取周期過程中當(dāng)重新選擇字線時(shí)禁止地址信號(hào)的這種變化。
擬SRAM具有SRAM接口，并且與SRAM基本兼容。但是，與SRAM相 比，擬SRAM存在某些限制，例如上述對(duì)于地址變化的定時(shí)規(guī)范。因此， 當(dāng)使用擬SRAM來替代安裝在系統(tǒng)上的SRAM時(shí)，經(jīng)常需要對(duì)用于控制存 儲(chǔ)器的控制器進(jìn)行修改。
同時(shí)，當(dāng)擬SRAM具有16位的I/O端子(兩個(gè)字節(jié))時(shí)，通常形成 用于輸入低位字節(jié)信號(hào)/LB和高位字節(jié)信號(hào)/UB的多個(gè)外部端子，從而以 單個(gè)字節(jié)為單位輸入/輸出數(shù)據(jù)。當(dāng)將數(shù)據(jù)的低八位寫入存儲(chǔ)單元或從存 儲(chǔ)單元中讀出時(shí)，將低位字節(jié)信號(hào)/LB使能。當(dāng)將數(shù)據(jù)的高八位寫入存儲(chǔ) 單元或從存儲(chǔ)單元讀出時(shí)，將高位字節(jié)信號(hào)使能。例如，在NEC公司生 產(chǎn)的擬SRAM ^PD4632312-x的數(shù)據(jù)單中，介紹了這種類型的擬SRAM的產(chǎn)
品規(guī)范。
但是，雖然這種類型的擬SRAM可以以多個(gè)字節(jié)為單位輸入輸出數(shù) 據(jù)，但是存儲(chǔ)器內(nèi)核是響應(yīng)于16位數(shù)據(jù)進(jìn)行工作的。因此，例如，當(dāng)僅 向存儲(chǔ)器內(nèi)核中寫入低位1字節(jié)的數(shù)據(jù)時(shí)，必須屏蔽向存儲(chǔ)器內(nèi)核寫入 高位l字節(jié)的數(shù)據(jù)。此外，如果低位字節(jié)信號(hào)/LB和高位字節(jié)信號(hào)/UB的 使能周期部分重疊，則向存儲(chǔ)器內(nèi)核的寫入操作的起始時(shí)刻必須與低位 字節(jié)信號(hào)/LB和高位字節(jié)信號(hào)/UB之間的較慢禁止定時(shí)合拍。
如上所述，為了進(jìn)行字節(jié)寫入，傳統(tǒng)的16位結(jié)構(gòu)的擬SRAM需要用
于控制數(shù)據(jù)屏蔽的電路和用于控制寫入操作的起始時(shí)刻的電路(寫入等
待電路)。這增大了控制電路的規(guī)模，導(dǎo)致芯片尺寸較大的問題。此外，
字節(jié)寫入時(shí)的復(fù)雜寫入控制減小了定時(shí)余量。 以下為與本發(fā)明相關(guān)的現(xiàn)有技術(shù)參考文獻(xiàn)。
(專利文獻(xiàn))
(1)美國(guó)專利No. 6392958 (非專利文獻(xiàn))
(1) ^PD4632312-x, NEC數(shù)據(jù)單，NEC公司 發(fā)明內(nèi)容本發(fā)明的一個(gè)目的在于提高具有DRAM高容量和SRAM接口的半導(dǎo)體 存儲(chǔ)器的SRAM兼容性和可用性。具體地說，目的在于防止由于地址信號(hào) 的變化而導(dǎo)致保留在存儲(chǔ)單元中的數(shù)據(jù)被破壞。
本發(fā)明的另一個(gè)目的在于使用簡(jiǎn)單的控制電路對(duì)能夠彼此獨(dú)立地向 它們的存儲(chǔ)器內(nèi)核寫入多個(gè)數(shù)據(jù)組的多個(gè)擬SRAM的寫入操作進(jìn)行控制。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的多個(gè)方面之一，定時(shí)器從接收到外部 訪問信號(hào)開始測(cè)量預(yù)定的時(shí)間，并且在經(jīng)過所述預(yù)定時(shí)間之后輸出訪問 請(qǐng)求信號(hào)。所述外部訪問信號(hào)使存儲(chǔ)器內(nèi)核執(zhí)行讀取操作，所述訪問請(qǐng) 求信號(hào)使所述存儲(chǔ)器內(nèi)核進(jìn)行操作。所述預(yù)定時(shí)間被設(shè)定為長(zhǎng)于內(nèi)核操 作時(shí)間，該內(nèi)核操作時(shí)間是所述存儲(chǔ)器內(nèi)核執(zhí)行單個(gè)操作所需的時(shí)間。 因此當(dāng)外部訪問信號(hào)在短于所述預(yù)定時(shí)間的時(shí)間內(nèi)發(fā)生變化時(shí)，存儲(chǔ)器 內(nèi)核不進(jìn)行操作。結(jié)果，即使在以存儲(chǔ)器內(nèi)核不能正確操作的時(shí)間間隔 提供外部訪問信號(hào)時(shí)，也可以防止存儲(chǔ)器內(nèi)核發(fā)生誤操作以及防止保存 在其中的數(shù)據(jù)被破壞。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，邊沿檢測(cè)電路在檢測(cè)到所 述外部訪問信號(hào)的轉(zhuǎn)換邊沿時(shí)輸出轉(zhuǎn)換測(cè)得信號(hào)。所述定時(shí)器響應(yīng)于所 述轉(zhuǎn)換測(cè)得信號(hào)開始測(cè)量所述預(yù)定時(shí)間。因此可以可靠地檢測(cè)到外部訪 問信號(hào)的變化并且啟動(dòng)定時(shí)器的操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，重置電路與所述轉(zhuǎn)換測(cè)得 信號(hào)同步地產(chǎn)生用于重置所述定時(shí)器的重置信號(hào)。設(shè)置電路以生成所述 重置信號(hào)的延遲與所述轉(zhuǎn)換測(cè)得信號(hào)同步地產(chǎn)生用于啟動(dòng)所述定時(shí)器的 設(shè)置信號(hào)。由于在啟動(dòng)之前通過重置信號(hào)確保了定時(shí)器的重置，所以可 以始終正確地測(cè)量所述預(yù)定時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述重置電路響應(yīng)于從所 述定時(shí)器輸出的所述訪問請(qǐng)求信號(hào)產(chǎn)生所述重置信號(hào)。另選地，所述重 置電路在作為所述外部訪問信號(hào)的芯片使能信號(hào)處于非啟動(dòng)狀態(tài)的同時(shí) 輸出所述重置信號(hào)。另選地，所述重置電路在提供用于使所述存儲(chǔ)器內(nèi) 核執(zhí)行寫入操作的所述外部訪問信號(hào)的同時(shí)輸出所述重置信號(hào)。由于在 所述定時(shí)器不需要進(jìn)行操作時(shí)重置所述定時(shí)器，所以可靠地避免了所述定時(shí)器發(fā)生誤操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述定時(shí)器具有振蕩器和 計(jì)數(shù)器。該振蕩器響應(yīng)于所述轉(zhuǎn)換測(cè)得信號(hào)而啟動(dòng)，并且產(chǎn)生內(nèi)部時(shí)鐘 信號(hào)。該計(jì)數(shù)器通過對(duì)所述內(nèi)部時(shí)鐘信號(hào)的脈沖數(shù)量進(jìn)行計(jì)數(shù)來測(cè)量所 述預(yù)定時(shí)間，并且在測(cè)量所述預(yù)定時(shí)間之后輸出所述訪問請(qǐng)求信號(hào)。所 述定時(shí)器由振蕩器和計(jì)數(shù)器組合在一起而構(gòu)成，以使得可以容易地高精 度地測(cè)量所述預(yù)定時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，刷新請(qǐng)求電路周期性地輸 出用于刷新所述存儲(chǔ)單元的刷新請(qǐng)求。刷新保持電路保持所述刷新請(qǐng)求。 刷新屏蔽電路在所述存儲(chǔ)器內(nèi)核沒有進(jìn)行操作或所述計(jì)數(shù)器沒有測(cè)量所 述預(yù)定時(shí)間時(shí)，輸出保持在所述刷新保持電路中的刷新請(qǐng)求作為刷新開 始信號(hào)。此外，該刷新屏蔽電路在所述存儲(chǔ)器內(nèi)核正在進(jìn)行操作或所述 計(jì)數(shù)器正在測(cè)量所述預(yù)定時(shí)間時(shí)，禁止輸出所述刷新開始信號(hào)。也就是 說，所述刷新屏蔽電路用作為確定刷新操作與訪問操作之間的優(yōu)先級(jí)的 判優(yōu)電路。這使得可以避免刷新操作與訪問操作之間的沖突。
此外，在測(cè)量所述預(yù)定時(shí)間的過程中，通過禁止啟動(dòng)刷新操作，可 以將訪問操作和刷新操作的開始定時(shí)設(shè)置為在所述預(yù)定時(shí)間的測(cè)量之 后。這使得能夠容易地控制訪問操作與響應(yīng)于隨機(jī)出現(xiàn)的刷新請(qǐng)求而發(fā) 生的刷新操作之間的判優(yōu)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，訪問保持電路保持所述訪 問請(qǐng)求信號(hào)。訪問屏蔽電路在所述存儲(chǔ)器內(nèi)核沒有進(jìn)行操作時(shí)，輸出保 持在所述訪問保持電路中的所述訪問請(qǐng)求信號(hào)作為用于啟動(dòng)存儲(chǔ)器內(nèi)核 的操作的訪問開始信號(hào)。此外，所述訪問屏蔽電路在所述存儲(chǔ)器內(nèi)核進(jìn) 行操作時(shí)，禁止輸出所述訪問開始信號(hào)。也就是說，訪問屏蔽電路用作 為確定刷新操作與訪問操作之間的優(yōu)先級(jí)的判優(yōu)電路。因此可以避免訪 問操作與響應(yīng)于隨機(jī)出現(xiàn)的刷新請(qǐng)求而發(fā)生的刷新操作之間的沖突。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，允許將作為所述外部訪問 信號(hào)的地址信號(hào)僅保持短于所述預(yù)定時(shí)間或長(zhǎng)于單個(gè)讀取操作所需的周 期時(shí)間的時(shí)間。禁止將所述地址信號(hào)保持長(zhǎng)于所述預(yù)定時(shí)間或短于所述周期時(shí)間的時(shí)間。如果將所述地址信號(hào)保持得長(zhǎng)于所述預(yù)定時(shí)間并且短 于所述周期時(shí)間，則存儲(chǔ)器內(nèi)核開始操作。然而，所述地址信號(hào)的保持 時(shí)間短于所述周期時(shí)間，從而輸出數(shù)據(jù)將是無效的。將所述周期時(shí)間設(shè) 置為包括無效的存儲(chǔ)器內(nèi)核操作所花的時(shí)間是對(duì)時(shí)間的浪費(fèi)，因?yàn)闊o效 存儲(chǔ)器內(nèi)核操作對(duì)任何訪問都沒有貢獻(xiàn)。根據(jù)本發(fā)明，能夠禁止無效存 儲(chǔ)器內(nèi)核操作，從而減少了周期時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，禁止端子接收用于禁止所 述定時(shí)器測(cè)量所述預(yù)定時(shí)間的禁止信號(hào)。在提供所述禁止信號(hào)時(shí)，開始 信號(hào)輸出電路響應(yīng)于所述外部訪問信號(hào)的接收強(qiáng)制輸出所述訪問請(qǐng)求信 號(hào)。結(jié)果，安裝有所述半導(dǎo)體存儲(chǔ)器的系統(tǒng)例如可以根據(jù)存儲(chǔ)器內(nèi)核的 實(shí)際操作性能來訪問所述半導(dǎo)體存儲(chǔ)器。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，刷新請(qǐng)求電路周期性地輸 出用于刷新所述存儲(chǔ)單元的刷新請(qǐng)求。刷新保持電路保持所述刷新請(qǐng)求。 在沒有提供所述禁止信號(hào)時(shí)，刷新屏蔽電路輸出保持在所述刷新保持電 路中的刷新請(qǐng)求作為刷新開始信號(hào)。此外，在提供所述禁止信號(hào)時(shí)，該 刷新屏蔽電路禁止輸出所述刷新開始信號(hào)。暫時(shí)禁止響應(yīng)于隨機(jī)出現(xiàn)的 刷新請(qǐng)求的刷新操作使得可以根據(jù)存儲(chǔ)器內(nèi)核的實(shí)際操作性能在最短的 時(shí)間內(nèi)訪問半導(dǎo)體存儲(chǔ)器。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，測(cè)試模式電路在外部端子 連續(xù)接收到多個(gè)具有預(yù)定邏輯值的信號(hào)時(shí)進(jìn)入測(cè)試模式。結(jié)果，可以容 易地使半導(dǎo)體存儲(chǔ)器進(jìn)入測(cè)試模式，而不需要具有專用測(cè)試端子。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，在進(jìn)入測(cè)試模式時(shí)或者進(jìn) 入測(cè)試模式之后，測(cè)試解碼電路可以根據(jù)提供給所述外部端子的信號(hào)的 邏輯值從多種測(cè)試中選擇所要執(zhí)行的測(cè)試。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，寫入屏蔽電路響應(yīng)于在進(jìn) 入所述測(cè)試模式時(shí)提供的寫入使能信號(hào)禁止寫入操作。這可以防止在進(jìn) 入所述測(cè)試模式時(shí)的錯(cuò)誤寫入操作，該錯(cuò)誤寫入操作會(huì)破壞保存在所述 存儲(chǔ)單元中的數(shù)據(jù)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，在測(cè)試模式下，第一測(cè)試電路禁止所述定時(shí)器測(cè)量所述預(yù)定時(shí)間，并且響應(yīng)于所述外部訪問信號(hào)
的接收強(qiáng)制輸出所述訪問請(qǐng)求信號(hào)。因此，可以容易地估算對(duì)存儲(chǔ)器內(nèi)
核的訪問時(shí)間的實(shí)際值。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，在測(cè)試模式下，第二測(cè)試
電路向外部端子輸出一測(cè)量信號(hào)，該測(cè)量信號(hào)表示所述定時(shí)器正在測(cè)量 所述預(yù)定時(shí)間。因此可以容易地測(cè)量所述預(yù)定時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述第二測(cè)試電路具有重 置禁止電路和定時(shí)器輸出電路。重置禁止電路禁止所述定時(shí)器在經(jīng)過所 述預(yù)定時(shí)間之后進(jìn)行重置，以便重復(fù)地測(cè)量所述預(yù)定時(shí)間。所述定時(shí)器 輸出電路根據(jù)所述重置禁止電路的操作接收在每個(gè)預(yù)定時(shí)間輸出的所述 訪問請(qǐng)求信號(hào)，響應(yīng)于第一個(gè)訪問請(qǐng)求信號(hào)輸出所述測(cè)量信號(hào)，并且在 停止輸出所述測(cè)量信號(hào)之前接收所述訪問請(qǐng)求信號(hào)預(yù)定次數(shù)。輸出所述 測(cè)量信號(hào)，直到經(jīng)過了多次預(yù)定時(shí)間。結(jié)果，可以高精度地測(cè)量所述預(yù) 定時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，在測(cè)試模式下，第三測(cè)試 電路響應(yīng)于所述外部訪問信號(hào)強(qiáng)制生成刷新請(qǐng)求。接著，該第三測(cè)試電 路在完成與所述外部訪問信號(hào)相對(duì)應(yīng)的讀取操作時(shí)，根據(jù)所述刷新請(qǐng)求 開始刷新操作。此外，該第三測(cè)試電路響應(yīng)于該刷新操作強(qiáng)制產(chǎn)生讀取 操作請(qǐng)求，并且執(zhí)行讀取操作。通常，當(dāng)在讀取操作過程中發(fā)出刷新請(qǐng) 求時(shí)，出現(xiàn)最差訪問時(shí)間。然而，由于刷新請(qǐng)求是隨機(jī)出現(xiàn)的，所以難 以通過外部控制使半導(dǎo)體存儲(chǔ)器執(zhí)行最差訪問操作。根據(jù)本發(fā)明，該第 三測(cè)試電路可以容易地實(shí)現(xiàn)最差訪問操作，從而測(cè)量最差訪問時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，寫入控制電路響應(yīng)于寫入 使能信號(hào)和第一數(shù)據(jù)使能信號(hào)輸出用于操作存儲(chǔ)器內(nèi)核的第一存儲(chǔ)單元 的第一寫入信號(hào)。該寫入控制電路還響應(yīng)于寫入使能信號(hào)和第二數(shù)據(jù)使 能信號(hào)輸出用于操作存儲(chǔ)器內(nèi)核的第二存儲(chǔ)單元的第二寫入信號(hào)。
ff述第一存儲(chǔ)單元響應(yīng)于所述第一寫入信號(hào)向存儲(chǔ)單元寫入第一寫 入數(shù)據(jù)。所述第二存儲(chǔ)單元響應(yīng)于所述第二寫入信號(hào)向存儲(chǔ)單元寫入第 二寫入數(shù)據(jù)。所述第一和第二存儲(chǔ)單元分別根據(jù)第一和第二寫入信號(hào)彼此獨(dú)立地進(jìn)行操作。結(jié)果，無論什么時(shí)候提供寫入使能信號(hào)以及第一和 第二數(shù)據(jù)使能信號(hào)，所述寫入控制電路只能根據(jù)這些控制信號(hào)在預(yù)定的 定時(shí)輸出第一和第二寫入信號(hào)。換句話說，所述寫入控制電路不需要進(jìn) 行諸如根據(jù)控制信號(hào)的提供定時(shí)來對(duì)寫入操作的開始定時(shí)進(jìn)行偏移的控 制。這使得能夠減小半導(dǎo)體存儲(chǔ)器的電路規(guī)模，并提高所述寫入控制電 路的定時(shí)間余量。結(jié)果，可以減少寫入周期時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，輸入控制電路響應(yīng)于所述 第一和第二寫入信號(hào)分別向所述第一和第二存儲(chǔ)單元輸出所述第一和第
二寫入數(shù)據(jù)。這消除了例如在半導(dǎo)體存儲(chǔ)器上形成用于在向第一存儲(chǔ)單 元寫入數(shù)據(jù)時(shí)禁止向第二存儲(chǔ)單元寫入數(shù)據(jù)的屏蔽邏輯的必要。結(jié)果， 可以減小半導(dǎo)體存儲(chǔ)器的電路規(guī)模。由于不必控制數(shù)據(jù)屏蔽，所以可以 通過減少寫入周期時(shí)間來提髙與寫入操作相關(guān)的電路的定時(shí)余量。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述半導(dǎo)體存儲(chǔ)器具有子 狀態(tài)機(jī)和主狀態(tài)機(jī)。存儲(chǔ)器內(nèi)核具有由于數(shù)據(jù)保持而需要刷新的存儲(chǔ)單 元。刷新控制電路以預(yù)定的時(shí)間間隔產(chǎn)生刷新命令，以刷新所述存儲(chǔ)單 元。
所述子狀態(tài)機(jī)具有就緒狀態(tài)和保留狀態(tài)，其中在沒有提供讀取命令 時(shí)所述子狀態(tài)機(jī)轉(zhuǎn)換到所述就緒狀態(tài)，所述子狀態(tài)機(jī)響應(yīng)于讀取命令從 所述就緒狀態(tài)轉(zhuǎn)換到所述保留狀態(tài)。所述子狀態(tài)機(jī)根據(jù)所述半導(dǎo)體存儲(chǔ) 器內(nèi)部產(chǎn)生的刷新命令以及從外部提供的讀取命令和寫入命令分別發(fā)出 刷新允許、讀取允許和寫入允許，以操作所述存儲(chǔ)器內(nèi)核。
所述主狀態(tài)機(jī)具有空閑狀態(tài)，在該狀態(tài)下，主狀態(tài)機(jī)將所述存儲(chǔ) 器內(nèi)核設(shè)置為非操作狀態(tài)；讀取狀態(tài)，在該狀態(tài)下，主狀態(tài)機(jī)使所述存 儲(chǔ)器內(nèi)核執(zhí)行讀取操作；寫入狀態(tài)，在該狀態(tài)下，主狀態(tài)機(jī)使所述存儲(chǔ) 器內(nèi)核執(zhí)行寫入操作；以及刷新狀態(tài)，在該狀態(tài)下，主狀態(tài)機(jī)使所述存 儲(chǔ)器內(nèi)核執(zhí)行刷新操作。該主狀態(tài)機(jī)根據(jù)所述刷新允許從空閑狀態(tài)轉(zhuǎn)換 到刷新狀態(tài)，從而使所述存儲(chǔ)器內(nèi)核執(zhí)行刷新操作。該主狀態(tài)機(jī)根據(jù)所 述讀取允許從空閑狀態(tài)轉(zhuǎn)換到讀取狀態(tài)，從而使存儲(chǔ)器內(nèi)核執(zhí)行讀取操 作。該主狀態(tài)機(jī)根據(jù)所述寫入允許從空閑狀態(tài)轉(zhuǎn)換到寫入狀態(tài)，從而使存儲(chǔ)器內(nèi)核執(zhí)行寫入操作。
控制半導(dǎo)體存儲(chǔ)器的操作的狀態(tài)機(jī)由直接控制存儲(chǔ)器內(nèi)核的操作的 主狀態(tài)機(jī)和根據(jù)來自存儲(chǔ)器內(nèi)核的操作命令控制內(nèi)部電路的操作的子狀 態(tài)機(jī)組成，從而可以防止?fàn)顟B(tài)機(jī)在結(jié)構(gòu)方面太復(fù)雜。各個(gè)狀態(tài)機(jī)的簡(jiǎn)化 使得能夠?qū)崿F(xiàn)與各個(gè)狀態(tài)機(jī)相對(duì)應(yīng)地形成在半導(dǎo)體存儲(chǔ)器中的控制電路 的簡(jiǎn)單結(jié)構(gòu)。結(jié)果，可以減少半導(dǎo)體存儲(chǔ)器的電路設(shè)計(jì)所花費(fèi)的時(shí)間。
通常，存儲(chǔ)器內(nèi)核往往普遍用于多種類型的半導(dǎo)體存儲(chǔ)器。這里， 控制存儲(chǔ)器內(nèi)核的操作的主狀態(tài)機(jī)與幾乎相同的控制電路相對(duì)應(yīng)，因此， 可以將以前設(shè)計(jì)的控制電路用于它們。也就是說，可以通過僅設(shè)計(jì)與命 令輸入規(guī)范相關(guān)的新的子狀態(tài)機(jī)來實(shí)現(xiàn)新的半導(dǎo)體存儲(chǔ)器的開發(fā)。這使 得可以縮短半導(dǎo)體存儲(chǔ)器的開發(fā)周期以及降低其開發(fā)成本，因?yàn)閮H需要 對(duì)子狀態(tài)機(jī)集中進(jìn)行驗(yàn)證。相反，如果狀態(tài)機(jī)是一體機(jī)，則需要區(qū)分哪 些部分是可轉(zhuǎn)用的，哪些部分是需要重新生成的，這會(huì)加長(zhǎng)狀態(tài)機(jī)驗(yàn)證 所花費(fèi)的時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述子狀態(tài)機(jī)在響應(yīng)于讀 取命令轉(zhuǎn)換為保留狀態(tài)之后預(yù)定時(shí)間發(fā)出讀取允許，并且從保留狀態(tài)轉(zhuǎn) 換到就緒狀態(tài)。所述主狀態(tài)機(jī)響應(yīng)于讀取允許從空閑狀態(tài)轉(zhuǎn)換到讀取狀 態(tài)，以進(jìn)行讀取操作。當(dāng)所述子狀態(tài)機(jī)在保留狀態(tài)接收到新的讀取命令 時(shí)，所述子狀態(tài)機(jī)響應(yīng)于所述讀取命令重置所述保留狀態(tài)，并且轉(zhuǎn)換到 新的保留狀態(tài)，以再次測(cè)量所述預(yù)定時(shí)間。這樣，在以短于預(yù)定時(shí)間間 隔的時(shí)間間隔提供的讀取命令的情況下，存儲(chǔ)器內(nèi)核不進(jìn)行操作。因此 防止了在以存儲(chǔ)器內(nèi)核無法正確地進(jìn)行操作的時(shí)間間隔提供讀取命令時(shí) 存儲(chǔ)器內(nèi)核的誤操作。結(jié)果，具有需要刷新的存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器
可以使用與靜態(tài)RAM相同的定時(shí)規(guī)范進(jìn)行操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，所述子狀態(tài)機(jī)在保留狀態(tài) 下接收刷新命令，并且在經(jīng)過預(yù)定時(shí)間之后發(fā)出讀取允許和刷新允許。 在響應(yīng)于讀取允許的讀取操作之后，主狀態(tài)機(jī)響應(yīng)于刷新允許從空閑狀 態(tài)轉(zhuǎn)換到刷新狀態(tài)，以進(jìn)行刷新操作。這樣，當(dāng)在保留狀態(tài)下提供刷新 命令時(shí)，可以以高于刷新操作的優(yōu)先級(jí)進(jìn)行讀取操作。結(jié)果，可以縮短從提供讀取命令到輸出所讀取的數(shù)據(jù)的時(shí)間(讀取訪問時(shí)間)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，當(dāng)在經(jīng)過預(yù)定時(shí)間之前在 保留狀態(tài)下連續(xù)接收到刷新命令和新的讀取命令時(shí)，所述子狀態(tài)機(jī)發(fā)出 刷新允許，重置保留狀態(tài)并且轉(zhuǎn)換到新的保留狀態(tài)。所述主狀態(tài)機(jī)響應(yīng) 于刷新允許從空閑狀態(tài)轉(zhuǎn)換到刷新狀態(tài)，以進(jìn)行刷新操作。這樣，當(dāng)在 保留狀態(tài)下連續(xù)提供刷新命令和新的讀取命令時(shí)，優(yōu)先執(zhí)行刷新操作。 由于可以在保留周期內(nèi)進(jìn)行刷新操作，所以可以隱藏來自外部系統(tǒng)的刷 新周期。也就是說，具有需要刷新的半導(dǎo)體單元的半導(dǎo)體存儲(chǔ)器可以執(zhí)
行與靜態(tài)RAM相同的操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，當(dāng)在經(jīng)過預(yù)定時(shí)間之前在 保留狀態(tài)下接收到寫入命令時(shí)，所述子狀態(tài)機(jī)發(fā)出寫入允許并且轉(zhuǎn)換到 就緒狀態(tài)。所述主狀態(tài)機(jī)響應(yīng)于寫入允許從空閑狀態(tài)轉(zhuǎn)換到寫入狀態(tài)， 以進(jìn)行寫入操作。結(jié)果，在存儲(chǔ)器內(nèi)核處于空閑狀態(tài)時(shí)，響應(yīng)于寫入命 令立即進(jìn)行寫入操作。 —
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，主狀態(tài)機(jī)可以僅從空閑狀 態(tài)轉(zhuǎn)換到刷新狀態(tài)、讀取狀態(tài)和寫入狀態(tài)。由此，當(dāng)在刷新狀態(tài)、讀取 狀態(tài)和寫入狀態(tài)中的任何一種狀態(tài)下發(fā)出了讀取允許、刷新允許或?qū)懭?允許時(shí)，主狀態(tài)機(jī)在存儲(chǔ)器內(nèi)核完成其操作之后首先轉(zhuǎn)換到空閑狀態(tài)， 然后轉(zhuǎn)換到新的狀態(tài)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，當(dāng)在就緒狀態(tài)下接收到刷 新命令時(shí)，所述子狀態(tài)機(jī)保持就緒狀態(tài)并且發(fā)出刷新允許。所述主狀態(tài) 機(jī)響應(yīng)于刷新允許從空閑狀態(tài)轉(zhuǎn)換到刷新狀態(tài)，以進(jìn)行刷新操作。這樣， 在存儲(chǔ)器內(nèi)核處于空閑狀態(tài)時(shí)，響應(yīng)于刷新命令，立即執(zhí)行刷新操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，當(dāng)在保留狀態(tài)下連續(xù)接收 到刷新命令和等待命令時(shí)，所述子狀態(tài)機(jī)發(fā)出刷新允許并且從保留狀態(tài) 轉(zhuǎn)換到就緒狀態(tài)。所述主狀態(tài)機(jī)響應(yīng)于刷新允許從空閑狀態(tài)轉(zhuǎn)換到刷新 狀態(tài)，以進(jìn)行刷新操作。這樣，當(dāng)在保留狀態(tài)下提供刷新命令和等待命 令時(shí)，優(yōu)先進(jìn)行刷新操作。在就緒狀態(tài)下，在經(jīng)過預(yù)定時(shí)間之后開始與 讀取命令相對(duì)應(yīng)的讀取操作。在就緒狀態(tài)下開始刷新操作使得可以隱藏來自外部系統(tǒng)的刷新周期。
寫入操作需要直到寫入數(shù)據(jù)的接收定時(shí)的規(guī)范(半導(dǎo)體存儲(chǔ)器的定 時(shí)規(guī)范)。同時(shí)，可以根據(jù)半導(dǎo)體存儲(chǔ)器的內(nèi)部狀態(tài)設(shè)置從接收寫入數(shù)據(jù) 到開始寫入操作的時(shí)間。這樣，可以在刷新操作之后執(zhí)行與在刷新操作 期間提供的寫入命令相對(duì)應(yīng)的寫入操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一方面，當(dāng)在就緒狀態(tài)下接收到寫 入命令時(shí)，所述子狀態(tài)機(jī)保持就緒狀態(tài)并且發(fā)出寫入允許。所述主狀態(tài) 機(jī)響應(yīng)于寫入允許從空閑狀態(tài)轉(zhuǎn)換到寫入狀態(tài)，以進(jìn)行寫入操作。結(jié)果， 在存儲(chǔ)器內(nèi)核處于空閑狀態(tài)時(shí)，響應(yīng)于寫入命令，立即進(jìn)行寫入操作。


圖1表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第一實(shí)施例的方框圖； 圖2是表示圖1的輸入電路的細(xì)節(jié)的電路圖； 圖3是表示圖1的邊沿檢測(cè)電路的細(xì)節(jié)的電路圖； 圖4是表示圖1的地址鎖存電路的細(xì)節(jié)的電路圖； 圖5是表示圖1的重置電路和設(shè)置電路的細(xì)節(jié)的電路圖； 圖6是表示圖1的定時(shí)器的細(xì)節(jié)的電路圖； 圖7是表示圖1的刷新控制電路的細(xì)節(jié)的電路圖； 圖8是表示圖1的主動(dòng)控制電路的細(xì)節(jié)的電路圖； 圖9是表示圖1的內(nèi)核操作控制電路的細(xì)節(jié)的電路圖； 圖10是表示圖1的測(cè)試模式電路的細(xì)節(jié)的電路圖； 圖11是表示圖1的測(cè)試模式電路的細(xì)節(jié)的電路圖； 圖12是表示圖1的測(cè)試模式電路的細(xì)節(jié)的電路圖； 圖13是表示本發(fā)明的基本操作的時(shí)序圖； 圖14是表示在讀取操作中定時(shí)器的操作的時(shí)序圖； 圖15是表示在讀取操作中存儲(chǔ)器內(nèi)核的操作的時(shí)序圖； 圖16是表示在滿足周期時(shí)間的情況下的讀取操作的時(shí)序圖； 圖17是表示寫入操作的概況的時(shí)序圖； 圖18是表示刷新操作的概況的時(shí)序圖；圖19是表示在讀取操作中的保持時(shí)間期間出現(xiàn)刷新請(qǐng)求的示例的 時(shí)序圖20是表示在保持時(shí)間期間出現(xiàn)刷新請(qǐng)求的另一示例的時(shí)序圖； 圖21是表示在保持時(shí)間期間出現(xiàn)刷新請(qǐng)求的另一示例的時(shí)序圖； 圖22是表示正好在寫入操作中的/WE信號(hào)的上升沿之前出現(xiàn)刷新請(qǐng)
求的示例的時(shí)序圖23是表示正好在寫入操作中的/WE信號(hào)的上升沿之后出現(xiàn)刷新請(qǐng)
求的示例的時(shí)序圖24是表示依次執(zhí)行滿足保持時(shí)間的讀取操作、寫入操作和讀取操
作的示例的時(shí)序圖25是表示將FCRAM從正常操作模式轉(zhuǎn)換為測(cè)試模式的方法的時(shí)序
圖26是表示測(cè)試TES64的概況的時(shí)序圖27是表示測(cè)試TES65的概況的時(shí)序圖28是表示測(cè)試TES03的概況的時(shí)序圖29是表示在FCRAM中實(shí)際發(fā)生的最差訪問操作的時(shí)序圖30是表示在FCRAM的定時(shí)規(guī)范發(fā)生變化時(shí)的最差訪問時(shí)間的時(shí)序
圖31是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第二實(shí)施例的方框圖32是表示圖31的重置電路的細(xì)節(jié)的電路圖33是表示圖31的定時(shí)器的細(xì)節(jié)的電路圖34是表示圖31的刷新控制電路的細(xì)節(jié)的電路圖35是表示根據(jù)第二實(shí)施例的讀取操作的概況的時(shí)序圖36是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第三實(shí)施例的方框圖； 圖37是表示根據(jù)第三實(shí)施例的寫入操作的示例的時(shí)序圖； 圖38是表示根據(jù)第三實(shí)施例的寫入操作的另一示例的時(shí)序圖； 圖39是表示根據(jù)第三實(shí)施例的寫入操作的另一示例的時(shí)序圖； 圖40是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第四實(shí)施例的方框圖41是根據(jù)第四實(shí)施例的FCRAM的狀態(tài)轉(zhuǎn)換圖；圖42是表示在讀取操作中存儲(chǔ)器內(nèi)核的操作的時(shí)序圖； 圖43是表示在連續(xù)提供讀取命令的情況下,FCRAM的操作的時(shí)序圖; 圖44是表示在保留狀態(tài)下出現(xiàn)刷新命令的情況下，F(xiàn)CRAM的操作的 時(shí)序圖45是表示在保留狀態(tài)下出現(xiàn)刷新命令的情況下，F(xiàn)CRAM的操作的 時(shí)序圖46是表示在保留狀態(tài)下出現(xiàn)寫入命令的情況下，F(xiàn)CRAM的操作的 時(shí)序圖47是表示在保留狀態(tài)下提供寫入命令并且隨后出現(xiàn)刷新命令的 情況下，F(xiàn)CRAM的操作的時(shí)序圖48是表示在保留狀態(tài)下提供寫入命令并且在寫入操作期間出現(xiàn) 刷新命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖49是表示在保留狀態(tài)下依次寫入命令和提供滿足保持時(shí)間的讀 取命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖50是表示在保留狀態(tài)下提供寫入命令，然后出現(xiàn)刷新命令并且提 供滿足保持時(shí)間的讀取命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖51是表示在保留狀態(tài)下提供寫入命令和滿足保持時(shí)間的讀取命 令，并且在寫入操作期間出現(xiàn)刷新命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖52是表示在讀取操作中并且在保留狀態(tài)下出現(xiàn)刷新命令的情況 下，F(xiàn)CRAM的操作的時(shí)序圖53是表示在讀取操作中并且在保留狀態(tài)下出現(xiàn)刷新命令的情況 下，F(xiàn)CRAM的另一種操作的時(shí)序圖54是表示在保留狀態(tài)下出現(xiàn)刷新命令的情況下，F(xiàn)CRAM的另一種 操作的時(shí)序圖55是表示在讀取操作中并且在保留狀態(tài)下出現(xiàn)刷新命令，并且隨 后提供滿足保持時(shí)間的讀取命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖； 圖56是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第五實(shí)施例的方框圖； 圖57是根據(jù)第五實(shí)施例的FCRAM的狀態(tài)轉(zhuǎn)換圖； 圖58是表示在保留狀態(tài)下提供寫入命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖59是表示在保留狀態(tài)下依次提供刷新命令(SRTZ)和寫入命令 (WR0)的情況下，F(xiàn)CRAM的操作的時(shí)序圖60是表示在保留狀態(tài)下提供寫入命令并且在寫入操作過程中出 現(xiàn)刷新命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖61是表示在保留狀態(tài)下依次提供寫入命令和滿足保持時(shí)間的讀 取命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖62是表示在保留狀態(tài)下出現(xiàn)刷新命令，然后提供寫入命令并且提 供滿足保持時(shí)間的讀取命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖63是表示在保留狀態(tài)下提供寫入命令和滿足保持時(shí)間的讀取命 令并且在寫入操作過程中出現(xiàn)刷新命令的情況下，F(xiàn)CRAM的操作的時(shí)序 圖；以及
圖64是表示在保留狀態(tài)下出現(xiàn)滿足保持時(shí)間的刷新命令，然后提供 寫入命令的情況下，F(xiàn)CRAM的操作的時(shí)序圖。
具體實(shí)施例方式
在下文中，將參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說明。
圖1表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第一實(shí)施例。在這些附圖中，各 條粗線均表示由多根線組成的信號(hào)線。這些附圖中的雙圓表示外部端子。 以"/"開始的信號(hào)和以"X"結(jié)束的信號(hào)是負(fù)邏輯信號(hào)。以"Z"結(jié)束的 信號(hào)是正邏輯信號(hào)。以"PZ"結(jié)束的信號(hào)是作為正脈沖信號(hào)輸出的信號(hào)。 在下面的說明中，可能會(huì)對(duì)信號(hào)名稱進(jìn)行簡(jiǎn)寫，例如將"芯片使能信號(hào) /CE"簡(jiǎn)寫為"/CE信號(hào)"。
采用CMOS工藝在硅基底上將該半導(dǎo)體存儲(chǔ)器形成為時(shí)鐘異步FCRAM (快速周期RAM (Fast Cycle RAM))。 FCRAM是具有DRAM存儲(chǔ)器內(nèi)核和 SRAM接口的擬SRAM。
FCRAM具有輸入電路10、邊沿檢測(cè)電路12、地址鎖存電路14、重置 電路16、設(shè)置電路18、定時(shí)器20、刷新控制電路22、主動(dòng)控制電路24、 內(nèi)核操作控制電路26、存儲(chǔ)器內(nèi)核28、輸入/輸出控制電路30、輸入/輸出電路32和測(cè)試模式電路34。圖l僅示出了基本信號(hào)。將在圖2中以 及后面詳細(xì)說明輸入到各個(gè)電路塊/從各個(gè)電路塊輸出的信號(hào)。
輸入電路10接收芯片使能信號(hào)/CE、地址信號(hào)AD、寫入使能信號(hào)/WE、 輸出使能信號(hào)/0E、低位字節(jié)信號(hào)/LB和高位字節(jié)信號(hào)/UB，這些信號(hào)是從 外部端子提供的。根據(jù)所接收的信號(hào)，輸入電路10輸出內(nèi)部芯片使能信 號(hào)CEX、內(nèi)部地址信號(hào)ADZ、測(cè)試地址信號(hào)TAZ、讀取信號(hào)RDZ、寫入信 號(hào)WTZ、內(nèi)部輸出使能信號(hào)OEX等。芯片使能信號(hào)/CE、地址信號(hào)AD和寫 入使能信號(hào)/WE是用于使存儲(chǔ)器內(nèi)核28執(zhí)行讀取操作或?qū)懭氩僮鞯耐獠?訪問信號(hào)。注意，本發(fā)明也可應(yīng)用于提供有兩個(gè)芯片使能信號(hào)/CEl和/CE2 的FC麵。
當(dāng)邊沿檢測(cè)電路12檢測(cè)到內(nèi)部地址信號(hào)ADZ或內(nèi)部芯片使能信號(hào) CEX的轉(zhuǎn)換邊沿時(shí)，邊沿檢測(cè)電路12輸出地址轉(zhuǎn)換信號(hào)ATDPZ (轉(zhuǎn)換測(cè) 得信號(hào))。
地址鎖存電路14對(duì)內(nèi)部地址信號(hào)ADZ和刷新地址信號(hào)RFAZ進(jìn)行鎖 存，并且將所鎖存的兩個(gè)信號(hào)中的任何一個(gè)作為鎖存地址信號(hào)RAX輸出， 其中刷新地址信號(hào)RFAZ是由刷新控制電路22中的刷新地址計(jì)數(shù)器生成 的。
重置電路16響應(yīng)于地址轉(zhuǎn)換信號(hào)ATDPZ輸出定時(shí)器設(shè)置信號(hào)HTSZ。 在讀取操作中，重置電路16響應(yīng)于地址轉(zhuǎn)換信號(hào)ATDFZ或來自定時(shí)器20 的保持終止信號(hào)HTPZ輸出定時(shí)器重置信號(hào)HTRPZ。在寫入操作中，將定 時(shí)器重置信號(hào)HTRPZ固定為高電平。設(shè)置電路18響應(yīng)于定時(shí)器設(shè)置信號(hào) HTSZ輸出定時(shí)器設(shè)置信號(hào)HTSPZ。
當(dāng)定時(shí)器20接收到定時(shí)器重置信號(hào)HTRPZ時(shí),對(duì)其內(nèi)部進(jìn)行初始化， 而當(dāng)其接收到定時(shí)器設(shè)置信號(hào)HTSPZ時(shí)，開始工作。在寫入操作期間將 定時(shí)器重置信號(hào)HTRPZ固定為高電平，以使定時(shí)器20不工作。在定時(shí)器 20開始工作之后預(yù)定時(shí)間輸出用于啟動(dòng)讀取操作的保持終止信號(hào)HTPZ。 通過這種方式，在地址信號(hào)AD或芯片使能信號(hào)/CE發(fā)生變化之后預(yù)定時(shí) 間(保持時(shí)間)輸出該保持終止信號(hào)HTPZ。
刷新控制電路22包括自刷新定時(shí)器(刷新請(qǐng)求電路)，并且該刷新控制電路22根據(jù)用于使自刷新定時(shí)器周期性輸出的刷新請(qǐng)求(稍后將在 圖7中見到的自刷新信號(hào)SRTZ)輸出刷新請(qǐng)求信號(hào)RREQZ和刷新開始信 號(hào)REFPZ。在內(nèi)核信號(hào)C0REZ的輸出期間和保持終止信號(hào)HTPZ的輸出期 間屏蔽刷新開始信號(hào)REFPZ的輸出，其中該內(nèi)核信號(hào)COREZ表示存儲(chǔ)器 內(nèi)核28正在進(jìn)行操作。
當(dāng)主動(dòng)控制電路24接收到表示請(qǐng)求開始讀取操作的保持終止信號(hào) HTPZ時(shí)，主動(dòng)控制電路24輸出用于請(qǐng)求進(jìn)行讀取操作的讀取開始信號(hào) RACTPZ。也就是說，保持終止信號(hào)HTPZ是操作存儲(chǔ)器內(nèi)核28的訪問請(qǐng) 求信號(hào)。當(dāng)主動(dòng)控制電路24接收到表示請(qǐng)求開始寫入操作的寫入信號(hào)WTZ 時(shí)，主動(dòng)控制電路24輸出寫入開始信號(hào)WACTPZ。在內(nèi)核信號(hào)COREZ和刷 新請(qǐng)求信號(hào)RREQZ的輸出期間屏蔽RACTPZ信號(hào)和WACTPZ信號(hào)的輸出， 其中內(nèi)核信號(hào)C0REZ表示存儲(chǔ)器內(nèi)核28正在進(jìn)行操作。
當(dāng)內(nèi)核操作控制電路26接收到RACTPZ信號(hào)、WACTPZ信號(hào)和REFPZ 信號(hào)中的任何一個(gè)時(shí)，內(nèi)核操作控制電路26輸出內(nèi)核信號(hào)C0REZ和內(nèi)核 操作信號(hào)RASZ。內(nèi)核信號(hào)COREZ的有效期表示存儲(chǔ)器內(nèi)核28正在進(jìn)行操 作。內(nèi)核操作控制電路26響應(yīng)于RACTPZ信號(hào)和WACTPZ信號(hào)分別輸出讀 取信號(hào)READZ和寫入信號(hào)WRITEZ。
存儲(chǔ)器內(nèi)核28具有以矩陣方式排列的多個(gè)易失性存儲(chǔ)單元MC、與 該存儲(chǔ)單元MC相連的多個(gè)字線WL和多個(gè)位線BL、以及與位線BL相連的 多個(gè)讀出放大器SA。存儲(chǔ)單元MC與普通的DRAM存儲(chǔ)單元相同，它們分 別具有用于以充電的形式保存數(shù)據(jù)的電容器和設(shè)置在該電容器與位線BL 之間的傳遞晶體管。傳遞晶體管的柵極與字線WL相連。
存儲(chǔ)器內(nèi)核28響應(yīng)于內(nèi)核操作信號(hào)RASZ而開始操作，并且根據(jù)鎖 存地址信號(hào)RAX選擇字線WL。通過選擇字線WL,執(zhí)行讀取操作、寫入操 作和刷新操作中的任何一種操作。具體地說，當(dāng)存儲(chǔ)器內(nèi)核28接收到RASZ 信號(hào)和READZ信號(hào)時(shí)，存儲(chǔ)器內(nèi)核28進(jìn)行讀取操作，當(dāng)存儲(chǔ)器內(nèi)核28 接收到RASZ信號(hào)和WRITEZ信號(hào)時(shí)，存儲(chǔ)器內(nèi)核28進(jìn)行寫入操作，當(dāng)存 儲(chǔ)器內(nèi)核28僅接收到RASZ信號(hào)(READZ信號(hào)和WRITEZ信號(hào)未被激活) 時(shí)，存儲(chǔ)器內(nèi)核28進(jìn)行刷新操作。在讀取操作、寫入操作和刷新操作中
21任何一種操作之后，存儲(chǔ)器內(nèi)核28執(zhí)行預(yù)充電操作，以將位線BL重置 為預(yù)定電壓。該預(yù)充電操作是自動(dòng)執(zhí)行的，無需接收外部命令。
在讀取操作中，輸入/輸出控制電路30將所讀取的數(shù)據(jù)從存儲(chǔ)器內(nèi) 核28傳送到輸入/輸出電路32。在寫入操作中，輸出/輸出控制電路30 將通過輸入/輸出電路32提供的寫入數(shù)據(jù)從外部傳送給存儲(chǔ)器內(nèi)核28。
輸入/輸出電路32通過外部端子接收寫入數(shù)據(jù)，并且向外部端子輸 出所讀取的數(shù)據(jù)。該輸入/輸出電路32還將來自測(cè)試模式電路34的保持 測(cè)量信號(hào)HTMZ輸出給數(shù)據(jù)端子DQ的最低有效位。
測(cè)試模式電路34根據(jù)通過外部端子和輸入電路10提供的信號(hào)使 FCRAM進(jìn)入測(cè)試模式，并且輸出用于進(jìn)行內(nèi)部測(cè)試的測(cè)試控制信號(hào)TESZ (例如，稍后描述的TES64Z、 TES65Z和TES03Z)。在進(jìn)入用于測(cè)量保持 周期的測(cè)試模式(測(cè)試TES65)的情況下，測(cè)試模式電路34用作為第二 領(lǐng)lj電路，用于向數(shù)據(jù)端子DQ輸出保持測(cè)量信號(hào)HTMZ，該保持測(cè)量信號(hào) HTMZ表示定時(shí)器20正在測(cè)量保持時(shí)間。
圖2表示圖1中所示的輸入電路10的細(xì)節(jié)。形成多個(gè)以虛線表示的 框(例如10d)。輸入電路10具有分別用于接收/CE信號(hào)、/0E信號(hào)、/WE 信號(hào)和地址信號(hào)AD的CE緩沖器10a、 OE緩沖器10b、 WE緩沖器10c和 地址緩沖器10d。
CE緩沖器10a輸出/CE信號(hào)作為CEX信號(hào)。由于CE緩沖器10a沒有 由任何其它信號(hào)選通，所以CEX信號(hào)直接隨/CE信號(hào)的改變而變化。當(dāng) CEX信號(hào)為低電平時(shí)，OE緩沖器10b進(jìn)行操作，并且輸出/0E信號(hào)作為 OEX信號(hào)。
當(dāng)CEX信號(hào)為低電平時(shí)，WE緩沖器10c進(jìn)行操作，并且輸出WTZ信 號(hào)或RDZ信號(hào)。當(dāng)在寫入操作中提供/WE信號(hào)時(shí)，與/WE信號(hào)(具有低電 平周期的負(fù)脈沖信號(hào))同步地輸出WTZ信號(hào)(具有高電平周期的正脈沖 信號(hào))。在讀取操作中，根據(jù)高電平的/WE信號(hào)將RDZ信號(hào)保持為高電平。 WE緩沖器10c的DELAY1表示延遲電路。該延遲電路DELAY1防止由于/WE 信號(hào)的噪聲而導(dǎo)致WTZ信號(hào)輸出。具體地說，當(dāng)WE緩沖器10c接收到脈 沖寬度小于或等于延遲電路DELAY1的延遲時(shí)間的/WE信號(hào)時(shí)，將不產(chǎn)生WTZ信號(hào)。順便說一下，在后續(xù)的圖中，將多個(gè)延遲電路表示為DELAYn (n為整數(shù))。
地址緩沖器10d具有鎖存器10e、定時(shí)反相器10f 、鎖存器10g和選 通電路10h。當(dāng)CEX信號(hào)為低電平時(shí)，鎖存器10e接收地址信號(hào)AD,并 且當(dāng)CEX信號(hào)為高電平時(shí)，鎖存AD信號(hào)。當(dāng)WTZ信號(hào)為低電平時(shí)，定時(shí) 反相器10f導(dǎo)通，從而將AD信號(hào)傳送給鎖存器10g。也就是說，定時(shí)反 相器10f在寫入使能信號(hào)/WE為高電平的期間導(dǎo)通。輸出傳送給鎖存器 10g的AD信號(hào)作為地址信號(hào)ADZ。鎖存器10g與WTZ信號(hào)的上升沿同步 地鎖存地址信號(hào)AD。也就是說，鎖存器10g僅在寫入操作中鎖存地址信 號(hào)AD。當(dāng)WTZ信號(hào)為高電平時(shí)，選通電路10h輸出AD信號(hào)作為測(cè)試地址 信號(hào)TAZ。將測(cè)試地址信號(hào)TAZ輸出給測(cè)試模式電路34，并且用作為進(jìn) 入測(cè)試模式、選擇要在測(cè)試模式中進(jìn)行的測(cè)試以及退出測(cè)試模式(進(jìn)入 正常工作模式)時(shí)使用的地址信號(hào)。
圖3表示圖1中所示的邊沿檢測(cè)電路12的細(xì)節(jié)。
邊沿檢測(cè)電路12具有ADZ信號(hào)的邊沿檢測(cè)部分12a、 CEX信號(hào)的邊 沿檢測(cè)部分12b和OR電路12c。邊沿檢測(cè)部分12a具有用于檢測(cè)ADZ信 號(hào)的上升沿的定時(shí)反相器12d和用于檢測(cè)ADZ信號(hào)的下降沿的定時(shí)反相 器12e。當(dāng)邊沿檢測(cè)部分12a檢測(cè)到ADZ信號(hào)的上升沿和下降沿時(shí)，邊沿 檢測(cè)部分12a輸出地址轉(zhuǎn)換信號(hào)ATDZ (正脈沖的ATDOOZ、 ADT01Z、…)。
邊沿檢測(cè)部分12b與CEX信號(hào)的下降沿同步地輸出芯片使能轉(zhuǎn)換信 號(hào)CTDAZ。該邊沿檢測(cè)部分12b還輸出內(nèi)部芯片使能信號(hào)CTDRZ，該內(nèi)部 芯片使能信號(hào)CTDRZ具有與CEX信號(hào)相同的邏輯。該CTDRZ信號(hào)作用為 定時(shí)器20的重置信號(hào)。
OR電路12c輸出地址轉(zhuǎn)換信號(hào)ATDZ和芯片使能轉(zhuǎn)換信號(hào)CTDAZ的 多個(gè)位中的任意一位作為地址轉(zhuǎn)換信號(hào)ATDPZ。在圖中，0R電路12c接 收地址轉(zhuǎn)換信號(hào)ATDZ的五位，而實(shí)際上其接收與外部地址端子相同數(shù)量 的地址轉(zhuǎn)換信號(hào)ATDZ位。
圖4表示圖1中所示的地址鎖存電路14的細(xì)節(jié)。
地址鎖存電路14具有鎖存器部分14a、 14b、 14c、 14d和14e以及開關(guān)14f 。鎖存器部分14a在從刷新控制電路22的自刷新定時(shí)器周期性 地輸出的自刷新信號(hào)SRTZ的高電平期間接收RFAZ信號(hào)，并且與SRTZ信 號(hào)的下降沿同步地鎖存RFAZ信號(hào)。與用于啟動(dòng)刷新操作的刷新開始信號(hào) REFPZ同步地輸出所鎖存的RFAZ信號(hào)。用于產(chǎn)生SRTZ信號(hào)和REFPZ信號(hào) 的電路將會(huì)在稍后看到的圖7中進(jìn)行介紹。
鎖存器部分14b是與鎖存器部分14a相同的電路。鎖存器部分14b 在定時(shí)器設(shè)置信號(hào)HTSPZ或測(cè)試控制信號(hào)TEST64Z的高電平期間接收讀 取地址(ADZ信號(hào))，并且與HTSPZ信號(hào)或TEST64Z信號(hào)的下降沿同步地 鎖存該讀取地址。也就是說，當(dāng)HTSPZ信號(hào)或TEST64Z信號(hào)為高電平時(shí)， 鎖存器部分14b將不進(jìn)行任何鎖存操作。與作為用于請(qǐng)求讀取操作的信 號(hào)的RACTZ信號(hào)同步地輸出所鎖存的讀取地址。
鎖存器部分14c是與鎖存器部分14a相同的電路。鎖存器部分14c 在寫入信號(hào)WTZ的高電平期間接收寫入地址(ADZ信號(hào))，并且與WTZ信 號(hào)的下降沿(/WE信號(hào)的上升沿)同步地鎖存該寫入地址(ADZ信號(hào))。 與作為用于請(qǐng)求寫入操作的信號(hào)的WACTZ信號(hào)同步地輸出所鎖存的寫入 地址。
鎖存器部分14d與RACTZ信號(hào)或WACTZ信號(hào)的下降沿同步地鎖存鎖 存器部分14b或鎖存器部分14c的輸出電平。當(dāng)用于啟動(dòng)讀取操作的讀 取開始信號(hào)RACTZ或用于啟動(dòng)寫入操作的寫入開始信號(hào)WACTZ為高電平 時(shí)，開關(guān)14f導(dǎo)通，從而將鎖存器部分14d的輸出連接到鎖存器部分14e。 該鎖存器部分14e與REFPZ信號(hào)、RACTPZ信號(hào)和WACTPZ信號(hào)中的任何一 個(gè)信號(hào)的下降沿同步地鎖存鎖存器部分14a的輸出或者鎖存器部分14d 的輸出。鎖存在鎖存器部分14e中的地址信號(hào)用作為行地址信號(hào)，用于 選擇存儲(chǔ)器內(nèi)核28的字線WL。
圖5表示圖1中所示的重置電路16和設(shè)置電路18的細(xì)節(jié)。 重置電路16具有OR電路16a和AND電路16b。當(dāng)?shù)刂忿D(zhuǎn)換信號(hào) ATDPZ、內(nèi)部芯片使能信號(hào)CTDRZ、保持終止信號(hào)HTPZ和寫入信號(hào)WTZ中 的任何一個(gè)信號(hào)為高電平時(shí)，該OR電路16a輸出定時(shí)器重置信號(hào)HTRPZ。 注意，通過在執(zhí)行測(cè)試TES65時(shí)變?yōu)楦唠娖降臏y(cè)試控制信號(hào)TES65Z來屏
24蔽保持終止信號(hào)HTPZ。這樣，在執(zhí)行測(cè)試TES65的測(cè)試模式中，將不會(huì) 輸出定時(shí)器重置信號(hào)HTRPZ。也就是說，重置電路16也用作為重置禁止 電路(第二測(cè)試電路)，用于禁止定時(shí)器20在經(jīng)過保持時(shí)間之后進(jìn)行重 置。這里，如稍后所述，定時(shí)器20在每一次經(jīng)過保持時(shí)間時(shí)都輸出保持 終止信號(hào)HTPZ。
當(dāng)測(cè)試控制信號(hào)TES64Z為低電平時(shí)，AND電路16b輸出地址轉(zhuǎn)換信 號(hào)ATDPZ作為定時(shí)器設(shè)置信號(hào)HTSZ。該AND電路16b用作為第一測(cè)試電 路，用于使用在執(zhí)行測(cè)試TES64時(shí)變?yōu)楦唠娖降臏y(cè)試控制信號(hào)TES64Z來 屏蔽地址轉(zhuǎn)換信號(hào)ATDPZ，并且輸出低電平的定時(shí)器設(shè)置信號(hào)HTSZ來禁 止定時(shí)器20的操作。
設(shè)置電路18與定時(shí)器重置信號(hào)HTSZ (正脈沖)的下降沿同步地輸 出定時(shí)器設(shè)置信號(hào)HTSPZ。也就是說，始終在輸出定時(shí)器重置信號(hào)HTRPZ 之后輸出定時(shí)器重置信號(hào)HTRPZ。這防止了向圖6中所示的定時(shí)器20的 觸發(fā)電路20f的設(shè)置端子和重置端子同時(shí)提供信號(hào)。結(jié)果，防止了定時(shí) 器20誤操作。
圖6表示圖1中所示的定時(shí)器20的細(xì)節(jié)。
定時(shí)器20具有時(shí)鐘發(fā)生電路20a、三個(gè)1位計(jì)數(shù)器20b、 20c和20d 以及保持輸出電路20e。時(shí)鐘發(fā)生電路20a具有觸發(fā)電路20f和振蕩器 20g，該振蕩器20g的操作由觸發(fā)器20f的輸出進(jìn)行控制。與定時(shí)器設(shè)置 信號(hào)HTSPZ的上升沿同步地設(shè)置觸發(fā)電路20f,并且與定時(shí)器重置信號(hào) HTRPZ或啟動(dòng)器信號(hào)STTZ的上升沿同步地重置觸發(fā)電路20f 。當(dāng)對(duì)觸發(fā) 電路20f進(jìn)行設(shè)置時(shí)，振蕩器20g開始工作，從而產(chǎn)生了內(nèi)部時(shí)鐘信號(hào) HTOSCZ,該內(nèi)部時(shí)鐘信號(hào)HTOSCZ的周期為延遲電路DELAY6的延遲時(shí)間 的兩倍。而且，當(dāng)對(duì)觸發(fā)電路20f進(jìn)行重置時(shí)，振蕩器20g停止工作。 啟動(dòng)器信號(hào)STTZ是下述的信號(hào)當(dāng)FCRAM通電時(shí)，該信號(hào)變?yōu)楦唠娖筋A(yù) 定時(shí)間。邏輯電路21g輸出保持信號(hào)H0LDZ,該保持信號(hào)HOLDZ表示振蕩 器20g正在進(jìn)行操作(正在測(cè)量保持時(shí)間)。
1位計(jì)數(shù)器20b是一普通電路，因此省略對(duì)其的詳細(xì)說明。三個(gè)1 位計(jì)數(shù)器20b、 20c和20d串聯(lián)連接，以構(gòu)成一個(gè)3位計(jì)數(shù)器，分別輸出進(jìn)位信號(hào)HTCOZ、 HTC1Z和HTC2Z。在接收到定時(shí)器重置信號(hào)HTRPZ時(shí)重 置l位計(jì)數(shù)器20b、 20c和20d。
保持輸出電路20e具有檢測(cè)電路20h和選擇器20i。當(dāng)檢測(cè)電路20h 檢測(cè)到所有的進(jìn)位信號(hào)HTCOZ、 HTC1Z和HTC2Z都變成高電平時(shí)，檢測(cè)電 路20h向選擇器20i輸出低電平的保持測(cè)得信號(hào)HDET。通過該保持測(cè)得 信號(hào)HDET自重置檢測(cè)電路20h的觸發(fā)電路，從而在經(jīng)過延遲電路DELAY7 的延遲時(shí)間之后，保持測(cè)得信號(hào)HDET變?yōu)榈碗娖?。?dāng)測(cè)試控制信號(hào)TES64Z 為低電平(在正常操作模式下)時(shí)，檢測(cè)器20i與保持測(cè)得信號(hào)HDET同 步地輸出保持終止信號(hào)HTPZ。也就是說，l位計(jì)數(shù)器20b、 20c和20d以 及保持輸出電路20e用作為通過對(duì)內(nèi)部時(shí)鐘信號(hào)HTOSCZ的脈沖數(shù)量進(jìn)行 計(jì)數(shù)來測(cè)量保持時(shí)間的計(jì)數(shù)器，并且在經(jīng)過保持時(shí)間之后輸出保持終止 信號(hào)HTPZ。此外，當(dāng)選擇器20i接收到在執(zhí)行測(cè)試TES64 (不測(cè)量保持 時(shí)間的測(cè)試模式)時(shí)變?yōu)楦唠娖降目刂茰y(cè)試信號(hào)TES64Z時(shí)，用作為用于 與地址轉(zhuǎn)換信號(hào)ATDPZ同步地強(qiáng)制輸出保持終止信號(hào)HTPZ (訪問請(qǐng)求信 號(hào))的第一測(cè)試電路。
順便說一下，時(shí)鐘發(fā)生電路20a的延遲電路DELAY6可以由具有引信 (fuse)的可調(diào)延遲電路構(gòu)成，從而可以根據(jù)引信編程來改變可調(diào)延遲 電路的延遲時(shí)間。
圖7表示圖1中所示的刷新控制電路22的細(xì)節(jié)。
刷新控制電路22具有脈沖發(fā)生電路22a和刷新開始電路22b。脈沖 發(fā)生電路22a與周期性地從自刷新定時(shí)器輸出的自刷新信號(hào)SRTZ (刷新 請(qǐng)求信號(hào))的上升沿同步地輸出自刷新信號(hào)SRTPZ。
刷新開始電路22b具有第一保持電路22c (刷新保持電路)、第二保 持電路22d和屏蔽電路22e。與自刷新信號(hào)SRTPZ或自刷新信號(hào)TSRTZ的 上升沿同步地設(shè)置第一保持電路22c的觸發(fā)電路，并且在刷新開始信號(hào) REFPZ的上升沿之后預(yù)定時(shí)間重置第一保持電路22c的觸發(fā)電路。設(shè)置觸 發(fā)電路將刷新請(qǐng)求信號(hào)RREQZ變?yōu)楦唠娖?。自刷新信?hào)TSRTZ是在稍后 描述的測(cè)試TES03期間與保持終止信號(hào)HTPZ同步輸出的刷新請(qǐng)求信號(hào)。 也就是說，刷新開始電路22b還用作為用于開始與響應(yīng)于讀取請(qǐng)求強(qiáng)制輸出的刷新請(qǐng)求(TSRTZ信號(hào))相對(duì)應(yīng)的刷新操作的第三測(cè)試電路。
第一保持電路22c的輸出通過延遲電路DELAY9和NAND門與第二保 持電路22d的設(shè)置端子相連。當(dāng)屏蔽信號(hào)RMSKX為高電平時(shí)，NAND門將 第一保持電路22c的輸出電平發(fā)送給第二保持電路22d，而當(dāng)該屏蔽信號(hào) RMSKX為低電平時(shí)，屏蔽第一保持電路22c的輸出電平向第二保持電路 22d的傳送。
在設(shè)置第一保持電路22c的觸發(fā)電路之后經(jīng)過延遲電路DELAY9的延 遲時(shí)間，設(shè)置第二保持電路22d的觸發(fā)電路。對(duì)該觸發(fā)電路進(jìn)行的設(shè)置 將用于啟動(dòng)刷新操作的刷新開始信號(hào)REFPZ變?yōu)楦唠娖健Ｔ谒⑿麻_始信 號(hào)REFPZ的上升沿之后經(jīng)過延遲電路DELAY10的延遲時(shí)間，重置第二保 持電路22d的觸發(fā)電路。對(duì)該觸發(fā)電路進(jìn)行的重置將刷新請(qǐng)求信號(hào)REFPZ 改變?yōu)榈碗娖?。也就是說，第二保持電路22d還用作為脈沖發(fā)生電路。
由于第二保持電路22d的設(shè)置定時(shí)(從出現(xiàn)刷新請(qǐng)求到開始刷新操 作)由延遲電路DELAY9進(jìn)行了延遲，所以在同時(shí)出現(xiàn)寫入請(qǐng)求和刷新請(qǐng) 求時(shí)，優(yōu)先于刷新操作進(jìn)行寫入操作。也就是說，通過延遲電路DELAY9 優(yōu)先于刷新操作進(jìn)行寫入操作。更具體地，將延遲電路DELAY9的延遲時(shí) 間設(shè)置得長(zhǎng)于或等于從寫入請(qǐng)求信號(hào)WACTZ到產(chǎn)生內(nèi)核信號(hào)C0REZ的時(shí) 間，從而避免由于寫入操作于刷新操作之間的沖突而導(dǎo)致的誤操作。
屏蔽電路22e在保持終止信號(hào)HTPZ和內(nèi)核信號(hào)C0REZ為高電平的期 間將屏蔽信號(hào)RMSKX變?yōu)榈碗娖?。此外，?dāng)刷新請(qǐng)求信號(hào)RREQZ為低電 平時(shí)，該屏蔽電路22e與保持信號(hào)HOLDZ的上升沿同步地設(shè)置其觸發(fā)電 路，并且當(dāng)刷新請(qǐng)求信號(hào)RREQZ為高電平時(shí)，與保持信號(hào)H0LDZ的下降 沿同步地重置觸發(fā)電路。觸發(fā)電路的設(shè)置與重置分別將屏蔽信號(hào)RMSKX 改變?yōu)榈碗娖胶透唠娖?。而且，在第一保持電?2c保持刷新請(qǐng)求之后 (=刷新請(qǐng)求信號(hào)RREQZ變?yōu)楦唠娖?，通過保持信號(hào)H0LDZ禁止激活屏 蔽信號(hào)RMSKX。也就是說，與三輸入N0R門的輸出相連的NAND門用作為 刷新屏蔽電路，該刷新屏蔽電路在存儲(chǔ)器內(nèi)核28正在進(jìn)行操作并且正在 測(cè)量保持時(shí)間時(shí)禁止輸出刷新開始信號(hào)REFPZ，并且在存儲(chǔ)器內(nèi)核28未 進(jìn)行操作以及沒有測(cè)量保持時(shí)間，并且由第一保持電路22c保持了刷新請(qǐng)求時(shí)，允許刷新開始信號(hào)REFPZ的輸出。
圖8表示圖1中所示的主動(dòng)控制電路24的細(xì)節(jié)。主動(dòng)控制電路24 具有主動(dòng)生成電路24a、主動(dòng)輸出控制電路24b和寫入控制電路24c。
主動(dòng)生成電路24a輸出保持終止信號(hào)HTPZ作為正常操作中的讀取請(qǐng) 求信號(hào)RACTZ (訪問請(qǐng)求信號(hào))，并且在測(cè)試模式下(當(dāng)TES65Z信號(hào)為高 電平時(shí))將讀取請(qǐng)求信號(hào)RACTZ固定為低電平。當(dāng)寫入禁止信號(hào)WAPCTLX 為低電平時(shí)，主動(dòng)生成電路24a還與寫入信號(hào)WTZ的下降沿(寫入使能 信號(hào)/WE的上升沿)同步地輸出寫入請(qǐng)求信號(hào)WACTZ (訪問請(qǐng)求信號(hào))。 也就是說，主動(dòng)生成電路24a用作為用于與/WE信號(hào)的有效周期的結(jié)束同 步地輸出寫入請(qǐng)求信號(hào)WACTZ的寫入控制電路。當(dāng)寫入禁止信號(hào)WAPCTLX 為低電平時(shí)，將寫入請(qǐng)求信號(hào)WACTZ固定為低電平。
主動(dòng)輸出控制電路24b具有觸發(fā)電路24a (訪問保持電路)、NAND門 24e、觸發(fā)電路24f、觸發(fā)電路24g和選通電路24h。觸發(fā)電路24d保持 讀取請(qǐng)求信號(hào)RACTZ、寫入請(qǐng)求信號(hào)WACTZ和在測(cè)試模式下(當(dāng)TES03Z 為高電平時(shí))響應(yīng)于刷新開始信號(hào)REFPZ而輸出的測(cè)試讀取請(qǐng)求信號(hào) TMCTZ中的任何一個(gè)。也就是說，主動(dòng)輸出控制電路24b還用作為用于 開始與在測(cè)試模式下響應(yīng)于刷新操作而輸出的測(cè)試讀取請(qǐng)求信號(hào)TRACTZ 相對(duì)應(yīng)的讀取操作的第三測(cè)試電路。在進(jìn)入測(cè)試模式時(shí)，通過低電平的 寫入禁止信號(hào)TWAPCTLX來屏蔽寫入請(qǐng)求信號(hào)WACTZ向觸發(fā)電路24d和24g 的輸入。也就是說，主動(dòng)輸出控制電路24b還用作為用于禁止響應(yīng)于為 了進(jìn)入測(cè)試模式而提供的/WE信號(hào)執(zhí)行寫入操作的寫入屏蔽電路。
在輸出內(nèi)核信號(hào)COREZ (存儲(chǔ)器內(nèi)核28正在進(jìn)行操作)時(shí)以及在讀 取請(qǐng)求信號(hào)RACTZ為低電平并且輸出刷新請(qǐng)求信號(hào)RREQZ時(shí)，NAND門24e 屏蔽觸發(fā)電路24d到觸發(fā)電路24f的輸出電平傳輸。也就是說，NAND門 24e用作為訪問屏蔽電路，該訪問屏蔽電路在存儲(chǔ)器內(nèi)核28正在進(jìn)行操 作時(shí)，禁止輸出讀取幵始信號(hào)RACTPZ和寫入開始信號(hào)WACTPZ (訪問開始 信號(hào))，而在存儲(chǔ)器內(nèi)核28沒有進(jìn)行操作時(shí)，允許輸出讀取開始信號(hào) RACTPZ和寫入開始信號(hào)WACTPZ。
觸發(fā)電路24f鎖存NAND門24e的輸出。觸發(fā)電路24g在寫入請(qǐng)求信號(hào)WACTZ為低電平時(shí)(讀取操作)輸出低電平，而在寫入請(qǐng)求信號(hào)WACTZ 為高電平(寫入操作)時(shí)輸出高電平。選通電路24h根據(jù)觸發(fā)電路24g 的輸出來輸出讀取開始信號(hào)RACTPZ或?qū)懭腴_始信號(hào)WACTPZ。在對(duì)觸發(fā)電 路24f進(jìn)行設(shè)置之后，延遲與延遲電路DELAY12相同的延遲時(shí)間重置觸 發(fā)電路24d、 24f和24g。
寫入控制電路24c具有觸發(fā)電路24i和24j。在接收到寫入請(qǐng)求信 號(hào)WACTZ時(shí)設(shè)置觸發(fā)電路24i，而當(dāng)其在設(shè)置觸發(fā)電路24j的同時(shí)接收到 預(yù)充電信號(hào)PREDZ時(shí)，對(duì)其進(jìn)行重置。寫入禁止信號(hào)WAPCTLX響應(yīng)于觸 發(fā)電路24i而變?yōu)榈碗娖健Ｔ诖鎯?chǔ)器內(nèi)核28完成了預(yù)充電操作之后輸出 預(yù)充電信號(hào)PREDZ 。
當(dāng)寫入請(qǐng)求信號(hào)WACTZ和WACTPZ都為高電平時(shí)設(shè)置觸發(fā)電路24j， 并且在接收到預(yù)充電信號(hào)PREDZ時(shí)重置觸發(fā)電路24j。通過這種方式，當(dāng) 在完成寫入操作之前提供下一寫入使能信號(hào)/WE時(shí)，寫入控制電路24c禁 止寫入請(qǐng)求信號(hào)WACTZ作為寫入開始信號(hào)WACTPZ輸出。也就是說，避免 了由于/WE信號(hào)的噪聲而導(dǎo)致的誤操作。
圖9表示圖1中所示的內(nèi)核操作控制電路26的細(xì)節(jié)。
內(nèi)核操作控制電路26具有觸發(fā)電路26a、 26b和26c。在接收到刷 新開始信號(hào)REFPZ、讀取開始信號(hào)RACTPZ或?qū)懭腴_始信號(hào)WACTPZ時(shí)設(shè)置 觸發(fā)電路26a，并且輸出表示圖1所示存儲(chǔ)器內(nèi)核28正在進(jìn)行操作的內(nèi) 核信號(hào)C0REZ。在接收到啟動(dòng)器信號(hào)STTZ或預(yù)充電信號(hào)PREDZ時(shí)重置觸 發(fā)電路26a。
在接收到刷新開始信號(hào)REFPZ、讀取開始信號(hào)RACTPZ或?qū)懭腴_始信 號(hào)WACTPZ時(shí)設(shè)置觸發(fā)電路26b ，并且輸出用于使存儲(chǔ)器內(nèi)核28執(zhí)行讀取 操作、寫入操作和刷新操作中的任一操作的內(nèi)核操作信號(hào)RASZ。在接收 到啟動(dòng)器信號(hào)STTZ或表示正在執(zhí)行預(yù)充電操作的預(yù)充電信號(hào)PREZ時(shí)重 置觸發(fā)電路26b。
在接收到讀取開始信號(hào)RACTPZ時(shí)設(shè)置觸發(fā)電路26c，并且輸出用于 控制存儲(chǔ)器內(nèi)核28內(nèi)部的讀取操作的讀取信號(hào)READZ。在接收到刷新開 始信號(hào)REFPZ或?qū)懭腴_始信號(hào)WACTPZ時(shí)重置觸發(fā)電路26c。圖10到12表示圖1中所示的測(cè)試模式電路34的細(xì)節(jié)。本實(shí)施例的 FCRAM具有多種測(cè)試模式，包括與存儲(chǔ)器內(nèi)核28的操作相關(guān)的三種測(cè)試 模式(TES65、 TES64和TES03)。在測(cè)試TES65中，不對(duì)圖1中所示的定 時(shí)器20進(jìn)行重置而是強(qiáng)制地使其保持測(cè)量保持時(shí)間的操作。在測(cè)試TES64 中，強(qiáng)行禁止定時(shí)器20的操作，并且與地址轉(zhuǎn)換信號(hào)ATDPZ同步地產(chǎn)生 保持終止信號(hào)HTPZ。也就是說，與地址轉(zhuǎn)換信號(hào)ATDPZ同步地開始讀取 操作，由此對(duì)存儲(chǔ)器內(nèi)核28進(jìn)行測(cè)量以獲得讀取操作時(shí)間的實(shí)際值。在 測(cè)試TES03中，對(duì)確定FCRAM的周期時(shí)間的最差訪問時(shí)間進(jìn)行測(cè)量。
在圖10中，在測(cè)試模式TES65期間進(jìn)行操作的保持測(cè)量電路34a具 有4位移位寄存器。保持測(cè)量電路34a在第一次接收到保持終止信號(hào)HTPZ 時(shí)將保持測(cè)量信號(hào)HTMZ改變?yōu)楦唠娖?，并且在第四次接收到保持終止信 號(hào)HTPZ時(shí)將保持測(cè)量信號(hào)HTMZ改變?yōu)榈碗娖健＝Y(jié)果，保持測(cè)量信號(hào)HTMZ 的高電平周期是定時(shí)器周期的三倍。也就是說，保持測(cè)量電路34a用作 為定時(shí)器輸出電路(第二測(cè)試電路)，用于響應(yīng)于第一個(gè)保持終止信號(hào) HTPZ而輸出保持測(cè)量信號(hào)HTMZ并且當(dāng)其隨后三次接收到保持終止信號(hào) HTPZ時(shí)停止輸出保持測(cè)量信號(hào)HTMZ。
在測(cè)試TES65中，將保持測(cè)試信號(hào)HTMZ的電平輸出到數(shù)據(jù)端子DQ 的最低有效位(DQO)。因此可以使用LSI測(cè)試器使FCRAM進(jìn)入測(cè)試模式， 并且測(cè)量數(shù)據(jù)端子DQ的高電平周期，以估算定時(shí)器20的操作時(shí)間。當(dāng) 圖6中所示的延遲電路DELAY6由具有引信的可變延遲電路構(gòu)成時(shí)，通過 例如根據(jù)各個(gè)制造批次(lot)的訪問時(shí)間的實(shí)際值來調(diào)整測(cè)試過程中的 延遲電路DELAY6的延遲時(shí)間，可以將從地址轉(zhuǎn)換信號(hào)ATDPZ變化時(shí)到存 儲(chǔ)器內(nèi)核28開始讀取操作時(shí)的保持時(shí)間設(shè)置為最佳值。
在測(cè)試TES03期間進(jìn)行操作的刷新控制電路34b (第三測(cè)試電路) 輸出保持終止信號(hào)HTPZ和刷新開始信號(hào)REFPZ，分別作為自刷新信號(hào) TSRTZ和測(cè)試讀取請(qǐng)求信號(hào)TRACTZ。也就是說，在用于估算最差訪問時(shí) 間的測(cè)試TES03中，與從定時(shí)器20輸出的保持終止信號(hào)HTPZ同步地將 刷新請(qǐng)求強(qiáng)行發(fā)送給刷新控制電路22，從而與從刷新控制電路22輸出的 刷新開始信號(hào)REFPZ同步地強(qiáng)行請(qǐng)求進(jìn)行讀取操作。
30在進(jìn)入測(cè)試模式(進(jìn)入信號(hào)TMENTZ為高電平)時(shí)，寫入屏蔽電路 34c將寫入禁止信號(hào)TWAPCTLX改變?yōu)榈碗娖?。TWPACTLX信號(hào)的低電平屏 蔽了向圖8中所示的主動(dòng)輸出控制電路24b提供寫入請(qǐng)求信號(hào)WACTZ。這 防止了存儲(chǔ)器內(nèi)核28響應(yīng)于在進(jìn)入測(cè)試模式時(shí)發(fā)生變化的/WE信號(hào)而開 始寫入操作。從輸出寫入請(qǐng)求信號(hào)WACTZ開始，延遲了延遲電路DELAY13 的延遲時(shí)間后，寫入屏蔽電路34c將寫入禁止信號(hào)TWAPCTLX恢復(fù)為高電 平。
在圖11中，當(dāng)測(cè)試使能信號(hào)TAENZ為高電平時(shí)，測(cè)試地址產(chǎn)生電路 34d進(jìn)行操作，從而接收到通過地址端子AD提供的四位地址信號(hào)TA01Z 一TA04Z，并且產(chǎn)生具有與地址信號(hào)TA01Z—TA04Z相同的邏輯的地址信 號(hào)TA01CZ—TA04CZ以及具有與地址信號(hào)TA01Z—TA04Z相反的邏輯的地 址信號(hào)TA01CX—TA04CX。
測(cè)試進(jìn)入電路34e (如稍后所見的圖12所示)根據(jù)高位字節(jié)信號(hào) /UB(UBBOZ)、低位字節(jié)信號(hào)/LB(LBBOZ)、芯片使能信號(hào)/CE(ClBZ)、輸出 使能信號(hào)(OEBZ)和寫入使能信號(hào)/WE(WEBZ)，將測(cè)試使能信號(hào)TAENZ改 變?yōu)楦唠娖?，并且根?jù)在測(cè)試使能信號(hào)TAENZ為高電平時(shí)提供的地址信 號(hào)TA01CZ—TA04CZ和TA01Z—TA04Z輸出測(cè)試進(jìn)入信號(hào)TMENTPX。
當(dāng)測(cè)試退出電路34f在測(cè)試模式下(在進(jìn)入期間)接收到地址信號(hào) TA01Z—TA04Z的預(yù)定組合時(shí)，或者接收到啟動(dòng)器信號(hào)STTZ時(shí)，測(cè)試退出 電路34f輸出測(cè)試退出信號(hào)TMEXITPZ。
當(dāng)測(cè)試開始電路34g在測(cè)試模式下(在進(jìn)入期間)接收到地址信號(hào) TA01Z—TA04Z的預(yù)定組合時(shí)，測(cè)試開始電路34g輸出用于進(jìn)行預(yù)定測(cè)試 的測(cè)試信號(hào)TESZ (例如TES03Z、 TES64Z和TES65Z)。也就是說，測(cè)試幵 始電路34g用作為用于選擇預(yù)定測(cè)試的測(cè)試解碼電路。當(dāng)測(cè)試開始電路 34g接收到測(cè)試退出信號(hào)MEXITPZ時(shí)，其停止輸出測(cè)試信號(hào)TESZ。
圖12表示圖11中所示的測(cè)試進(jìn)入電路34e的細(xì)節(jié)。
測(cè)試進(jìn)入電路34e具有組合電路34h、在進(jìn)入脈沖信號(hào)ENTPX為低 電平時(shí)激活的地址解碼器34i、 34j和34k、以及通過門電路串聯(lián)連接并 且根據(jù)進(jìn)入脈沖信號(hào)ENTPX進(jìn)行操作的鎖存器34m、 3化和340。當(dāng)高位
31字節(jié)信號(hào)/UB和低位字節(jié)信號(hào)/LB為高電平并且芯片使能信號(hào)/CE、寫入 使能信號(hào)/WE和輸出使能信號(hào)/0E為低電平時(shí)，組合電路34h輸出測(cè)試使 能信號(hào)TAENZ。響應(yīng)于測(cè)試使能信號(hào)TAENZ的輸出而輸出進(jìn)入脈沖信號(hào) E證X。
當(dāng)?shù)刂沸盘?hào)AD1—AD4為"1111"時(shí)，地址解碼器34i輸出高電平。 當(dāng)?shù)刂沸盘?hào)AD1—AD4為"0111"時(shí)，地址解碼器34j輸出高電平。當(dāng)?shù)?址信號(hào)AD1—AD4為"1011"時(shí)，地址解碼器34k輸出高電平。當(dāng)對(duì)/0E 信號(hào)進(jìn)行計(jì)時(shí)時(shí)，地址解碼器34i、 34j和34k進(jìn)行鎖存操作。
鎖存器34m鎖存地址解碼器34i的輸出電平。當(dāng)鎖存器34m中鎖存 了高電平時(shí)，鎖存器34n鎖存地址解碼器34j的輸出電平。當(dāng)鎖存器34n 中鎖存了高電平時(shí)，鎖存器34o鎖存地址解碼器34k的輸出電平。于是， 僅當(dāng)鎖存器34o鎖存了高電平時(shí)，測(cè)試進(jìn)入信號(hào)TMENTPX才在進(jìn)入脈沖 信號(hào)ENTPX的高電平期間變?yōu)榈碗娖?。測(cè)試進(jìn)入信號(hào)TMENTPX變?yōu)榈碗?平使得FCRAM從正常操作模式進(jìn)入測(cè)試模式。也就是說，僅當(dāng)連續(xù)向地 址解碼器34i、 34j和34k提供預(yù)定的地址時(shí)，測(cè)試進(jìn)入電路34e才使得 FCRAM進(jìn)入測(cè)試模式。順便說一下，鎖存器34m、 34n和34o是在加電后 (啟動(dòng)器信號(hào)STTX為高電平)由寫入請(qǐng)求信號(hào)WACTZ初始化的。
在下文中，將對(duì)根據(jù)本發(fā)明的FCRAM的操作進(jìn)行說明。
圖13表示本發(fā)明的基本操作(讀取操作)。
定時(shí)器20測(cè)量比存儲(chǔ)器內(nèi)核28的單次操作時(shí)間(在圖表中以方框 表示)稍長(zhǎng)的保持時(shí)間H0LD。然后，當(dāng)保持時(shí)間HOLD比地址信號(hào)AD的 有效周期和芯片使能信號(hào)/CE的作用周期長(zhǎng)時(shí)，存儲(chǔ)器內(nèi)核28進(jìn)行操作 以執(zhí)行讀取操作。此外，當(dāng)?shù)刂沸盘?hào)AD的有效周期和芯片使能信號(hào)/CE 的作用周期比周期時(shí)間TRC長(zhǎng)時(shí)，存儲(chǔ)器內(nèi)核28的操作變得無效，并且 將無效數(shù)據(jù)輸出到數(shù)據(jù)端子DQ。
當(dāng)?shù)刂稟OO、 A01的有效周期比保持時(shí)間H0LD短(圖13 (a))時(shí)， 存儲(chǔ)器內(nèi)核28不進(jìn)行操作。當(dāng)/0E信號(hào)變?yōu)榈碗娖?圖13 (b))時(shí)，將 無效數(shù)據(jù)輸出到數(shù)據(jù)端子DQ。由于在地址信號(hào)AD的有效周期比保持時(shí)間 HOLD短時(shí)，存儲(chǔ)器內(nèi)核28不會(huì)開始操作，所以即使在讀取周期期間地址信號(hào)AD發(fā)生了變化，也可以防止存儲(chǔ)單元中的數(shù)據(jù)被破壞?？梢詫⒏鶕?jù) 本發(fā)明的FCRAM的接口設(shè)計(jì)成SRAM的接口 ，可以容易地使用FCRAM來替 代SRAM，而無需對(duì)系統(tǒng)進(jìn)行修改。
當(dāng)?shù)刂稟02的有效周期比保持時(shí)間HOLD長(zhǎng)(圖13 (c))時(shí)，存儲(chǔ) 器內(nèi)核28開始進(jìn)行操作(圖13 (d))。然而，由于地址A02的有效周期 比周期時(shí)間TRC短，所以存儲(chǔ)器內(nèi)核28的操作變得無效。地址A03的有 效周期比保持時(shí)間HOLD長(zhǎng)并且比周期時(shí)間TRC長(zhǎng)(圖13 (e))。由此， 將通過存儲(chǔ)器內(nèi)核28的操作而讀取的數(shù)據(jù)作為有效數(shù)據(jù)輸出到數(shù)據(jù)端子 DQ (圖13 (f))。
周期時(shí)間TRC是基于通過測(cè)試TES03估算的最差訪問時(shí)間確定的。 最差訪問時(shí)間的值是存儲(chǔ)器內(nèi)核操作時(shí)間加上前次訪問周期的存儲(chǔ)器內(nèi) 核操作時(shí)間和刷新操作時(shí)間。它幾乎等于存儲(chǔ)器內(nèi)核操作時(shí)間的三倍。
圖14表示讀取操作時(shí)定時(shí)器20的操作。
首先，圖3中所示的邊沿檢測(cè)電路12的邊沿檢測(cè)部分12b與/CE信 號(hào)的下降沿同步地輸出芯片使能轉(zhuǎn)換信號(hào)CTDAZ (圖14 (a))。 OR電路 12c響應(yīng)于CTDAZ輸出地址轉(zhuǎn)換信號(hào)ATDPZ (圖14 (b))。
圖5中所示的重置電路16響應(yīng)于ATDPZ信號(hào)輸出定時(shí)器設(shè)置信號(hào) HTSZ和定時(shí)器重置信號(hào)HTRPZ (圖14 (c))。設(shè)置電路18與HTSZ信號(hào)的 下降沿同步地輸出定時(shí)器設(shè)置信號(hào)HTSPZ (圖14 (d))。
在圖6中所示的定時(shí)器20響應(yīng)于HTSPZ信號(hào)啟動(dòng)振蕩器20g的操作 之前，由HTRPZ對(duì)定時(shí)器20進(jìn)行重置(圖14 (e))。振蕩器20g的操作 對(duì)計(jì)數(shù)器20b、 20c和20d進(jìn)行操縱，從而輸出進(jìn)位信號(hào)HTC0Z、 HTC1Z 和HTC2Z (圖14 (f ))。地址A00在HTC0Z、 HTC1Z和HTC2Z全部變成高 電平之間發(fā)生變化(圖14 (g))。也就是說，由于地址信號(hào)AD的有效周 期不滿足保持時(shí)間HOLD,所以不會(huì)輸出保持終止信號(hào)HTPZ (圖14 (h))。 結(jié)果，將地址AOO的讀取周期視為無效，并且存儲(chǔ)器內(nèi)核28不進(jìn)行操作。
在后續(xù)的周期中，地址信號(hào)AD (A01, A02)的有效周期滿足保持時(shí) 間H0LD，從而輸出保持終止信號(hào)HTPZ (圖14 (i))。于是，存儲(chǔ)器內(nèi)核 28執(zhí)行讀取操作。圖15表示讀取操作時(shí)存儲(chǔ)器內(nèi)核28的操作。在該示例中，與圖14 一樣，地址A0O和A03不滿足保持時(shí)間HOLD，而地址A01和A02滿足保 持時(shí)間HOLD。將省略對(duì)與圖14相同的操作的說明。
在提供地址A01的讀取周期中，響應(yīng)于圖8中所示的保持終止信號(hào) HTPZ輸出讀取請(qǐng)求信號(hào)RACTZ和讀取開始信號(hào)RACTPZ (圖15 (a))。圖 9中所示的內(nèi)核操作控制電路26響應(yīng)于讀取開始信號(hào)RACTPZ輸出內(nèi)核操 作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖15 (b))。存儲(chǔ)器內(nèi)核28響應(yīng)于RASZ 信號(hào)根據(jù)地址A02選擇一字線WL，并且執(zhí)行讀取操作(圖15 (c))。 RASZ 信號(hào)的高電平周期表示字線WL的選定周期。將從存儲(chǔ)單元讀取到位線BL 并且由讀出放大器放大的數(shù)據(jù)傳送給圖1中所示的輸入/輸出控制電路 30。向存儲(chǔ)單元重寫在位線BL上放大的數(shù)據(jù)。
內(nèi)核操作控制電路26響應(yīng)于預(yù)充電信號(hào)PREZ的輸出將RASZ信號(hào)改 變?yōu)榈碗娖?圖15 (d))。通過RASZ信號(hào)的失效使字線WL失效。位線 BL響應(yīng)于預(yù)充電信號(hào)PREZ預(yù)充電到預(yù)定電壓。內(nèi)核操作控制電路26響 應(yīng)于預(yù)充電信號(hào)PREDZ的輸出將COREZ信號(hào)改變?yōu)榈碗娖?圖15 (e))。 于是，存儲(chǔ)器內(nèi)核28完成了讀取操作。
在提供地址A02的讀取周期中，也以與上述相同的方式進(jìn)行讀取操作。
圖16表示滿足周期時(shí)間tRC時(shí)的讀取操作。 一直到存儲(chǔ)器內(nèi)核28 的操作與圖15中的相同。在該示例中，/CE信號(hào)的作用周期和地址信號(hào) AD (AOO)的有效周期比周期時(shí)間tRC長(zhǎng)，因此存儲(chǔ)器內(nèi)核28的操作變 得有效。結(jié)果，在將讀取數(shù)據(jù)傳送給圖1的輸入/輸出電路32之后，降 低/OE信號(hào)，以將讀取的數(shù)據(jù)輸出給數(shù)據(jù)端子DQ。
圖17表示寫入操作的概況。
在/CE信號(hào)的作用周期期間保持地址信號(hào)AD(A00)不變(圖17(a))。 在/CE信號(hào)的作用周期期間/WE信號(hào)變?yōu)榈碗娖?圖17 (b))。圖2中所 示的WE緩沖器10c響應(yīng)于/WE信號(hào)輸出寫入信號(hào)WTZ (圖17 (c))。圖2 中所示的地址緩沖器10d與WTZ信號(hào)的上升沿同步地鎖存地址信號(hào)AD。 結(jié)果，在WTZ信號(hào)的高電平周期期間(在/WE信號(hào)的低電平周期期間)，地址緩沖器10d的定時(shí)反相器10f截止。這樣，即使在寫入操作時(shí)(在 /WE信號(hào)為低電平的周期內(nèi))地址信號(hào)AD發(fā)生變化，也不會(huì)出現(xiàn)地址變 換信號(hào)ATDPZ。
接下來，與/WE信號(hào)的上升沿同步地將寫入數(shù)據(jù)D00提供給數(shù)據(jù)端 子DQ(圖17 (d))。圖8中所示的主動(dòng)控制電路24響應(yīng)于WTZ信號(hào)的下 降沿輸出寫入請(qǐng)求信號(hào)WACTZ (圖17 (e))，并且與WACTZ信號(hào)同步地輸 出寫入開始信號(hào)WACTPZ (圖17 (f))。
圖9中所示的內(nèi)核操作控制電路26響應(yīng)于寫入開始信號(hào)WACTZ輸出 內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖17 (g))。存儲(chǔ)器內(nèi)核28響應(yīng) 于RASZ信號(hào)根據(jù)地址A02選擇一字線WL，并且進(jìn)行寫入操作(圖17(h))。 隨后，內(nèi)核操作控制電路26響應(yīng)于預(yù)充電信號(hào)PREZ的輸出將RASZ信號(hào) 改變?yōu)榈碗娖?圖17 (i))。通過RASZ信號(hào)的失效使該字線WL失效。響 應(yīng)于預(yù)充電信號(hào)PREZ將位線預(yù)充電到預(yù)定電壓。內(nèi)核操作控制電路26 響應(yīng)于預(yù)充電信號(hào)PREDZ的輸出將C0REZ信號(hào)改變?yōu)榈碗娖?圖17( j))。 于是，存儲(chǔ)器內(nèi)核28完成了寫入操作。
圖18表示刷新操作的概況。通過由刷新定時(shí)器以預(yù)定的時(shí)間間隔輸 出的自刷新信號(hào)SRTZ啟動(dòng)刷新操作，其中該刷新定時(shí)器形成在圖1所示 的刷新控制電路22內(nèi)部。
圖7中所示的刷新控制電路22在SRTZ信號(hào)的上升沿之后預(yù)定時(shí)間 輸出刷新開始信號(hào)REFPZ (圖18 (a))。圖9中所示的內(nèi)核操作控制電路 26響應(yīng)于REFPZ信號(hào)輸出內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)C0REZ (圖18 (b))。存儲(chǔ)器內(nèi)核28根據(jù)由刷新地址計(jì)數(shù)器響應(yīng)于RASZ信號(hào)而產(chǎn)生的 刷新地址信號(hào)RFAZ來選擇字線WL，并執(zhí)行刷新操作REF (圖18 (c))。 隨后，與上述讀取操作和寫入操作中 一樣,輸出預(yù)充電信號(hào)PREZ和PREDZ, 以進(jìn)行預(yù)充電操作(圖18 (d)),以完成刷新操作REF。
圖19表示在讀取操作的保持時(shí)間期間出現(xiàn)刷新請(qǐng)求的示例。/CE信 號(hào)和AD信號(hào)如以上看到的圖15中那樣變化。
在用于提供地址AOO的保持時(shí)間的測(cè)量期間出現(xiàn)刷新請(qǐng)求(SRTZ信 號(hào))(圖19 (a))。由于地址A00不滿足保持時(shí)間H0LD，所以在該周期中
35不輸出讀取請(qǐng)求信號(hào)RACTZ (圖19 (b))。圖7中所示的刷新控制電路22 與SRTZ信號(hào)同步地輸出刷新請(qǐng)求信號(hào)RREQZ (圖19 (c))。
刷新控制電路22在保持信號(hào)HOLDZ的輸出期間屏蔽刷新請(qǐng)求信號(hào) RREQZ的輸出。當(dāng)通過從地址AOO改變?yōu)榈刂稟01而重置定時(shí)器20時(shí)， HOLDZ信號(hào)變?yōu)榈碗娖?。刷新控制電?2響應(yīng)于HOLDZ信號(hào)的失效而解 除屏蔽，并且輸出刷新開始信號(hào)REFPZ (圖19 (d))。通過輸出刷新開始 信號(hào)REFPZ來重置刷新請(qǐng)求信號(hào)RREQZ (圖19 (e))。
圖9中所示的內(nèi)核操作控制電路26響應(yīng)于REFPZ信號(hào)輸出內(nèi)核操作 信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖19 (f))。然后，存儲(chǔ)器內(nèi)核28進(jìn)行操 作，以執(zhí)行刷新操作REF (圖19 (g))。將保持時(shí)間HOLD設(shè)置得比存儲(chǔ) 器內(nèi)核28的操作時(shí)間稍長(zhǎng)。由此，確保在地址A01的保持時(shí)間HOLD測(cè) 量過程中完成刷新操作。因此，以與圖15相同的定時(shí)執(zhí)行地址A01和A02 的存儲(chǔ)器內(nèi)核操作。
圖20表示在讀取操作中的保持時(shí)間期間出現(xiàn)滿足保持時(shí)間HOLD的 刷新請(qǐng)求的示例。
刷新控制電路22與SRTZ信號(hào)同步地輸出刷新請(qǐng)求信號(hào)RREQZ (圖 20 (a))。刷新控制電路22在保持信號(hào)HOLDZ的輸出期間屏蔽刷新開始 信號(hào)REFPZ的輸出。由于地址AOO滿足保持時(shí)間HOLD，所以定時(shí)器20輸 出保持終止信號(hào)HTPZ (未示出)。圖8中所示的主動(dòng)控制電路24響應(yīng)于 保持終止信號(hào)HTSPZ輸出讀取請(qǐng)求信號(hào)RACTZ (圖20 (b))。響應(yīng)于RACTZ 信號(hào)的高電平激活主動(dòng)控制電路24的NAND門24e。將保持在觸發(fā)電路 24d中的讀取請(qǐng)求(RACTZ信號(hào))傳送給觸發(fā)電路24f，并且輸出讀取開 始信號(hào)RACTPZ (圖20 (c))。
圖9中所示的內(nèi)核操作控制電路26響應(yīng)于讀取開始信號(hào)RACTPZ輸 出內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖20 (d))。也就是說，在該 示例中，在刷新操作REF之前執(zhí)行與地址AOO相對(duì)應(yīng)的讀取操作(圖20 (e))。在與地址AOO相對(duì)應(yīng)的讀取操作期間，提供下一個(gè)地址AOl,并 且定時(shí)器20開始測(cè)量保持時(shí)間H0LD (圖20 (f))。
內(nèi)核信號(hào)COREZ在讀取操作完成的同時(shí)變?yōu)榈碗娖?圖20 (g))。
36刷新控制電路22響應(yīng)于CORE信號(hào)的失效而解除屏蔽，并且輸出刷新開 始信號(hào)REFPZ (圖20 (h))。響應(yīng)于刷新幵始信號(hào)REF Z的輸出而執(zhí)行刷 新操作REF (圖20 (i))。
在執(zhí)行刷新操作REF的過程中完成保持時(shí)間HOLD的測(cè)量，并且輸出 讀取請(qǐng)求信號(hào)RACTZ (圖20 (j))。在C0REZ信號(hào)的輸出期間使圖8中所 示的主動(dòng)控制電路24的NAND門24e無效。主動(dòng)控制電路24響應(yīng)于由刷 新操作REF的完成而導(dǎo)致的COREZ信號(hào)失效，輸出讀取開始信號(hào)RACTPZ (圖20 (k))。
圖9中所示的內(nèi)核操作控制電路26響應(yīng)于讀取開始信號(hào)RACTPZ輸 出內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖20 (l))。然后，執(zhí)行與地 址信號(hào)A01相對(duì)應(yīng)的讀取操作(圖20 (m))。隨后，執(zhí)行與地址信號(hào)A02 相對(duì)應(yīng)的讀取操作(圖20 (n))。
將保持時(shí)間HOLD設(shè)置得比存儲(chǔ)器內(nèi)核28的操作時(shí)間稍長(zhǎng)。結(jié)果， 即使在連續(xù)的存儲(chǔ)器內(nèi)核28讀取操作期間出現(xiàn)了刷新請(qǐng)求并且該刷新請(qǐng) 求延遲了存儲(chǔ)器內(nèi)核28的操作，也可以在多個(gè)周期內(nèi)消除該延遲。
圖21表示在讀取周期的保持時(shí)間期間出現(xiàn)滿足周期時(shí)間tRC的刷新 請(qǐng)求的示例。
首先，與上面所見的圖20—樣，由于地址A00滿足保持時(shí)間HOLD， 所以輸出保持終止信號(hào)HTPZ (圖21 (a))。響應(yīng)于保持終止信號(hào)HTPZ, 連續(xù)輸出讀取請(qǐng)求信號(hào)RACTZ和RACTPZ (圖21 (b))，并且執(zhí)行讀取操 作(圖21 (c))。
接下來，響應(yīng)于由讀取操作的完成而導(dǎo)致的CORE信號(hào)失效，輸出刷 新開始信號(hào)REFPZ (圖21 (d))。然后，響應(yīng)于刷新開始信號(hào)REFPZ的輸 出執(zhí)行刷新操作REF (圖21 (e))。
圖22表示恰在寫入操作中的/WE信號(hào)的上升沿之前出現(xiàn)刷新請(qǐng)求 (SRTZ信號(hào))的示例。
首先，響應(yīng)于SRTZ信號(hào)輸出刷新請(qǐng)求信號(hào)RREQZ (圖22 (a))。這 里，存儲(chǔ)器內(nèi)核28不進(jìn)行操作，并且不對(duì)保持時(shí)間HOLD進(jìn)行測(cè)量。因 此，圖7中所示的刷新控制電路22在RREQZ信號(hào)之后延遲預(yù)定的時(shí)間輸出刷新開始信號(hào)REFPZ (圖22 (b))。然后，在寫入操作之前執(zhí)行刷新操 作REF (圖22 (c))。
在C0REZ信號(hào)的輸出期間使圖8中所示的主動(dòng)控制電路24的NAND 門24e無效。主動(dòng)控制電路24響應(yīng)于由刷新操作REF的完成而導(dǎo)致的 COREZ信號(hào)的失效，輸出寫入開始信號(hào)WACTPZ (圖22 (d))。
圖9中所示的內(nèi)核操作控制電路26響應(yīng)于寫入開始信號(hào)WACTPZ輸 出內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖22 (e))。然后，執(zhí)行與地 址A00相對(duì)應(yīng)的寫入操作(圖22 (f))。
圖23表示恰在寫入操作中的/WE信號(hào)的上升沿之后出現(xiàn)刷新請(qǐng)求 (SRTZ信號(hào))的示例。
在該示例中，在刷新請(qǐng)求信號(hào)RREQZ之前將寫入請(qǐng)求信號(hào)WACTZ提 供給主動(dòng)控制電路24 (圖8)。因此，主動(dòng)控制電路24輸出寫入開始信 號(hào)WACTZ (圖23 (a))。然后，在刷新操作REF之前執(zhí)行寫入操作(圖23 (b))。
圖7中所示的刷新控制電路22響應(yīng)于由寫入操作而導(dǎo)致的C0REZ信 號(hào)的失效來解除屏蔽，并且輸出刷新開始信號(hào)REFPZ (圖23 (c))。然后， 執(zhí)行刷新操作REF (圖23 (d))。
圖24表示連續(xù)執(zhí)行滿足保持時(shí)間HOLD的讀取操作、寫入操作和讀 取操作并且在第一次讀取操作的保持時(shí)間期間出現(xiàn)刷新請(qǐng)求的示例。
與地址AOO相對(duì)應(yīng)的讀取操作以及刷新操作與上面所見的圖20中的 相同，從而省略對(duì)其的說明。在刷新操作REF期間/WE信號(hào)變?yōu)楦唠娖剑?并且輸出寫入請(qǐng)求信號(hào)WACTZ (圖24 (a))。與圖22中一樣，圖8所示 的主動(dòng)控制電路24響應(yīng)于由刷新操作REF的完成而導(dǎo)致的C0REZ信號(hào)的 失效，輸出寫入開始信號(hào)WACTPZ (圖24 (b))。然后，響應(yīng)于寫入開始 信號(hào)WACTPZ輸出內(nèi)核操作信號(hào)RASZ和內(nèi)核信號(hào)COREZ (圖24 (c))，并 且執(zhí)行與地址A01相對(duì)應(yīng)的寫入操作(圖24 (d))。
在刷新操作和寫入操作期間提供地址A02之后的保持時(shí)間HOLD內(nèi)， 輸出讀取請(qǐng)求信號(hào)RACTZ (圖24 (e))。這里，存儲(chǔ)器內(nèi)核28正在執(zhí)行 寫入操作。從而主動(dòng)控制電路24響應(yīng)于由寫入操作的完成而導(dǎo)致的C0REZ信號(hào)的失效，輸出讀取開始信號(hào)RACTPZ (圖24 (f))。然后，執(zhí)行與地 址信號(hào)A02相對(duì)應(yīng)的讀取操作(圖24 (g))。
圖25表示將FCRAM從正常操作模式(等待模式)轉(zhuǎn)換為測(cè)試模式的 方法。
在將/CE信號(hào)和/WE信號(hào)保持為低電平以及將/UB信號(hào)和/LB信號(hào)保 持為高電平的狀態(tài)下，F(xiàn)CRAM對(duì)/0E信號(hào)計(jì)時(shí)三次，并且向地址端子AD 連續(xù)提供表示預(yù)定邏輯值KEY1、 KEY2和KEY3的4位地址信號(hào)AD1—AD4， 由此進(jìn)入測(cè)試模式。在該實(shí)施例中，固是"llll"， KEY2是"0m"， 而KEY3是"1011"。當(dāng)圖12中所示的測(cè)試進(jìn)入電路34e接收到正確的KEYl、 KEY2和KEY3時(shí)，將測(cè)試進(jìn)入信號(hào)TMENTPX改變?yōu)榈碗娖健?br> 隨后，圖11中所示的測(cè)試開始電路34g接收與第四/0E信號(hào)同步提 供的測(cè)試碼CODE(預(yù)定的邏輯值)，并激活與該測(cè)試碼CODE相對(duì)應(yīng)的測(cè)試 信號(hào)TESZ。例如，測(cè)試開始電路34g激活測(cè)試信號(hào)TES64Z，以執(zhí)行測(cè)試 TES64。
此外，如果測(cè)試碼CODE是用于退出測(cè)試模式的代碼，則圖ll中所 示的測(cè)試退出電路34f輸出測(cè)試退出信號(hào)TMEXITPZ。然后，F(xiàn)CRAM從測(cè) 試模式轉(zhuǎn)換為正常操作模式。
圖26表示測(cè)試TES64的概況。當(dāng)使用LSI測(cè)試器在測(cè)試模式下執(zhí)行 測(cè)試TES64時(shí)，可以估算存儲(chǔ)器內(nèi)核28的操作時(shí)間的實(shí)際值。
在測(cè)試TES64中，定時(shí)器20的振蕩器20g在讀取操作中不進(jìn)行操作， 并且由保持輸出電路20e響應(yīng)于地址轉(zhuǎn)換信號(hào)ATDPZ生成保持終止信號(hào) HTPZ (圖26 (a))。響應(yīng)于該保持終止信號(hào)HTPZ，連續(xù)輸出讀取請(qǐng)求信 號(hào)RACTZ和RACTPZ (圖26 (b))，并且執(zhí)行讀取操作(圖26 (c))。也就 是說，測(cè)試TES64可以估算存儲(chǔ)器內(nèi)核28的讀取操作時(shí)間的實(shí)際值。由 于可以估算該實(shí)際值，所以可以確定定時(shí)器20的振蕩器20g是否具有最 佳周期。
圖27表示測(cè)試TES65的概況。當(dāng)使用LSI測(cè)試器在測(cè)試模式下執(zhí)行 測(cè)試TES65時(shí)，可以測(cè)量保持時(shí)間H0LD。
首先，在轉(zhuǎn)換為測(cè)試模式(測(cè)試TES65)之后，將/CE信號(hào)改變?yōu)榈碗娖?圖27 (a))。由于/CE信號(hào)的變化，而輸出地址轉(zhuǎn)換信號(hào)ATDPZ (圖 27 (b))。響應(yīng)于該地址轉(zhuǎn)換信號(hào)ATDPZ輸出定時(shí)器重置信號(hào)HTRPZ (圖 27 (c))，以重置圖6中所示的定時(shí)器20。還響應(yīng)于該地址轉(zhuǎn)換信號(hào)ATDPZ 輸出定時(shí)器開始信號(hào)HTSPZ,從而定時(shí)器20開始工作。
在測(cè)試TES65中，圖8中所示的主動(dòng)控制電路24的主動(dòng)生成電路 24a響應(yīng)于表示滿足保持時(shí)間HOLD的保持終止信號(hào)HTPZ，屏蔽讀取請(qǐng)求 信號(hào)RACTZ的輸出。也就是說，即使輸出了保持終止信號(hào)HTPZ，也不執(zhí) 行讀取操作。此外，圖5中所示的重置電路16接收測(cè)試控制信號(hào)TES65Z 的高電平，并且響應(yīng)于保持終止信號(hào)HTPZ屏蔽定時(shí)器重置信號(hào)HTRPZ的 輸出。結(jié)果，定時(shí)器20保持操作而不進(jìn)行重置。結(jié)果，定時(shí)器20在每 一次達(dá)到保持時(shí)間HOLD時(shí)輸出保持終止信號(hào)HTPZ。
圖10中所示的保持測(cè)量電路34a在接收到保持終止信號(hào)HTPZ四次 時(shí)將保持測(cè)量信號(hào)HTMZ改變?yōu)楦唠娖?圖27 (e))。保持測(cè)量信號(hào)HTMZ 例如強(qiáng)制數(shù)據(jù)端子DQ的最低有效位(DQO)輸出高電平(圖27 (f))。通 過LSI測(cè)試器測(cè)量數(shù)據(jù)端子DQO的高電平周期，由此使得能夠?qū)Χ〞r(shí)器 20的操作時(shí)間進(jìn)行估算。結(jié)果，結(jié)合前面的測(cè)試TES64的估算結(jié)果，可 以容易地評(píng)價(jià)保持時(shí)間HOLD是否最佳。
圖28表示測(cè)試TES03的概況。當(dāng)使用LSI測(cè)試器在測(cè)試模式下執(zhí)行 測(cè)試TES03時(shí)，可以測(cè)量出讀取操作的最差訪問時(shí)間。最差訪問時(shí)間是 在讀取請(qǐng)求之后執(zhí)行與前次讀取請(qǐng)求相對(duì)應(yīng)的內(nèi)核操作以及與刷新請(qǐng)求 相應(yīng)的內(nèi)核操作的情形下的訪問時(shí)間。在測(cè)試TES03中，在FCRAM內(nèi)部 自動(dòng)進(jìn)行這些操作。
在測(cè)試TES03中，在轉(zhuǎn)換為測(cè)試模式之前，例如，將互反數(shù)據(jù)寫入 與地址AOO相對(duì)應(yīng)的存儲(chǔ)單元以及其它存儲(chǔ)單元。此外，預(yù)先進(jìn)入測(cè)試 TES64，以使得可以開始讀取操作，而無需在訪問.請(qǐng)求中等待保持時(shí)間 HOLD。
首先，在轉(zhuǎn)換為測(cè)試模式(測(cè)試TES64、 TES03)之后，將/CE信號(hào) 改變?yōu)榈碗娖?圖28 (a))。由于/CE信號(hào)的變化，而輸出地址轉(zhuǎn)換信號(hào) ATDPZ (圖28 (b))。響應(yīng)于地址轉(zhuǎn)換信號(hào)ATDPZ，輸出定時(shí)器重置信號(hào)HTRPZ (圖28 (c))，從而重置圖6中所示的定時(shí)器20。然而，由于進(jìn)入 了測(cè)試TES64，所以不輸出定時(shí)器開始信號(hào)HTSPZ。結(jié)果，定時(shí)器20不 進(jìn)行操作并且不輸出保持信號(hào)HOLDZ。
隨后，如圖26中那樣連續(xù)輸出讀取請(qǐng)求信號(hào)RACTZ和MCTPZ (圖 28 (d))。然后，執(zhí)行與地址AOO相對(duì)應(yīng)的讀取操作(圖28 (e))。
圖10中所示的測(cè)試模式電路34的刷新控制電路34b響應(yīng)于保持終 止信號(hào)HTPZ輸出自刷新信號(hào)TSRTZ(圖28(f ))。也就是說，在測(cè)試TES03 中，響應(yīng)于讀取請(qǐng)求強(qiáng)制產(chǎn)生刷新請(qǐng)求。圖22中所示的刷新控制電路22 響應(yīng)于自刷新信號(hào)TSRTZ輸出刷新請(qǐng)求信號(hào)RREQZ (圖28 (g))。
此外，圖1中所示的輸入/輸出控制電路30接收自刷新信號(hào)TSRTZ， 并且使來自存儲(chǔ)器內(nèi)核28的讀取數(shù)據(jù)反相(invert)。由輸入/輸出電路 32鎖存該反相讀取數(shù)據(jù)(反相數(shù)據(jù))，并且將其輸出到數(shù)據(jù)端子DQ (圖 28 (h))。
在與地址AOO相對(duì)應(yīng)的存儲(chǔ)器內(nèi)核28的操作之后，刷新控制電路 22響應(yīng)于內(nèi)核信號(hào)COREZ的下降沿輸出刷新開始信號(hào)REFPZ(圖28(i))。 然后，在讀取操作之后開始刷新操作(圖28 (j))。
此外，刷新控制電路34b響應(yīng)于刷新開始信號(hào)REFPZ輸出測(cè)試讀取 請(qǐng)求信號(hào)TRACTZ (圖28 (k))。結(jié)果，在刷新操作之后，圖8中所示的 主動(dòng)控制電路24響應(yīng)于內(nèi)核信號(hào)COREZ的下降沿輸出讀取幵始信號(hào) RACTPZ (圖28 (l))。然后，再次執(zhí)行與地址A00相對(duì)應(yīng)的讀取操作(圖 28 (m))。
響應(yīng)于測(cè)試讀取請(qǐng)求信號(hào)TRACTZ,輸入/輸出控制電路30停止對(duì)來 自存儲(chǔ)器內(nèi)核28的讀取數(shù)據(jù)進(jìn)行反相。由此將從存儲(chǔ)器內(nèi)核28讀取的 數(shù)據(jù)作為有效數(shù)據(jù)輸出給數(shù)據(jù)端子DQ (圖28 (n))。然后，LSI測(cè)試器測(cè) 量從/CE信號(hào)的下降沿到輸出有效數(shù)據(jù)的時(shí)間，由此估算FCRAM的最差訪 問時(shí)間。
圖29表示在FCRAM中實(shí)際發(fā)生的最差訪問操作。 在該示例中，在與滿足保持時(shí)間HOLD而不是最差訪問時(shí)間(=周期 時(shí)間)的讀取請(qǐng)求相對(duì)應(yīng)的存儲(chǔ)器內(nèi)核28的操作開始之前，出現(xiàn)刷新請(qǐng)
41求。然后，執(zhí)行滿足周期時(shí)間的讀取操作。這里，F(xiàn)CRAM根據(jù)與圖28中 所示的測(cè)試TES03相同的定時(shí)進(jìn)行操作。如該圖所示，最差訪問時(shí)間tAA 的值是由讀取操作產(chǎn)生的內(nèi)核操作時(shí)間tRC (內(nèi)核)加上由刷新操作產(chǎn)生 的內(nèi)核操作時(shí)間tRC (內(nèi)核)以及由最終的讀取操作產(chǎn)生的地址訪問時(shí)間 tRAC。順便說一下，圖20中所示的與地址A01相對(duì)應(yīng)的讀取操作也是最 差訪問操作。
圖30表示改變FCRAM的定時(shí)規(guī)范時(shí)的最差訪問時(shí)間。
在該示例中，在請(qǐng)求比該訪問時(shí)間長(zhǎng)的讀取訪問(地址A01)時(shí)間 T2之前，始終插入比保持時(shí)間HOLD短的地址信號(hào)AD (地址A00)時(shí)間 Tl。此外，在讀取訪問時(shí)，禁止保持比時(shí)間Tl長(zhǎng)并且比時(shí)間T2短的地 址信號(hào)AD。也就是說，當(dāng)存儲(chǔ)器內(nèi)核28進(jìn)行操作時(shí)，始終將讀取數(shù)據(jù)輸 出給數(shù)據(jù)端子DQ。這里，由于存儲(chǔ)器內(nèi)核28不進(jìn)行與地址A00相對(duì)應(yīng)的 操作，所以可以通過單個(gè)內(nèi)核操作來減少最差訪問時(shí)間。
如上所述，根據(jù)本實(shí)施例，在從接收到用于進(jìn)行讀取操作的訪問請(qǐng) 求開始經(jīng)過保持時(shí)間HOLD (比內(nèi)核操作時(shí)間長(zhǎng))之后開始讀取操作。這 樣，當(dāng)?shù)刂沸盘?hào)AD或芯片使能信號(hào)/CE在短時(shí)間內(nèi)發(fā)生變化時(shí)，可以防 止存儲(chǔ)器內(nèi)核28響應(yīng)于該變化而進(jìn)行操作。結(jié)果，可以防止存儲(chǔ)器內(nèi)核 28誤操作，并且防止保存在存儲(chǔ)單元中的數(shù)據(jù)被破壞。
此外，由于存儲(chǔ)器內(nèi)核28在經(jīng)過保持時(shí)間HOLD之后才進(jìn)行操作， 所以可以消除關(guān)于地址信號(hào)AD的保持時(shí)間的限制。這使得可以將FCRAM 的接口設(shè)計(jì)為SRAM接口。結(jié)果，這便于在使用SRAM的系統(tǒng)中替換FCRAM (擬SMM)。換句話說，可以減少替換FCRAM所需的系統(tǒng)調(diào)整需要的工時(shí)。 此外，可以降低由于替換FCRAM而出現(xiàn)問題的可能性。
當(dāng)邊沿檢測(cè)電路12檢測(cè)到地址信號(hào)AD和芯片使能信號(hào)/CE的轉(zhuǎn)換 邊沿時(shí)，開始測(cè)量保持時(shí)間H0LD。結(jié)果，可以響應(yīng)于AD信號(hào)和/CE信號(hào) 的變化可靠地測(cè)量保持時(shí)間H0LD。
設(shè)置電路18在從重置電路16輸出定時(shí)器重置信號(hào)HTRPZ之后輸出 定時(shí)器設(shè)置信號(hào)HTSPZ。結(jié)果，可以確保在啟動(dòng)之前重置定時(shí)器20，從 而始終可以正確地測(cè)量保持時(shí)間H0LD。在芯片使能信號(hào)/CE的無效周期內(nèi)以及在寫入使能信號(hào)/WE的有效 周期內(nèi)，在輸出地址轉(zhuǎn)換信號(hào)ATDPZ時(shí)輸出用于重置定時(shí)器20的重置信 號(hào)HTRPZ。由于在不需要定時(shí)器20進(jìn)行操作時(shí)重置定時(shí)器20，所以可以 可靠地避免定時(shí)器20的誤操作。
由于定時(shí)器20由組合在一起的振蕩器20g以及計(jì)數(shù)器20b、 20c、 20d和20e構(gòu)成，所以可以容易地高精度測(cè)量保持時(shí)間H0LD。此外，可 以通過切換光掩?；?qū)嵤┮烹娐穪砣菀椎卣{(diào)整保持時(shí)間H0LD。
刷新控制電路22作為用于建立刷新操作和讀取操作之間的優(yōu)先關(guān) 系的判優(yōu)電路進(jìn)行操作，并且當(dāng)存儲(chǔ)器內(nèi)核28正在進(jìn)行操作時(shí)或者當(dāng)正 在測(cè)量保持時(shí)間HOLD時(shí)，禁止輸出刷新開始信號(hào)REFPZ。因此可以避免 刷新操作和訪問操作(寫入操作和讀取操作)之間的沖突。由于在測(cè)量 保持時(shí)間HOLD的過程中不輸出刷新開始信號(hào)REFPZ，所以可以將讀取操 作和刷新操作的開始定時(shí)設(shè)置在保持時(shí)間HOLD的測(cè)量之后。這使得能夠 容易地控制刷新操作(與隨機(jī)出現(xiàn)的刷新請(qǐng)求相對(duì)應(yīng))和讀取操作之間 的判優(yōu)操作。
主動(dòng)控制電路24作為用于建立刷新操作與訪問操作之間的優(yōu)先關(guān) 系的判優(yōu)電路進(jìn)行操作，并且當(dāng)存儲(chǔ)器內(nèi)核28正在進(jìn)行操作時(shí)禁止輸出 讀取開始信號(hào)RACTPZ和寫入開始信號(hào)WACTPZ。因此可以避免與隨機(jī)出現(xiàn) 的刷新請(qǐng)求相對(duì)應(yīng)的刷新操作與訪問操作之間的沖突。
將關(guān)于地址信號(hào)AD的保持時(shí)間的定時(shí)規(guī)范限定為比保持時(shí)間HOLD 短或者比單次讀取操作所需的周期時(shí)間tRC長(zhǎng)。也就是說，禁止比保持 時(shí)間HOLD長(zhǎng)以及比周期時(shí)間tRC短的保持時(shí)間。結(jié)果，可以避免執(zhí)行對(duì) 訪問沒有幫助的無效存儲(chǔ)器內(nèi)核操作，使得能夠減少周期時(shí)間tRC。
當(dāng)?shù)刂范俗覣D連續(xù)接收到三個(gè)預(yù)定關(guān)鍵碼(邏輯值)時(shí)，發(fā)生從正 常操作模式到測(cè)試模式的轉(zhuǎn)換。這降低了錯(cuò)誤進(jìn)入測(cè)試模式的可能性， 并且可以很容易地使FCRAM進(jìn)入測(cè)試模式，而無需形成專用的測(cè)試端子。 在進(jìn)入測(cè)試模式時(shí)，可以在預(yù)定關(guān)鍵碼之后提供表示測(cè)試項(xiàng)的碼，從而 可以從多種測(cè)試中選擇要進(jìn)行的測(cè)試。
禁止響應(yīng)于在進(jìn)入測(cè)試模式時(shí)提供的寫入使能信號(hào)/WE而執(zhí)行寫入操作。這可以防止在進(jìn)入測(cè)試模式時(shí)錯(cuò)誤地執(zhí)行寫入操作，防止破壞保
存在存儲(chǔ)單元MC中的數(shù)據(jù)。
在進(jìn)入測(cè)試TES64之后，定時(shí)器20禁止測(cè)量保持時(shí)間H0LD，并且 響應(yīng)于地址信號(hào)AD或芯片使能信號(hào)/CE的變化強(qiáng)制輸出讀取請(qǐng)求信號(hào) RACTZ。因此可以容易地估算存儲(chǔ)器內(nèi)核28的訪問時(shí)間的實(shí)際值。
在進(jìn)入測(cè)試TES65之后，將表示定時(shí)器20正在測(cè)量保持時(shí)間HOLD 的保持測(cè)量信號(hào)HTMZ輸出給數(shù)據(jù)端子DQ。因此可以容易地從外部測(cè)量保 持時(shí)間H0LD。此外，在四次測(cè)量保持時(shí)間HOLD的同時(shí)，將保持測(cè)量信號(hào) HTMZ保持為高電平。因此即使保持時(shí)間HOLD較短，.也可以高精度地測(cè)量 保持時(shí)間H0LD。
在進(jìn)入測(cè)試TES03之后，響應(yīng)于地址信號(hào)AD或芯片使能信號(hào)/CE的 變化，強(qiáng)制產(chǎn)生自刷新信號(hào)TSRTZ，并且在完成讀取操作之后立即開始刷 新操作。此外，響應(yīng)于刷新開始信號(hào)REFPZ，強(qiáng)制產(chǎn)生測(cè)試讀取請(qǐng)求信號(hào) TRACTZ,以進(jìn)行讀取操作。結(jié)果，可以由FCRAM的測(cè)試電路自動(dòng)執(zhí)行最 差訪問操作，使得能夠容易地測(cè)量最差訪問時(shí)間。
圖31表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第二實(shí)施例。將使用相同的標(biāo)號(hào)
或符號(hào)表示與第一實(shí)施例中所述的電路和信號(hào)相同的電路和信號(hào)。將省 略對(duì)其的詳細(xì)說明。
本實(shí)施例的FCRAM具有禁止端子DIS，用于禁止測(cè)量保持時(shí)間HOLD 以及禁止刷新操作。將從禁止端子DIS提供給輸入電路36的禁止信號(hào)DIS 提供給重置電路38、定時(shí)器40和刷新控制電路42。為了可靠地執(zhí)行刷 新操作，將禁止信號(hào)DIS的高電平周期的最大時(shí)間(規(guī)范)設(shè)置得比出 現(xiàn)自刷新信號(hào)SRTZ的周期短。其余的結(jié)構(gòu)與第一實(shí)施例(圖1)的相同。
圖32表示圖31中所示的重置電路38的細(xì)節(jié)。
重置電路38具有用于接收測(cè)試控制信號(hào)TES64Z和禁止信號(hào)DIS的 N0R門38a。其余的結(jié)構(gòu)與圖5中所示的重置電路16相同。當(dāng)重置電路 38接收到高電平的禁止信號(hào)DIS時(shí)，將定時(shí)器設(shè)置信號(hào)HTSZ固定為低電 平。由此禁止定時(shí)器40的操作。
圖33表示圖31中所示的定時(shí)器40的細(xì)節(jié)。
44定時(shí)器40具有保持輸出電路40e，而不是第一實(shí)施例的保持輸出電 路20e。保持輸出電路40e具有與接收測(cè)試控制信號(hào)TES64Z的保持輸出 電路20e的NAND門的輸入端相連的NOR門。該NOR門接收測(cè)試控制信號(hào) TES64Z和禁止信號(hào)DIS。保持輸出電路40e用作為用于在禁止信號(hào)DIS 為高電平的周期期間強(qiáng)制輸出保持終止信號(hào)HTPZ (訪問請(qǐng)求信號(hào))的開 始信號(hào)輸出電路。其余的結(jié)構(gòu)與第一實(shí)施例的定時(shí)器20 (圖6)相同。
圖34表示圖31中所示的刷新控制電路42的細(xì)節(jié)。
刷新控制電路42具有脈沖發(fā)生電路42b，而不是第一實(shí)施例的脈沖 發(fā)生電路22a。脈沖發(fā)生電路42b是通過使用四輸入NOR門來替代脈沖發(fā) 生電路22a的三輸入NOR門而獲得的電路。其余的結(jié)構(gòu)與第一實(shí)施例的 刷新控制電路22 (圖7)相同。
脈沖發(fā)生電路42b用作為刷新屏蔽電路，用于響應(yīng)于高電平的禁止 信號(hào)DIS將屏蔽信號(hào)RMSKX改變?yōu)榈碗娖?，從而禁止輸出刷新開始信號(hào) REFPZ。
圖35表示第二實(shí)施例中的讀取操作的概況。
當(dāng)圖32中所示的重置電路38通過禁止端子DIS接收到高電平的禁 止信號(hào)DIS時(shí)，啟動(dòng)定時(shí)器40并且禁止輸出定時(shí)器設(shè)置信號(hào)HTSZ的操 作(圖35 (a))。圖33中所示的定時(shí)器40響應(yīng)于地址轉(zhuǎn)換信號(hào)ATDPZ輸 出保持終止信號(hào)HTPZ (圖35 (b))。響應(yīng)于HTPZ信號(hào)，連續(xù)輸出讀取請(qǐng) 求信號(hào)RACTZ和RACTPZ (圖35 (c))，并且執(zhí)行讀取操作(圖35 (e))。
此外，圖34中所示的刷新控制電路42響應(yīng)于高電平的禁止信號(hào)DIS 禁止輸出刷新開始信號(hào)REFPZ。結(jié)果，將在禁止信號(hào)DIS的高電平周期期 間出現(xiàn)的自刷新信號(hào)SRTZ保持在刷新控制電路42中，直到禁止信號(hào)DIS 變?yōu)榈碗娖綖橹埂＝Y(jié)果，讀取操作不會(huì)被任何刷新操作中斷，并且讀取 操作的訪問時(shí)間(讀取操作時(shí)間)變得基本上等于存儲(chǔ)器內(nèi)核28的操作 時(shí)間。也就是說，讀取操作時(shí)間變?yōu)榈谝粚?shí)施例的最差訪問時(shí)間的大約 三分之一。
在輸出與地址AOO和A01相對(duì)應(yīng)的讀取數(shù)據(jù)之后，將禁止信號(hào)DIS 改變?yōu)榈碗娖讲⑶覉?zhí)行刷新操作(圖35 (f))。
45該實(shí)施例可以實(shí)現(xiàn)與上述第一實(shí)施例相同的效果。此外，在該實(shí)施
例中，向禁止端子DIS提供禁止信號(hào)DIS，從而禁止測(cè)量保持時(shí)間HOLD, 以響應(yīng)于讀取訪問立即執(zhí)行讀取操作。因此可以減少讀取操作時(shí)間以及 減少周期時(shí)間，即最差訪問時(shí)間。
由于在提供禁止信號(hào)DIS時(shí)，禁止與隨機(jī)出現(xiàn)的刷新請(qǐng)求相對(duì)應(yīng)的 刷新操作，所以在該操作模式下，刷新操作時(shí)間不必包含在周期時(shí)間內(nèi)。 這使得能夠進(jìn)一步減少讀取操作時(shí)間和周期時(shí)間。
圖36表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第三實(shí)施例。使用相同的標(biāo)號(hào)或 符號(hào)表示與第一實(shí)施例中所述的電路和信號(hào)相同的電路和信號(hào)。將省略 對(duì)其的詳細(xì)說明。
本實(shí)施例的FCRAM具有16位的數(shù)據(jù)端子DQ0-15和存儲(chǔ)器內(nèi)核44， 該存儲(chǔ)器內(nèi)核44由分別與低位數(shù)據(jù)端子(第一數(shù)據(jù)端子)DQ0-7和高位 數(shù)據(jù)端子(第二數(shù)據(jù)端子)DQ8-15相對(duì)應(yīng)的一對(duì)第一存儲(chǔ)單元44a和第 二存儲(chǔ)單元44b組成。在寫入操作中，分別在獨(dú)立的定時(shí)將低位寫入數(shù) 據(jù)(第一寫入數(shù)據(jù))DQ0-7和高位寫入數(shù)據(jù)(第二寫入數(shù)據(jù))DQ8-15分 別寫入第一和第二存儲(chǔ)單元44a和44b中。讀取操作幾乎與前述第一實(shí) 施例相同。在讀取操作期間，第一和第二存儲(chǔ)單元44a和44b同時(shí)進(jìn)行 操作并且輸出16位的讀取數(shù)據(jù)DQ0-7和DQ8-15。響應(yīng)于/LB信號(hào)的激活 而將讀取數(shù)據(jù)DQ0-7輸出到外部端子。響應(yīng)于/UB信號(hào)的激活而將讀取數(shù) 據(jù)DQ8-15輸出到外部端子。
為了在寫入操作時(shí)彼此獨(dú)立地操作第一和第二存儲(chǔ)單元44a和44b， 形成輸入電路46、主動(dòng)控制電路48、內(nèi)核操作控制電路50、分別與數(shù)據(jù) 端子DQ0-7和DQ8-15相對(duì)應(yīng)的輸入控制電路52以及輸出控制電路54， 而不是第一實(shí)施例的輸入電路10、主動(dòng)控制電路24、內(nèi)核操作控制電路 26和輸入/輸出控制電路30。主動(dòng)控制電路48和內(nèi)核操作控制電路50 用作為用于控制寫入操作的寫入控制電路。
輸入電路46根據(jù)/CE信號(hào)、/WE信號(hào)、/0E信號(hào)、/LB信號(hào)(第一寫 入使能信號(hào))和/UB信號(hào)(第二寫入使能信號(hào))輸出寫入信號(hào)LWTZ和UWTZ。 通過/LB端子(第一寫入使能端子)和/UB端子(第二寫入使能端子)提供/LB信號(hào)和/UB信號(hào)。具體地說，在寫入操作中，當(dāng)/LB信號(hào)有效時(shí)， 輸出表示開始低位數(shù)據(jù)信號(hào)DQ0-7的寫入操作的請(qǐng)求的LWTZ信號(hào)。當(dāng)/UB 信號(hào)有效時(shí)，輸出表示開始高位數(shù)據(jù)信號(hào)DQ8-15的寫入操作的請(qǐng)求的 UWTZ信號(hào)。
在接收到寫入信號(hào)LWTZ時(shí)，主動(dòng)控制電路48輸出寫入開始信號(hào) LWACTPZ，而在接收到寫入信號(hào)UWTZ時(shí)，輸出寫入開始信號(hào)UWACTPZ。
當(dāng)內(nèi)核操作控制電路50接收到RACTPZ或REFPZ信號(hào)時(shí)，以及當(dāng)內(nèi) 核操作控制電路50接收到LWACTPZ信號(hào)或UMCTPZ信號(hào)中的至少一個(gè)時(shí)， 輸出內(nèi)核信號(hào)C0REZ和內(nèi)核操作信號(hào)RASZ。當(dāng)內(nèi)核操作控制電路50接收 到RACTPZ信號(hào)、LWACTPZ信號(hào)和UWACTPZ信號(hào)時(shí)，向存儲(chǔ)器內(nèi)核44分別 輸出讀取信號(hào)READZ、寫入信號(hào)(第一寫入信號(hào))LWRZ和寫入信號(hào)(第 二寫入信號(hào))UTOZ。
存儲(chǔ)單元44a和44b分別具有與第一實(shí)施例的存儲(chǔ)器內(nèi)核28的內(nèi)部 結(jié)構(gòu)幾乎相同的結(jié)構(gòu)，并且彼此獨(dú)立地進(jìn)行操作。與數(shù)據(jù)端子DQ0-7相 對(duì)應(yīng)的存儲(chǔ)單元44a響應(yīng)于LWRZ信號(hào)而開始寫入操作。與數(shù)據(jù)端子 DQ8-15相對(duì)應(yīng)的存儲(chǔ)單元44b響應(yīng)于WRZ信號(hào)而開始寫入操作。存儲(chǔ)器 內(nèi)核44的其余操作與第一實(shí)施例中的相同。
在寫入操作中，輸入控制電路52與LWTZ信號(hào)(第一寫入信號(hào))和 UWTZ信號(hào)(第二寫入信號(hào))同步地將通過輸入/輸出電路32從外部提供 的寫入數(shù)據(jù)分別傳送給對(duì)應(yīng)的存儲(chǔ)單元44a和44b。在讀取操作中，輸出 控制電路54將來自存儲(chǔ)器內(nèi)核44的讀取數(shù)據(jù)傳送給輸入/輸出電路32。
圖37表示根據(jù)第三實(shí)施例的寫入操作的示例。
在該示例中，/CE信號(hào)和/WE信號(hào)在地址信號(hào)AD (A00)的確立期間 變?yōu)橛行щ娖?低電平)(圖37 (a))。 /LB信號(hào)和/UB信號(hào)在/CE信號(hào)和 /WE信號(hào)的有效期期間在同一定時(shí)變?yōu)榈碗娖?圖37 (b))。這里，/CE 信號(hào)、/WE信號(hào)和/LB信號(hào)有效的周期是用于向存儲(chǔ)單元44a輸入寫入命 令的周期。/CE信號(hào)、/WE信號(hào)和/UB信號(hào)有效的周期是用于向存儲(chǔ)單元 44b輸入寫入命令的周期。
圖36中所示的輸入電路46與/LB信號(hào)和/UB信號(hào)同步地輸出LWTZ信號(hào)和UWTZ信號(hào)(圖37 (c))。隨后，與LWTZ信號(hào)和UWTZ信號(hào)同步地 產(chǎn)生LWACTPZ信號(hào)和UWACTPZ信號(hào)(未示出)。內(nèi)核操作控制電路50與 LWACTPZ信號(hào)和UWACTPZ信號(hào)同步地將LWRZ信號(hào)和UWRZ信號(hào)分別輸出給 存儲(chǔ)單元44a和44b (圖37 (d))。
通過相對(duì)于/LB信號(hào)和/UB信號(hào)的上升沿的預(yù)定建立時(shí)間來提供數(shù) 據(jù)信號(hào)DQ0-7和DQ8-15 (有效數(shù)據(jù))(圖37 (e))。存儲(chǔ)單元44a和44b 與LWRZ信號(hào)和UWRZ信號(hào)的下降沿同步地開始它們的寫入操作(內(nèi)核操 作)(圖37 (f))。也就是說，根據(jù)該實(shí)施例，響應(yīng)于寫入命令的終止而 開始寫入操作。
圖38表示根據(jù)第三實(shí)施例的寫入操作的另一示例。
在該示例中，/LB信號(hào)和/UB信號(hào)的有效周期彼此不重疊(圖38 (a， b))。分別與/LB信號(hào)和/UB信號(hào)同步地激活LWTZ信號(hào)和UWTZ信號(hào)以及 LWRZ信號(hào)和UWRZ信號(hào)(圖38 (c， d, e， f))。分別與/LB信號(hào)和/UB信 號(hào)的上升沿同步地提供數(shù)據(jù)信號(hào)DQ0-7和DQ8-15 (圖38 (g， h))。
存儲(chǔ)單元44a和44b分別響應(yīng)于寫入命令(LWRZ信號(hào)和UWRZ信號(hào) 的下降沿)彼此獨(dú)立地進(jìn)行操作(圖38 (i， j))。這消除了用于在數(shù)據(jù) 信號(hào)DQO-7的寫入操作期間防止錯(cuò)誤寫入數(shù)據(jù)信號(hào)DQ8-15的屏蔽控制的 必要。還消除了用于在數(shù)據(jù)信號(hào)DQ8-15的寫入操作期間防止錯(cuò)誤寫入數(shù) 據(jù)信號(hào)DQ0-7的屏蔽控制的必要。具體地說，用于導(dǎo)通列開關(guān)(用于將 預(yù)定的位線與數(shù)據(jù)總線相連)的列解碼器不需要包括寫入數(shù)據(jù)屏蔽的邏 輯電路。另外，用于對(duì)數(shù)據(jù)總線上的寫入數(shù)據(jù)的信號(hào)量進(jìn)行放大的寫入 放大器不需要包括寫入數(shù)據(jù)屏蔽的邏輯電路。由于屏蔽控制電路變得不 必要，所以可以減小FCRAM的電路規(guī)模。此外，由于屏蔽控制的時(shí)間變 得不必要，所以可以提髙定時(shí)裕度(ma;rgin)。結(jié)果，可以減少寫入操作 時(shí)間(寫入周期時(shí)間)。
圖39表示第三實(shí)施例的寫入操作的另一示例。
在該示例中，/LB信號(hào)和/UB信號(hào)的有效周期彼此部分重疊(圖39 (a))。這樣，LWTZ信號(hào)和UWTZ信號(hào)以及LWRZ信號(hào)和UWRZ信號(hào)也彼此 重疊(圖39 (b， c))。分別與/LB信號(hào)和/UB信號(hào)的上升沿同步地提供數(shù)據(jù)信號(hào)DQ0-7和DQ8-15 (圖39 (d， e))。
如圖37和38所示，存儲(chǔ)單元44a和44b分別響應(yīng)于寫入命令(LWRZ 信號(hào)和UWRZ信號(hào)的下降沿)彼此獨(dú)立地進(jìn)行操作(圖39 (f， g))。結(jié)果， 即使/LB信號(hào)和/UB信號(hào)的有效周期彼此部分重疊，也可以通過與圖37 和38中相同的操作將數(shù)據(jù)寫入到存儲(chǔ)器內(nèi)核44中。相反地，在傳統(tǒng)的 存儲(chǔ)器內(nèi)核中，根據(jù)/LB信號(hào)和/UB信號(hào)的有效周期(寫入命令)的0R 邏輯執(zhí)行寫入操作。與/LB信號(hào)和/UB信號(hào)之間的無效時(shí)刻較慢的信號(hào)同 步地幵始存儲(chǔ)器內(nèi)核的寫入操作。這需要用于確定寫入操作的開始的控 制電路。
如上所述，該實(shí)施例可以實(shí)現(xiàn)與前述第一實(shí)施例相同的效果。此外， 在該實(shí)施例中，諸如寫入放大器的寫入控制電路不需要包括用于在寫入 一字節(jié)數(shù)據(jù)的過程中屏蔽寫入另一字節(jié)數(shù)據(jù)的邏輯電路。由于屏蔽寫入 數(shù)據(jù)的電路變得不需要，所以可以減小FCRAM的電路規(guī)模并且提高在寫 入操作期間進(jìn)行工作的電路的時(shí)間裕度。結(jié)果，可以減少寫入操作時(shí)間 (寫入周期時(shí)間)。
即使當(dāng)/LB信號(hào)和/UB信號(hào)的有效周期部分重疊時(shí)，存儲(chǔ)單元44a和 44b也可以響應(yīng)于/LB信號(hào)和/UB信號(hào)彼此獨(dú)立地進(jìn)行操作。這消除了用 于確定存儲(chǔ)器內(nèi)核44的寫入操作開始的控制電路的必要。結(jié)果，進(jìn)一步 減小了 FCRAM的電路規(guī)模，并且進(jìn)一步減少了寫入操作時(shí)間。
圖40表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第四實(shí)施例。使用相同的標(biāo)號(hào)或 符號(hào)表示與第一實(shí)施例中所述的電路和信號(hào)相同的電路和信號(hào)。將省略 對(duì)其的詳細(xì)說明。
本實(shí)施例的FCRAM具有輸入電路56和定時(shí)器58，而不是第一實(shí)施 例的輸入電路10和定時(shí)器20。其余的結(jié)構(gòu)幾乎與第一實(shí)施例中的相同。 在提供讀取命令后的保持時(shí)間HOLD時(shí)FCRAM開始讀取操作。FCRAM在寫 入命令的提供完成之后開始寫入操作。
輸入電路56在/CE信號(hào)無效(高電平)時(shí)輸出高電平的等待信號(hào) STBYZ。等待信號(hào)STBYZ是相位與/CE信號(hào)相同的信號(hào)。FCRAM的內(nèi)部電 路將等待信號(hào)STBYZ視為等待命令。該等待命令是用于使RCRAM進(jìn)入等待狀態(tài)(非操作狀態(tài))的命令。在等待狀態(tài)下，只接受在FCRAM內(nèi)部出 現(xiàn)的刷新請(qǐng)求，以進(jìn)行刷新操作。
輸入電路56的其余結(jié)構(gòu)與輸入電路10的相同。具體地說，當(dāng)輸入 電路56接收低電平的/CE信號(hào)和高電平的/WE信號(hào)時(shí)，它識(shí)別到提供了 讀取命令，并且將讀取信號(hào)RDZ改變?yōu)橛行щ娖?高電平)。當(dāng)輸入電路 56接收到低電平的/CE信號(hào)和低電平的/WE信號(hào)時(shí)，它識(shí)別到提供了寫入 命令，并且將寫入信號(hào)WRZ改變?yōu)橛行щ娖?高電平)。順便說一下，芯 片使能信號(hào)可以具有兩位(負(fù)邏輯的/CEl信號(hào)和正邏輯的CE2信號(hào))，而 不是單個(gè)位(/CE)。
當(dāng)定時(shí)器58在操作過程中接收到高電平的等待信號(hào)STBYZ或者高電 平的寫入信號(hào)WTZ時(shí)，其停止操作并進(jìn)行初始化。定時(shí)器58的其余操作 與第一實(shí)施例的定時(shí)器20相同。
圖41表示第四實(shí)施例的FCRAM的狀態(tài)轉(zhuǎn)換圖。在該圖中，實(shí)線箭頭 表示根據(jù)外部觸發(fā)器(例如命令)的狀態(tài)轉(zhuǎn)換。虛線箭頭表示與外部觸 器發(fā)無關(guān)的自動(dòng)狀態(tài)變化。
為了控制存儲(chǔ)器內(nèi)核28的操作，F(xiàn)CRAM具有主狀態(tài)機(jī)MSM和子狀態(tài) 機(jī)SSM。
主狀態(tài)機(jī)MSM具有空閑狀態(tài)IDLE、讀取狀態(tài)READ、刷新狀態(tài)REFRESH 和寫入狀態(tài)WRITE。這四種狀態(tài)表示存儲(chǔ)器內(nèi)核28的狀態(tài)，并且是互斥 的。這樣，不會(huì)同時(shí)產(chǎn)生兩種或多種狀態(tài)?？臻e狀態(tài)IDLE是沒有向FCRAM 提供命令的狀態(tài)，即基本狀態(tài)。主狀態(tài)機(jī)MSM的狀態(tài)轉(zhuǎn)換與圖40中所示 的刷新控制電路22 (用于產(chǎn)生REFPZ信號(hào)的電路)、主動(dòng)控制電路24、 內(nèi)核操作控制電路26和存儲(chǔ)器內(nèi)核28中的部分的操作相對(duì)應(yīng)。
主狀態(tài)機(jī)MSM具有根據(jù)子狀態(tài)機(jī)SSM的狀態(tài)使存儲(chǔ)器內(nèi)核28執(zhí)行讀 取操作、刷新操作或?qū)懭氩僮鞯墓δ堋＿@樣，主狀態(tài)機(jī)MSM的功能也存 在于傳統(tǒng)的FCRAM中。
子狀態(tài)機(jī)SSM具有使得能夠根據(jù)操作命令進(jìn)行主狀態(tài)機(jī)MSM的狀態(tài) 轉(zhuǎn)換的功能。子狀態(tài)機(jī)SSM響應(yīng)于等待命令STBY、讀取命令RD、寫入命 令WR和內(nèi)部產(chǎn)生的刷新命令REF與主狀態(tài)機(jī)MSM無關(guān)地進(jìn)行狀態(tài)轉(zhuǎn)換。子狀態(tài)機(jī)SSM具有就緒狀態(tài)READY、保留狀態(tài)RESERVE。就緒狀態(tài) READY是沒有將命令提供給FCRAM的狀態(tài)(等待狀態(tài))，即基本狀態(tài)。方 框中所示的刷新許可REFP1和REFP2、讀取許可READ1和READ2以及寫入 許可WRITEP分別表示允許主狀態(tài)機(jī)MSM的刷新操作、讀取操作和寫入操 作。子狀態(tài)機(jī)SSM的狀態(tài)轉(zhuǎn)換與圖40中所示的邊沿檢測(cè)電路12、重置電 路16、設(shè)置電路18、定時(shí)器58以及刷新控制電路22的其它部分(除了 用于產(chǎn)生REFPZ信號(hào)的電路)的操作相對(duì)應(yīng)。子狀態(tài)機(jī)SSM的功能是新 功能，在傳統(tǒng)的FCRAM中不存在。
在下文中，將對(duì)子狀態(tài)機(jī)SSM的操作進(jìn)行說明。順便說一下，讀取 命令RD、寫入命令WR和等待命令STBY表示從圖40所示的輸入電路56 輸出的讀取信號(hào)RDZ、寫入信號(hào)WTZ和等待信號(hào)STBYZ的有效周期。刷新 命令REF與由刷新控制電路22中的自刷新定時(shí)器周期性產(chǎn)生的自刷新信 號(hào)SRTZ相對(duì)應(yīng)。
當(dāng)在就緒狀態(tài)READY下提供等待命令STBY時(shí)，狀態(tài)再次轉(zhuǎn)變?yōu)榫途w 狀態(tài)READY (轉(zhuǎn)換T1)。當(dāng)在就緒狀態(tài)READY下提供刷新命令REF時(shí)，子 狀態(tài)機(jī)SSM發(fā)出刷新許可REFPl并再次轉(zhuǎn)變?yōu)榫途w狀態(tài)READY(轉(zhuǎn)換T2)。 當(dāng)在就緒狀態(tài)下提供寫入命令WR時(shí)，子狀態(tài)機(jī)SSM發(fā)出寫入許可WRITEP 并再次轉(zhuǎn)變?yōu)榫途w狀態(tài)(轉(zhuǎn)換T3)。當(dāng)在就緒狀態(tài)READY下提供讀取命令 RD時(shí)，狀態(tài)轉(zhuǎn)變?yōu)楸Ａ魻顟B(tài)RESERVE (轉(zhuǎn)換T4)。到保留狀態(tài)RESERVE的 轉(zhuǎn)換啟動(dòng)了定時(shí)器20,并且測(cè)量保持時(shí)間HOLD。
當(dāng)在保留狀態(tài)RESERVE下提供等待命令STBY時(shí)，停止定時(shí)器28的 操作，并且狀態(tài)轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (轉(zhuǎn)換T5)。當(dāng)在保留狀態(tài)RESERVE 下提供寫入命令WR時(shí)，停止定時(shí)器28的操作。子狀態(tài)機(jī)SSM發(fā)出寫入 許可WRITEP并且轉(zhuǎn)變?yōu)榫途w狀態(tài)READY(轉(zhuǎn)換T6)。當(dāng)在保留狀態(tài)RESERVE (其中沒有保持刷新命令REF)下提供讀取命令RD時(shí)，重新啟動(dòng)定時(shí)器 58，并且狀態(tài)再次轉(zhuǎn)變?yōu)楸Ａ魻顟B(tài)RESERVE (轉(zhuǎn)換T7)。
當(dāng)在保留狀態(tài)RESERVE下提供刷新命令REF時(shí)，狀態(tài)再次轉(zhuǎn)變?yōu)楸?留狀態(tài)(轉(zhuǎn)換T8)。這里，刷新控制電路22 (圖7中的第一實(shí)施例)的 刷新保持電路22c保持刷新命令REF。當(dāng)在保留狀態(tài)RESERVE (其中保持
51了刷新命令REF)下提供讀取命令RD時(shí)，重新啟動(dòng)定時(shí)器58，并且子狀 態(tài)機(jī)SSM發(fā)出刷新許可REFP2并且再次轉(zhuǎn)變?yōu)楸Ａ魻顟B(tài)RESERVE (轉(zhuǎn)換 T9)。
當(dāng)在保留狀態(tài)RESERVE (其中沒有保持刷新命令REF)下完成由定時(shí) 器58進(jìn)行的保持時(shí)間HOLD的測(cè)量時(shí)，子狀態(tài)機(jī)SSM發(fā)出讀取許可READP1 并且轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (轉(zhuǎn)換TIO)。當(dāng)在保留狀態(tài)RESERVE (其中保 持了刷新命令)下提供等待命令STBY時(shí)，停止定時(shí)器28的操作。子狀 態(tài)機(jī)SSM發(fā)出刷新許可REFPl,并且狀態(tài)轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (轉(zhuǎn)換 Tll)。當(dāng)在保留狀態(tài)RESERVE (其中保持了刷新命令REF)下完成由定時(shí) 器58進(jìn)行的保持時(shí)間HOLD的測(cè)量時(shí)，子狀態(tài)機(jī)SSM連續(xù)發(fā)出讀取許可 READP2和刷新許可REFPl，并且再次轉(zhuǎn)變?yōu)楸Ａ魻顟B(tài)RESERVE(轉(zhuǎn)換T12)。
如上所述，子狀態(tài)機(jī)SSM根據(jù)等待命令STBY、讀取命令RD、刷新命 令REF和寫入命令WR進(jìn)行狀態(tài)轉(zhuǎn)換并且向主狀態(tài)機(jī)MSM發(fā)出讀取許可 READP1和READP2、刷新許可REFPl和REFP2以及寫入許可WRITEP。子狀 態(tài)機(jī)SSM主要管理對(duì)開始讀取操作(保持時(shí)間HOLD的測(cè)量)的控制和對(duì) 讀取操作與刷新操作之間的沖突的控制，這是本發(fā)明的特征。由于將新 增加的這些功能集成到單個(gè)狀態(tài)機(jī)中，所以可以在集中考慮要新增加的 電路的同時(shí)進(jìn)行電路設(shè)計(jì)。與對(duì)包含以前設(shè)計(jì)的電路的所有電路進(jìn)行考 慮的設(shè)計(jì)方案相比，這方便了電路設(shè)計(jì)。
接下來，將對(duì)主狀態(tài)機(jī)MSM的操作進(jìn)行說明。
當(dāng)主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下檢測(cè)到讀取許可READP1或 READP2時(shí)，其轉(zhuǎn)變?yōu)樽x取狀態(tài)READ (轉(zhuǎn)換T13)。由于轉(zhuǎn)換到讀取狀態(tài) READ,使得圖40中所示的主動(dòng)控制電路24輸出RACTPZ信號(hào)，并且存儲(chǔ) 器內(nèi)核28進(jìn)行讀取操作。在執(zhí)行讀取操作之后，狀態(tài)再次轉(zhuǎn)換為空閑狀 態(tài)IDLE。
當(dāng)主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下檢測(cè)到刷新許可REFPl和REFP2 時(shí)，其轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH(轉(zhuǎn)換T14)。由于轉(zhuǎn)換到刷新狀態(tài)REFRESH, 使得刷新控制電路22輸出REFPZ信號(hào)，并且存儲(chǔ)器內(nèi)核28進(jìn)行刷新操 作。在執(zhí)行刷新操作之后，狀態(tài)再次轉(zhuǎn)換為空閑狀態(tài)IDLE。
52當(dāng)主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下檢測(cè)到寫入許可WRITEP時(shí)，其 轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE (轉(zhuǎn)換T15)。由于轉(zhuǎn)換到寫入狀態(tài)WRITE,使得主 動(dòng)控制電路24輸出WACTPZ信號(hào)，并且存儲(chǔ)器內(nèi)核28進(jìn)行寫入操作。在 執(zhí)行寫入操作之后，狀態(tài)再次轉(zhuǎn)換為空閑狀態(tài)IDLE。
這樣，當(dāng)主狀態(tài)機(jī)MSM檢測(cè)到由子狀態(tài)機(jī)SSM發(fā)出的讀取許可 READP1、 READP2、刷新許可REFP1、 REFP2以及寫入許可WRITEP時(shí)，其 僅使存儲(chǔ)器內(nèi)核28以與前面相同的方式進(jìn)行操作，進(jìn)行讀取操作、刷新 操作和寫入操作。結(jié)果，與主狀態(tài)機(jī)MSM相對(duì)應(yīng)的電路中的大部分可以 使用傳統(tǒng)的電路。結(jié)果，提高了 FCRAM的設(shè)計(jì)效率。
圖42表示提供讀取命令RD時(shí)的FCRAM的操作。在該示例中，操作 幾乎與前面第一實(shí)施例的圖16中的相同。因此省略對(duì)與圖16相同的操 作的說明。
子狀態(tài)機(jī)SSM響應(yīng)于讀取命令RD1從就緒狀態(tài)READY轉(zhuǎn)變?yōu)楸Ａ魻?態(tài)RESERVE (圖42 (a))。子狀態(tài)機(jī)SSM在經(jīng)過保持時(shí)間HOLD之后產(chǎn)生 讀取許可READP1，并返回到就緒狀態(tài)READY (圖42 (b))。主狀態(tài)機(jī)MSM 在空閑狀態(tài)IDLE下接收到讀取許可READP1，轉(zhuǎn)變?yōu)樽x取狀態(tài)READ,并 且進(jìn)行讀取操作(圖42 (c))。在讀取操作之后，主狀態(tài)機(jī)MSM返回到空 閑狀態(tài)IDLE(圖42(d))。通過這種方式，F(xiàn)CRAM從轉(zhuǎn)換到保留狀態(tài)RESERVE 幵始等待經(jīng)過保持時(shí)間HOLD,并且隨后開始讀取操作。與第一實(shí)施例中 相同，因此可以將具有DRAM存儲(chǔ)單元MC的FCRAM的定時(shí)規(guī)范設(shè)置得與 SRAM的相同。
圖43表示連續(xù)提供讀取命令RD時(shí)的FCRAM的操作。在該示例中， 操作幾乎與前面的第一實(shí)施例的圖15相同。因此省略了對(duì)與圖15相同 的操作的說明。
子狀態(tài)機(jī)SSM響應(yīng)于第一讀取命令RD1從就緒狀態(tài)READY轉(zhuǎn)變?yōu)楸?留狀態(tài)RESERVE (圖43 (a))。在保留狀態(tài)RESERVE下提供新的讀取命令 RD2，并且在轉(zhuǎn)換時(shí)子狀態(tài)機(jī)SSM重置保留狀態(tài)RESERVE,并轉(zhuǎn)變?yōu)樾碌?保留狀態(tài)RESERVE (圖43 (b))。這可以防止在以比保持時(shí)間HOLD短的 時(shí)間間隔提供讀取命令RD時(shí)存儲(chǔ)器內(nèi)核誤操作。子狀態(tài)機(jī)SSM在經(jīng)過與讀取命令RD2相對(duì)應(yīng)的保持時(shí)間HOLD之后產(chǎn) 生讀取許可READP1，并且返回到就緒狀態(tài)READY (圖43 (c))。主狀態(tài)機(jī) MSM在空閑狀態(tài)IDLE下接收讀取許可READP1，并轉(zhuǎn)變?yōu)樽x取狀態(tài)READ, 并且進(jìn)行讀取操作(圖43 (d))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī)MSM返 回到空閑狀態(tài)IDLE (圖43 (e))。
與讀取命令RD2連續(xù)地提供讀取命令RD3，并且子狀態(tài)機(jī)SSM再次 轉(zhuǎn)變?yōu)楸Ａ魻顟B(tài)RESERVE (圖43 (f))。在經(jīng)過與讀取命令RD3相對(duì)應(yīng)的 保持時(shí)間HOLD之后，子狀態(tài)機(jī)SSM產(chǎn)生讀取許可READP1，并且返回到就 緒狀態(tài)READY (圖43 (g))。隨后，主狀態(tài)機(jī)MSM轉(zhuǎn)變?yōu)樽x取狀態(tài)READ， 并且進(jìn)行讀取操作(圖43 (h))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī)MSM返 回到空閑狀態(tài)IDLE (圖43 (i))。
圖44表示在保留狀態(tài)RESERVE下出現(xiàn)刷新命令REF時(shí)FCRAM的操作。 在該示例中，操作幾乎與前述第一實(shí)施例的圖21相同。因此省略了對(duì)與 圖21相同的操作的說明。
子狀態(tài)機(jī)SSM在保留狀態(tài)RESERVE下接收刷新命令(SRTZ)，并且在 經(jīng)過與讀取命令RD2相對(duì)應(yīng)的保持時(shí)間HOLD之后產(chǎn)生讀取許可READP2 和刷新許可REFP1 (圖44 (a))。主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收 讀取許可READP2，轉(zhuǎn)變?yōu)樽x取狀態(tài)READ,并且進(jìn)行讀取操作(圖44 (b))。 如上所述，當(dāng)在保留狀態(tài)RESERVE下提供刷新命令REF并經(jīng)過保持時(shí)間 HOLD時(shí)，可以比刷新操作優(yōu)先執(zhí)行讀取操作。結(jié)果，可以減少?gòu)奶峁┳x 取命令RD到輸出讀取數(shù)據(jù)的時(shí)間(讀取訪問時(shí)間)。
在執(zhí)行讀取操作之后，主狀態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE,并且轉(zhuǎn) 變?yōu)樗⑿聽顟B(tài)REFRESH,以立即執(zhí)行刷新操作(圖44 (c))。在執(zhí)行刷新 操作之后，主狀態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE (圖44 (d))。
圖45表示在保留狀態(tài)RESERVE下出現(xiàn)刷新命令REF時(shí)FCRAM的操作。 在該示例中，操作幾乎與前述第一實(shí)施例的圖19相同。因此省略了對(duì)與 圖19相同的操作的說明。
子狀態(tài)機(jī)SSM在保留狀態(tài)RESERVE下接收刷新命令(SRTZ)(圖45 (a))。在該示例中，是在保留狀態(tài)RESERVE下提供新的讀取命令RDO。
54子狀態(tài)機(jī)SSM產(chǎn)生刷新許可REFP2、在轉(zhuǎn)換時(shí)重置保留狀態(tài)RESERVE,并 且轉(zhuǎn)變?yōu)樾碌谋Ａ魻顟B(tài)RESERVE (圖45 (b))。主狀態(tài)機(jī)MSM在空閑狀態(tài) IDLE下接收刷新許可REFP2，并轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH,以執(zhí)行刷新操 作(圖45 (c))。
當(dāng)在保留狀態(tài)RESERVE下連續(xù)提供刷新命令REF和新的讀取命令RD 時(shí)，可以在新的保留狀態(tài)RESERVE下給予刷新操作優(yōu)先。因此可以從安 裝有FCRAM的系統(tǒng)中隱藏刷新周期。
在執(zhí)行刷新操作之后，主狀態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE (圖45 (d))。隨后，如圖43所示，連續(xù)提供滿足保持時(shí)間HOLD的讀取命令RD2 和RD3，并且連續(xù)進(jìn)行讀取操作(圖45 (e， f))。
圖46表示在保留狀態(tài)RESERVE下提供寫入命令WR時(shí)FCRAM的操作。 在該示例中，操作幾乎與前述第一實(shí)施例的圖17相同。因此省略了對(duì)與 圖17相同的操作的說明。
該示例表示寫入操作的基本情況。注意，/CE信號(hào)的有效周期比/WE 信號(hào)的有效周期長(zhǎng)。然后，F(xiàn)CRAM接收高電平的/CE信號(hào)和高電平的/WE 信號(hào)，并且識(shí)別到提供了讀取命令RD0 (圖46 (a， b))。由于這些讀取 命令RD0的提供周期都不滿足保持周期H0LD，所以不開始讀取操作。
子狀態(tài)機(jī)SSM在與第一讀取命令RD0相對(duì)應(yīng)的保留狀態(tài)RESERVE下 接收寫入命令WRO，產(chǎn)生寫入許可WRITEP，并且隨后轉(zhuǎn)變?yōu)榫途w狀態(tài)READY
(圖46 (c))。響應(yīng)于在空閑狀態(tài)IDLE下接收的寫入命令WRO的終止， 主狀態(tài)機(jī)MSM轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE,以開始寫入操作(圖46 (d))。在 寫入操作完成之后，主狀態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE (圖46 (e))。
圖47表示在空閑狀態(tài)下提供寫入命令WR并且隨后出現(xiàn)刷新命令REF 時(shí)FCRAM的操作。在該示例中，操作幾乎與前述第一實(shí)施例的圖22相同。 因此省略了對(duì)與圖22相同的操作的說明。
在該示例中，如以上圖46所示，F(xiàn)CRAM也識(shí)別到不滿足寫入命令WRO 之前和之后的保持周期的讀取命令RDO。子狀態(tài)機(jī)SSM在就緒狀態(tài)READY (由于寫入命令WRO而轉(zhuǎn)變到該就緒狀態(tài)READY)下接收刷新命令REF(圖 47 (a))。子狀態(tài)機(jī)SSM響應(yīng)于刷新命令REF產(chǎn)生刷新許可REFP1 (圖47(b))。主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收刷新許可REFP1，并且轉(zhuǎn)變 為刷新狀態(tài)REFRESH,以進(jìn)行刷新操作(圖47 (c))。如上所述，當(dāng)在就 緒狀態(tài)READY下接收到刷新命令REF時(shí)，在發(fā)出刷新許可REFP1以進(jìn)行 刷新操作的同時(shí)，保持就緒狀態(tài)READY。這樣，可以迅速開始響應(yīng)于刷新 命令REF的刷新操作。結(jié)果，主狀態(tài)機(jī)MSM可以將空閑狀態(tài)IDLE的周期 長(zhǎng)度減到最小。換句話說，可以提高諸如讀取命令RD和寫入命令WR的 外部命令的提供頻度(命令輸入速率)。
此外，由于響應(yīng)于寫入命令WR的終止而開始寫入操作，所以當(dāng)在提 供寫入命令WR的過程中出現(xiàn)刷新命令REF時(shí)，可以比寫入操作優(yōu)先執(zhí)行 刷新操作。主狀態(tài)機(jī)MSM響應(yīng)于刷新操作的完成而轉(zhuǎn)變?yōu)榭臻e狀態(tài)IDLE， 并且隨后轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE,以開始寫入操作(圖47 (d))。
圖48表示在保留狀態(tài)RESERVE下提供寫入命令WR并且在執(zhí)行寫入 操作的過程中出現(xiàn)刷新命令REF時(shí)FCRAM的操作。在該示例中，操作幾 乎與前述第一實(shí)施例的圖23相同。而且，使寫入操作開始的定時(shí)幾乎與 圖46相同。因此省略了對(duì)與圖23和46相同的操作的說明。
子狀態(tài)機(jī)SSM在與第二讀取命令RDO相對(duì)應(yīng)的保留狀態(tài)RESERVE下 接收刷新命令REF (圖48 (a))。響應(yīng)于讀取命令RDO的完成(=提供等 待命令STBY)，子狀態(tài)機(jī)SSM產(chǎn)生刷新許可REFP1，并且從保留狀態(tài) RESERVE轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (圖48 (b))。
在寫入操作之后，主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收刷新許可 REFP1，并且轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH,以進(jìn)行刷新操作(圖48 (c))。 當(dāng)在保留狀態(tài)RESERVE下提供刷新命令REF和等待命令STBY時(shí)，在就緒 狀態(tài)READY (響應(yīng)于等待命令STBY而轉(zhuǎn)變?yōu)樵摼途w狀態(tài)READY)下開始 刷新操作。因此，可以利用存儲(chǔ)器內(nèi)核28的空閑時(shí)間來刷新存儲(chǔ)單元MC。 結(jié)果，可以從安裝有FCRAM的系統(tǒng)中隱藏刷新周期。
圖49表示在保留狀態(tài)RESERVE下連續(xù)提供寫入命令WR和滿足保持 時(shí)間HOLD的讀取命令RD時(shí)FCRAM的操作。使寫入操作開始的定時(shí)幾乎 與圖46相同。
在該示例中，在寫入命令WRO之后提供的讀取命令RD1滿足保持時(shí)
56間H0LD。因此，子狀態(tài)機(jī)SSM在經(jīng)過與讀取命令RD1相對(duì)應(yīng)的保持時(shí)間 HOLD之后產(chǎn)生讀取許可READP1 (圖49 (a))。在寫入操作之后，主狀態(tài) 機(jī)MSM在空閑狀態(tài)IDLE下接收讀取許可READPl,并且轉(zhuǎn)變?yōu)樽x取狀態(tài) READ,以進(jìn)行讀取操作(圖49 (b))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī) MSM返回到空閑狀態(tài)IDLE (圖49 (c))。
圖50表示在保留狀態(tài)RESERVE下提供寫入命令WR并且隨后出現(xiàn)刷 新命令REF且提供滿足保持時(shí)間HOLD的讀取命令RD時(shí)FCRAM的操作。 提供讀取操作RD1定時(shí)與圖47相同。
在該示例中，在寫入命令WRO之后提供的讀取命令RD1滿足保持時(shí) 間HOLD。此外，子狀態(tài)機(jī)SSM在就緒狀態(tài)READY (由于寫入命令WRO而 轉(zhuǎn)變?yōu)樵摼途w狀態(tài)READY)下接收刷新命令REF，并且產(chǎn)生刷新許可REFP1
(圖50 (a))。主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收刷新許可REFPl， 并且轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH,以進(jìn)行刷新操作(圖50 (b))。主狀態(tài)機(jī) MSM響應(yīng)于刷新操作的完成而轉(zhuǎn)變?yōu)榭臻e狀態(tài)IDLE,并且隨后轉(zhuǎn)變?yōu)閷?入狀態(tài)WRITE,以開始寫入操作(圖50 (c))。主狀態(tài)機(jī)MSM在寫入操作 過程中接收讀取許可READPl (圖50 (d))。在寫入操作之后，主狀態(tài)機(jī) MSM轉(zhuǎn)變?yōu)樽x取狀態(tài)READ,以進(jìn)行讀取操作(圖50 (e))。
圖51表示在保留狀態(tài)RESERVE下提供寫入命令冊(cè)和滿足保持時(shí)間 HOLD的讀取命令RD，并且在執(zhí)行寫入操作的過程中出現(xiàn)刷新命令REF 時(shí)FCRAM的操作。在寫入操作過程中提供刷新命令的定時(shí)幾乎與圖48 相同。
子狀態(tài)機(jī)SSM在經(jīng)過與讀取命令RD1相對(duì)應(yīng)的保持時(shí)間HOLD之后產(chǎn) 生讀取許可READP2和刷新許可REFPl (圖51 (a))。在寫入操作之后， 主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收讀取許可READP2，轉(zhuǎn)變?yōu)樽x取狀態(tài) READ,并且進(jìn)行讀取操作(圖51 (b))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī) MSM返回到空閑狀態(tài)IDLE,并且轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH,以立即進(jìn)行刷 新操作(圖51 (c))。在執(zhí)行刷新操作之后，主狀態(tài)機(jī)MSM返回到空閑狀 態(tài)IDLE (圖51 (d))。
圖52表示在讀取操作期間在保留狀態(tài)RESERVE下出現(xiàn)刷新命令REF在該示例中，在滿足保持時(shí)間HOLD的讀取命令RD0和RD2之間提供 不滿足保持時(shí)間HOLD的讀取命令RD1 (圖52 (a))。響應(yīng)于保留狀態(tài)下 的新的讀取命令RD2，子狀態(tài)機(jī)SSM產(chǎn)生刷新許可REFP2，在轉(zhuǎn)換時(shí)重置 保留狀態(tài)RESERVE,并且轉(zhuǎn)變?yōu)樾碌谋Ａ魻顟B(tài)RESERVE (圖52 (b))。主 狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收刷新許可REFP2，并且轉(zhuǎn)變?yōu)樗⑿聽?態(tài)REFRESH,以進(jìn)行刷新操作(圖52 (c))。在執(zhí)行刷新操作之后，主狀 態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE (圖52 (d))。隨后，主狀態(tài)機(jī)MSM轉(zhuǎn)變 為對(duì)應(yīng)于并響應(yīng)于滿足保持時(shí)間HOLD的讀取命令RD2的讀取狀態(tài)READ, 并且進(jìn)行讀取操作(圖52 (e))。
圖53表示在讀取操作過程中在保留狀態(tài)RESERVE下出現(xiàn)刷新命令 REF時(shí)FCRAM的另一操作。使刷新操作幵始的定時(shí)幾乎與上述圖52相同。
在該示例中，在提供等待命令STBY之前提供不滿足保持時(shí)間HOLD 的讀取命令RD1 (圖53 (a))。這樣，在與讀取命令RDl相對(duì)應(yīng)的保留狀 態(tài)RESERVE之后，子狀態(tài)機(jī)SSM轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (圖53 (b))。在 刷新操作之后，主狀態(tài)機(jī)MSM轉(zhuǎn)變?yōu)榭臻e狀態(tài)IDLE (圖53 (c))。
圖54表示在保留狀態(tài)RESERVE下出現(xiàn)刷新命令REF時(shí)FCRAM的另一 操作。使刷新操作開始的定時(shí)幾乎與前述圖45相同。
在該示例中，在提供等待命令STBY之前提供不滿足保持時(shí)間HOLD 的讀取命令RD1 (圖54 (a))。這樣，在保留狀態(tài)RESERVE之后，子狀態(tài) 機(jī)SSM轉(zhuǎn)變?yōu)榫途w狀態(tài)READY (圖54 (b))。在刷新操作之后，主狀態(tài)機(jī) MSM轉(zhuǎn)變?yōu)榭臻e狀態(tài)IDLE (圖54 (c))。
圖55表示在寫入操作過程中在保留狀態(tài)RESERVE下出現(xiàn)刷新命令 REF并且隨后提供滿足保持時(shí)間HOLD的讀取命令RD時(shí)FCRAM的操作。
在與讀取命令RDO相對(duì)應(yīng)的保留狀態(tài)RESERVE下提供新的讀取命令 RD1 。子狀態(tài)機(jī)SSM產(chǎn)生刷新許可REFP2，在轉(zhuǎn)換時(shí)重置保留狀態(tài)RESERVE, 并且轉(zhuǎn)變?yōu)樾碌谋Ａ魻顟B(tài)RESERVE (圖55 (a))。主狀態(tài)機(jī)MSM轉(zhuǎn)變?yōu)樗?新狀態(tài)REFRESH,以在寫入操作之后在空閑狀態(tài)IDLE下進(jìn)行與刷新許可 REFP2相對(duì)應(yīng)的刷新操作(圖55 (b))。
58子狀態(tài)機(jī)SSM在與讀取命令RD1相對(duì)應(yīng)的保留周期的終止之后產(chǎn)生 讀取許可READP1。在刷新操作完成之后，主狀態(tài)機(jī)MSM從空閑狀態(tài)IDLE 轉(zhuǎn)變?yōu)樽x取狀態(tài)READ，以進(jìn)行與讀取許可READPl相對(duì)應(yīng)的讀取操作(圖 55 (c))。
如上所述，該實(shí)施例可以實(shí)現(xiàn)與前述第一實(shí)施例相同的效果。此外， 在該實(shí)施例中，用于控制FCRAM的操作的狀態(tài)機(jī)由直接控制存儲(chǔ)器內(nèi)核 28的操作的主狀態(tài)機(jī)MSM和根據(jù)存儲(chǔ)器內(nèi)核28的操作命令控制內(nèi)部電路 的操作的子狀態(tài)機(jī)SSM組成。這可以防止?fàn)顟B(tài)機(jī)復(fù)雜程度增大。結(jié)果， 可以簡(jiǎn)單地構(gòu)造形成在FCRAM中與各個(gè)狀態(tài)機(jī)相對(duì)應(yīng)的控制電路。結(jié)果， 可以減少FCRAM的電路設(shè)計(jì)時(shí)間。
當(dāng)利用以前開發(fā)的存儲(chǔ)器內(nèi)核28重新開發(fā)FCRAM時(shí)，與用于控制存 儲(chǔ)器內(nèi)核28的操作的主狀態(tài)機(jī)MSM相對(duì)應(yīng)的控制電路也可以使用以前設(shè) 計(jì)的控制電路。這使得可以通過僅重新設(shè)計(jì)子狀態(tài)機(jī)SSM來開發(fā)新的半 導(dǎo)體存儲(chǔ)器。結(jié)果，能夠縮短FCRAM的開發(fā)周期以及降低開發(fā)成本。
當(dāng)子狀態(tài)機(jī)SSM在與讀取命令RD相對(duì)應(yīng)的保留狀態(tài)RESERVE下接收 新的讀取命令RD時(shí)，其在轉(zhuǎn)換時(shí)重置保留狀態(tài)RESERVE,并且重新轉(zhuǎn)變 為保留狀態(tài)RESERVE,以再次測(cè)量保持時(shí)間H0LD。此外，在經(jīng)過保持時(shí) 間HOLD之后，子狀態(tài)機(jī)SSM發(fā)出讀取許可READPl和READP2，以執(zhí)行讀 取操作。結(jié)果，當(dāng)以比保持時(shí)間HOLD短的時(shí)間間隔提供讀取命令RD時(shí)， 可以防止存儲(chǔ)器內(nèi)核誤操作?？梢詫⒕哂蠨RAM存儲(chǔ)單元MC的FCRAM的 定時(shí)規(guī)范設(shè)置為與SRAM的相同。
當(dāng)在保留狀態(tài)RESERVE下提供刷新命令REF并且經(jīng)過保持時(shí)間HOLD 時(shí)，可以比刷新操作優(yōu)先進(jìn)行讀取操作。結(jié)果，可以減少?gòu)奶峁┳x取命 令RD到輸出讀取數(shù)據(jù)的時(shí)間。
當(dāng)在保留狀態(tài)RESERVE下連續(xù)提供刷新命令REF和新的讀取命令RD 時(shí)，在新的保留狀態(tài)RESERVE下優(yōu)先執(zhí)行刷新操作。這使得可以隱藏來 自外部系統(tǒng)的刷新周期。
主狀態(tài)機(jī)MSM可以僅從空閑狀態(tài)IDLE狀態(tài)轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH、 讀取狀態(tài)READ和寫入狀態(tài)WRITE。由于存儲(chǔ)器內(nèi)核28的操作始終從同一狀態(tài)(IDLE狀態(tài))開始，所以可以簡(jiǎn)單地構(gòu)造與主狀態(tài)機(jī)MSM相對(duì)應(yīng)的 控制電路。
由于寫入操作是響應(yīng)于寫入命令WR的終止而開始的，所以當(dāng)在提供 寫入命令WR的過程中出現(xiàn)刷新命令REF時(shí)，可以比寫入操作優(yōu)先地執(zhí)行 刷新操作。
當(dāng)在就緒狀態(tài)READY下接收到刷新命令REF時(shí)，發(fā)出刷新許可REFP1 同時(shí)保持就緒狀態(tài)READY。由此可以立即開始響應(yīng)于刷新命令REF的刷新 操作。結(jié)果，可以使刷新操作所占用的FCRAM時(shí)間最小，并且可以提高 諸如讀取命令RD的外部命令的提供頻度。
在響應(yīng)于在經(jīng)過保持時(shí)間HOLD之后在就緒狀態(tài)READY下出現(xiàn)的讀取 命令RD而開始讀取操作的FCRAM中，如果在保留狀態(tài)RESERVE下提供刷 新命令REF和等待命令STBY，則可以在就緒狀態(tài)READY下開始刷新操作， 以隱藏來自外部系統(tǒng)的刷新周期。
圖56表示本發(fā)明的半導(dǎo)體存儲(chǔ)器的第五實(shí)施例。使用相同的標(biāo)號(hào)或 符號(hào)表示與第一實(shí)施例中所述電路和信號(hào)相同的電路和信號(hào)。將省略對(duì) 其的詳細(xì)說明。
本實(shí)施例的FCRAM具有主動(dòng)控制電路60和內(nèi)核操作控制電路62， 而不是第四實(shí)施例的主動(dòng)控制電路24和內(nèi)核操作控制電路26。其余的結(jié) 構(gòu)幾乎與第一和第四實(shí)施例的相同。本實(shí)施例與第四實(shí)施例不同在于， FCRAM響應(yīng)于寫入命令WR的提供而開始寫入操作。其余的操作與第四實(shí) 施例的相同。
圖57表示根據(jù)第五實(shí)施例的FCRAM的狀態(tài)轉(zhuǎn)換圖。
與第四實(shí)施例的狀態(tài)轉(zhuǎn)換圖的區(qū)別在于，僅將寫入命令WR輸出給子 狀態(tài)機(jī)SSM。在本實(shí)施例中，當(dāng)主狀態(tài)機(jī)MSM在就緒狀態(tài)READY下接收到 寫入許可WRITEP時(shí)，其立即開始寫入操作。
圖58表示在保留狀態(tài)RESERVE下提供寫入命令WR時(shí)FCRAM的操作。 該示例涉及與前述第四實(shí)施例的圖46相對(duì)應(yīng)的操作。從外部提供的命令、 該命令的提供定時(shí)和子狀態(tài)SSM的操作與第四實(shí)施例的圖46相同。
當(dāng)主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收到寫入許可冊(cè)ITEP時(shí)，其立即轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE并且開始寫入操作(圖58 (a))。結(jié)果，與第 四實(shí)施例相比，可以減少寫入周期中的空閑狀態(tài)IDLE的周期。結(jié)果，存 儲(chǔ)器內(nèi)核28的操作頻率增大，并且操作效率增大。在完成寫入操作之后， 主狀態(tài)機(jī)MSM返回到空閑狀態(tài)IDLE (圖58 (b))。
圖59表示在保留狀態(tài)RESERVE下連續(xù)提供刷新命令(SRTZ)和寫入 命令WR0時(shí)FCRAM的操作。該示例涉及與前述第四實(shí)施例的圖47相對(duì)應(yīng) 的操作。從外部提供的命令及其提供定時(shí)與第四實(shí)施例的圖47相同。
子狀態(tài)機(jī)SSM接收寫入命令WR0、產(chǎn)生刷新許可REFP2和寫入許可 WRITEP，并且從保留狀態(tài)RESERVE轉(zhuǎn)變到就緒狀態(tài)READY (圖59 (a))。 主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE下接收刷新許可REFP2，并且轉(zhuǎn)變到刷新 狀態(tài)REFRESH,以進(jìn)行刷新操作(圖59 (b))。當(dāng)主狀態(tài)機(jī)MSM在刷新操 作之后返回到空閑狀態(tài)IDLE時(shí)，立即轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE并且進(jìn)行寫 入操作(圖59 (c))。
圖60表示在保留狀態(tài)RESERVE下提供寫入命令WR并且在執(zhí)行寫入 操作的過程中出現(xiàn)刷新命令REF時(shí)FCRAM的操作。該示例涉及與前述第 四實(shí)施例的圖48相對(duì)應(yīng)的操作。從外部提供的命令及其提供定時(shí)與第四 實(shí)施例的圖48相同。
子狀態(tài)機(jī)SSM在保留狀態(tài)RESERVE下接收到寫入命令WR0時(shí)產(chǎn)生寫 入許可WRITEP，并且從保留狀態(tài)RESERVE轉(zhuǎn)變到就緒狀態(tài)READY (圖60 (a))。主狀態(tài)機(jī)MSM在空閑狀態(tài)IDLE狀態(tài)下接收寫入許可WRITEP，并 且轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE,以進(jìn)行寫入操作(圖60 (b))。子狀態(tài)機(jī)SSM 在寫入操作期間接收刷新命令REF，并且產(chǎn)生刷新許可REFPl(圖60(c))。 當(dāng)主狀態(tài)機(jī)MSM在寫入操作后返回到空閑狀態(tài)IDLE時(shí)，立即轉(zhuǎn)變?yōu)樗⑿?狀態(tài)REFRESH并且進(jìn)行刷新操作(圖60 (d))。
圖61表示在保留狀態(tài)RESERVE下連續(xù)提供寫入命令WR和滿足保持 時(shí)間HOLD的讀取命令RD時(shí)FCRAM的操作。該示例涉及與前述第四實(shí)施 例的圖49相對(duì)應(yīng)的操作。從外部提供的命令及其提供定時(shí)，以及子狀態(tài) 機(jī)SSM的操作與第四實(shí)施例的圖49相同。
為了在空閑狀態(tài)IDLE下響應(yīng)于開始寫入許可WRITEP而開始寫入操作，主狀態(tài)機(jī)MSM轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE (圖61 (a))。此外，與圖49 一樣，主狀態(tài)機(jī)MSM在寫入操作之后在空閑狀態(tài)IDLE下接收讀取許可 READP1，并且轉(zhuǎn)變?yōu)樽x取狀態(tài)READ,以進(jìn)行寫入操作(圖61 (b))。
圖62表示在保留狀態(tài)RESERVE下出現(xiàn)刷新命令，并且隨后提供寫入 命令以及提供滿足重新保持時(shí)間HOLD的讀取命令RD時(shí)FCRAM的操作。 該示例涉及與前述第四實(shí)施例的圖50相對(duì)應(yīng)的操作。從外部提供的命令 及其提供定時(shí)與第四實(shí)施例的圖50相同。而且，與刷新命令REF和寫入 命令WRO相對(duì)應(yīng)的操作與圖59所示的相同。與讀取命令RD1相對(duì)應(yīng)的操 作與圖61所示的相同。
圖63表示在保留狀態(tài)RESERVE下提供寫入命令WR和滿足保持時(shí)間 HOLD的讀取命令，并且在執(zhí)行寫入操作期間出現(xiàn)刷新命令REF時(shí)FCRAM 的操作。該示例涉及與前述第四實(shí)施例的圖51相對(duì)應(yīng)的操作。從外部提 供的命令及其提供定時(shí)與第四實(shí)施例的圖51相同。而且，與寫入命令WRO 和刷新命令REF相對(duì)應(yīng)的操作與圖60所示的相同。與讀取命令RD1相對(duì) 應(yīng)的操作與圖61所示的相同。
圖64表示在保留狀態(tài)RESERVE下出現(xiàn)滿足保持周期的刷新命令REF, 并且隨后提供寫入命令WR時(shí)FCRAM的操作。
子狀態(tài)機(jī)SSM在經(jīng)過與讀取命令RDO相對(duì)應(yīng)的保持時(shí)間HOLD之后 產(chǎn)生讀取許可READP2和刷新許可REFP1 (圖64 (a))。主狀態(tài)機(jī)MSM在 空閑狀態(tài)IDLE下接收讀取許可READP2，轉(zhuǎn)變?yōu)樽x取狀態(tài)READ,并且進(jìn) 行讀取操作(圖64 (b))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī)MSM返回到 空閑狀態(tài)IDLE,并且轉(zhuǎn)變?yōu)樗⑿聽顟B(tài)REFRESH,以立即進(jìn)行刷新操作(圖 64 (c))。
子狀態(tài)機(jī)SSM在讀取操作期間接收寫入命令WRl，并且產(chǎn)生寫入許 可WRITEP (圖64 (d))。在執(zhí)行讀取操作之后，主狀態(tài)機(jī)MSM返回到空 閑狀態(tài)IDLE，并且轉(zhuǎn)變?yōu)閷懭霠顟B(tài)WRITE,以立即進(jìn)行寫入操作(圖64 (e))。
本實(shí)施例可以提供與前述第一和第四實(shí)施例相同的效果。此外，在 本實(shí)施例中，響應(yīng)于寫入命令WR的開始而開始寫入操作。這可以縮短寫入周期過程中主狀態(tài)機(jī)MSM的空閑狀態(tài)IDLE的周期。結(jié)果，可以提髙存 儲(chǔ)器內(nèi)核28的操作效率。
前述實(shí)施例涉及將本發(fā)明應(yīng)用于FCRAM的情況。但是，本發(fā)明并不 限于這些實(shí)施例。例如，可以將本發(fā)明應(yīng)用于除FCRAM之外的擬SRAM。
本發(fā)明并不限于上述實(shí)施例，在不脫離本發(fā)明的主題和范圍的情況 下可以進(jìn)行各種修改?？梢詫?duì)部分或者所有組件進(jìn)行改進(jìn)。
工業(yè)實(shí)用性
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，即使以存儲(chǔ)器內(nèi)核不能正常工作 的時(shí)間間隔提供外部訪問信號(hào)，也可以防止存儲(chǔ)器內(nèi)核誤操作以及防止 保存在其中數(shù)據(jù)被破壞。結(jié)果，具有需要刷新的存儲(chǔ)單元的半導(dǎo)體存儲(chǔ) 器可以以與靜態(tài)RAM相同的定時(shí)規(guī)范進(jìn)行操作。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，可以可靠地檢測(cè)到外部訪問信號(hào) 的變化，并且可以啟動(dòng)定時(shí)器的操作。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，由于定時(shí)器確保在每次啟動(dòng)之前 都進(jìn)行重置，所以可以始終正確地測(cè)量預(yù)定的時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，由于在定時(shí)器不需要進(jìn)行操作時(shí) 對(duì)其進(jìn)行重置，所以可靠地避免了定時(shí)器誤操作。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，定時(shí)器是由振蕩器和計(jì)數(shù)器組合 在一起而構(gòu)成的，從而可以容易地高精度地測(cè)量預(yù)定的時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，刷新屏蔽電路用作為用于確定刷 新操作和訪問操作之間的優(yōu)先級(jí)的判優(yōu)電路。這使得可以避免刷新操作 與訪問操作之間的沖突。這還使得可以容易地控制訪問操作與響應(yīng)于隨 機(jī)出現(xiàn)的刷新請(qǐng)求而產(chǎn)生的刷新操作之間的判優(yōu)。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，訪問屏蔽電路用作為用于確定刷 新操作與訪問操作之間的優(yōu)先級(jí)的判優(yōu)電路。因此可以避免訪問操作與 響應(yīng)于隨機(jī)出現(xiàn)的刷新請(qǐng)求而產(chǎn)生的刷新操作之間的沖突。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，能夠禁止無效的存儲(chǔ)器內(nèi)核操作， 從而縮短了周期時(shí)間。
63在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，例如，安裝有該半導(dǎo)體存儲(chǔ)器的 系統(tǒng)可以根據(jù)存儲(chǔ)器內(nèi)核的實(shí)際操作性能訪問該半導(dǎo)體存儲(chǔ)器。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，暫時(shí)禁止響應(yīng)于隨機(jī)出現(xiàn)的刷新 請(qǐng)求的刷新操作使得可以根據(jù)存儲(chǔ)器內(nèi)核的實(shí)際操作性能在最短的時(shí)間 內(nèi)訪問半導(dǎo)體存儲(chǔ)器。
可以容易地使根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器進(jìn)入測(cè)試模式，而不需要 具有專用的測(cè)試端子。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，在進(jìn)入測(cè)試模式之后，測(cè)試解碼 電路可以根據(jù)提供給外部端子的信號(hào)的邏輯值從多種測(cè)試中選擇要執(zhí)行 的一種測(cè)試。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，能夠防止在進(jìn)入測(cè)試模式時(shí)發(fā)生 錯(cuò)誤的寫入操作，這種錯(cuò)誤的寫入操作會(huì)破壞保存在存儲(chǔ)單元中的數(shù)據(jù)。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，可以容易地在測(cè)試模式期間估算 對(duì)存儲(chǔ)器內(nèi)核的訪問時(shí)間的實(shí)際值。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，可以容易地在測(cè)試模式期間測(cè)量 預(yù)定時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，輸出測(cè)量信號(hào)，直到經(jīng)過多個(gè)預(yù) 定時(shí)間。結(jié)果，可以高精度地測(cè)量預(yù)定時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，第三測(cè)試電路可以容易地實(shí)現(xiàn)最 差訪問操作，從而測(cè)量最差訪問時(shí)間。
可以減小根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的電路規(guī)模，并且可以提高寫 入控制電路的定時(shí)裕度。而且，可以縮短寫入周期時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，主狀態(tài)機(jī)直接控制存儲(chǔ)器內(nèi)核的 操作，而子狀態(tài)機(jī)根據(jù)來自存儲(chǔ)器內(nèi)核的操作命令控制內(nèi)部電路的操作， 從而可以防止?fàn)顟B(tài)機(jī)在結(jié)構(gòu)上的復(fù)雜化。各個(gè)狀態(tài)機(jī)的簡(jiǎn)化使得能夠在 半導(dǎo)體存儲(chǔ)器中與各個(gè)狀態(tài)機(jī)相對(duì)應(yīng)地形成構(gòu)造簡(jiǎn)單的控制電路。結(jié)果， 可以縮短半導(dǎo)體存儲(chǔ)器的電路設(shè)計(jì)所花費(fèi)的時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，當(dāng)在保留狀態(tài)下提供刷新命令時(shí)， 可以以高于刷新操作的優(yōu)先級(jí)執(zhí)行讀取操作。結(jié)果，可以縮短從提供讀
64取命令到輸出讀取數(shù)據(jù)的時(shí)間。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，由于可以在保留周期內(nèi)執(zhí)行刷新 操作，所以可以隱藏來自外部系統(tǒng)的刷新周期。也就是說，具有需要刷
新的存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器可以進(jìn)行與靜態(tài)RAM相同的操作。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，當(dāng)在經(jīng)過預(yù)定時(shí)間之前在保留狀 態(tài)下接收到寫入命令時(shí)，發(fā)出寫入許可，使存儲(chǔ)器進(jìn)入就緒狀態(tài)。結(jié)果， 在存儲(chǔ)器內(nèi)核處于空閑狀態(tài)時(shí)，響應(yīng)于寫入命令立即進(jìn)行寫入操作。
當(dāng)在就緒狀態(tài)下接收到刷新命令時(shí)，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器保 持就緒狀態(tài)，并且發(fā)出刷新許可。這樣，當(dāng)存儲(chǔ)器內(nèi)核處于空閑狀態(tài)時(shí)， 響應(yīng)于刷新命令立即執(zhí)行刷新操作。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，當(dāng)在保留狀態(tài)下提供刷新命令和 等待命令時(shí)，優(yōu)先執(zhí)行刷新操作。在就緒狀態(tài)期間開始刷新操作使得可 以隱藏來自外部系統(tǒng)的刷新周期。
權(quán)利要求
1、一種半導(dǎo)體存儲(chǔ)器，其包括存儲(chǔ)器內(nèi)核，該存儲(chǔ)器內(nèi)核具有存儲(chǔ)單元；定時(shí)器，該定時(shí)器從接收到外部訪問信號(hào)開始測(cè)量預(yù)定時(shí)間，并且在經(jīng)過所述預(yù)定時(shí)間之后輸出訪問請(qǐng)求信號(hào)，所述外部訪問信號(hào)用于使所述存儲(chǔ)器內(nèi)核執(zhí)行讀取操作，所述訪問請(qǐng)求信號(hào)用于使所述存儲(chǔ)器內(nèi)核進(jìn)行操作，其中所述預(yù)定時(shí)間比內(nèi)核操作時(shí)間長(zhǎng)，該內(nèi)核操作時(shí)間是所述存儲(chǔ)器內(nèi)核執(zhí)行單個(gè)操作所花費(fèi)的時(shí)間；邊沿檢測(cè)電路，該邊沿檢測(cè)電路在檢測(cè)到所述外部訪問信號(hào)的轉(zhuǎn)換邊沿時(shí)輸出轉(zhuǎn)換測(cè)得信號(hào)，其中所述定時(shí)器響應(yīng)于所述轉(zhuǎn)換測(cè)得信號(hào)開始測(cè)量所述預(yù)定時(shí)間；重置電路，該重置電路與所述轉(zhuǎn)換測(cè)得信號(hào)同步地產(chǎn)生用于重置所述定時(shí)器的重置信號(hào)；以及設(shè)置電路，該設(shè)置電路與所述轉(zhuǎn)換測(cè)得信號(hào)同步地產(chǎn)生設(shè)置信號(hào)，該設(shè)置信號(hào)具有從產(chǎn)生所述重置信號(hào)開始的延遲，該設(shè)置信號(hào)啟動(dòng)所述定時(shí)器，其中所述重置電路響應(yīng)于從所述定時(shí)器輸出的所述訪問請(qǐng)求信號(hào)產(chǎn)生所述重置信號(hào)。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中 所述重置電路在作為所述外部訪問信號(hào)的芯片使能信號(hào)處于無效狀態(tài)時(shí)輸出所述重置信號(hào)。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中所述重置電路在提供用于使所述存儲(chǔ)器內(nèi)核執(zhí)行寫入操作的所述外 部訪問信號(hào)期間輸出所述重置信號(hào)。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中 所述邊沿檢測(cè)電路檢測(cè)作為所述外部訪問信號(hào)的地址信號(hào)的轉(zhuǎn)換邊沿。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中所述定時(shí)器包括-振蕩器，該振蕩器響應(yīng)于所述轉(zhuǎn)換測(cè)得信號(hào)而啟動(dòng)，并且產(chǎn)生內(nèi)部時(shí)鐘信號(hào)；以及計(jì)數(shù)器，該計(jì)數(shù)器通過對(duì)所述內(nèi)部時(shí)鐘信號(hào)的脈沖數(shù)量進(jìn)行計(jì)數(shù)， 來測(cè)量所述預(yù)定時(shí)間，并且在經(jīng)過所述預(yù)定時(shí)間之后輸出所述訪問請(qǐng)求 信號(hào)。
6、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括 刷新請(qǐng)求電路，該刷新請(qǐng)求電路周期性地輸出用于刷新所述存儲(chǔ)單元的刷新請(qǐng)求，所述存儲(chǔ)單元是易失性的并且由用于保持?jǐn)?shù)據(jù)的電容器 構(gòu)成；刷新保持電路，該刷新保持電路保持所述刷新請(qǐng)求；以及 刷新屏蔽電路，該刷新屏蔽電路在所述存儲(chǔ)器內(nèi)核不在進(jìn)行操作或 者所述計(jì)數(shù)器不在測(cè)量所述預(yù)定時(shí)間時(shí)，輸出保持在所述刷新保持電路 中的刷新請(qǐng)求作為刷新開始信號(hào)，并且在所述存儲(chǔ)器內(nèi)核正在進(jìn)行操作 或者所述計(jì)數(shù)器正在測(cè)量所述預(yù)定時(shí)間時(shí)，禁止輸出所述刷新開始信號(hào)。
7、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括-訪問保持電路，該訪問保持電路保持所述訪問請(qǐng)求信號(hào)；以及 訪問屏蔽電路，該訪問屏蔽電路在所述存儲(chǔ)器內(nèi)核不在進(jìn)行操作時(shí)，輸出保持在所述訪問保持電路中的所述訪問請(qǐng)求信號(hào)作為訪問開始信 號(hào)，并且在所述存儲(chǔ)器內(nèi)核正在進(jìn)行操作時(shí)，禁止輸出所述訪問開始信 號(hào)，所述訪問開始信號(hào)啟動(dòng)所述存儲(chǔ)器內(nèi)核的操作。
8、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括寫入控制電路，該 寫入控制電路與用于執(zhí)行寫入操作的寫入使能信號(hào)的有效周期的終止同 步地輸出寫入請(qǐng)求信號(hào)，該寫入請(qǐng)求信號(hào)用于執(zhí)行所述寫入操作。
9、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中 允許將作為所述外部訪問信號(hào)的地址信號(hào)僅保持比所述預(yù)定時(shí)間短的時(shí)間或者比單次讀取操作所需的周期時(shí)間長(zhǎng)的時(shí)伺；以及禁止將所述地址信號(hào)保持比所述預(yù)定時(shí)間長(zhǎng)的時(shí)間或者比所述周期 時(shí)間短的時(shí)間。
10、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括禁止端子，該禁止端子接收用于禁止所述定時(shí)器測(cè)量所述預(yù)定時(shí)間 的禁止信號(hào)；以及開始信號(hào)輸出電路，該開始信號(hào)輸出電路在提供所述禁止信號(hào)的同 時(shí)響應(yīng)于接收所述外部訪問信號(hào)而強(qiáng)制輸出所述訪.問請(qǐng)求信號(hào)。
11、 根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器，還包括-刷新請(qǐng)求電路，該刷新請(qǐng)求電路周期性地輸出用于刷新所述存儲(chǔ)單 元的刷新請(qǐng)求，所述存儲(chǔ)單元是易失性的并且由用于保持?jǐn)?shù)據(jù)的電容器 構(gòu)成；刷新保持電路，該刷新保持電路保持所述刷新請(qǐng)求；以及 刷新屏蔽電路，該刷新屏蔽電路在沒有提供所述禁止信號(hào)時(shí)輸出保持在所述刷新保持電路中的所述刷新請(qǐng)求，作為刷新開始信號(hào)，并且在提供所述禁止信號(hào)時(shí)禁止輸出所述刷新開始信號(hào)。
12、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括測(cè)試模式電路， 該測(cè)試模式電路在外部端子連續(xù)接收到多個(gè)具有預(yù)定邏輯值的信號(hào)時(shí)進(jìn) 入測(cè)試模式。
13、 根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器，還包括測(cè)試解碼電路， 該測(cè)試解碼電路在進(jìn)入測(cè)試模式后，根據(jù)提供給所述外部端子的信號(hào)的 邏輯值從多種測(cè)試中選擇要執(zhí)行的測(cè)試，并且輸出測(cè)試控制信號(hào)，以啟 動(dòng)所選擇的測(cè)試。
14、 根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器，其中所述測(cè)試模式電路在用于執(zhí)行寫入操作的寫入使能信號(hào)的有效周期 期間啟動(dòng)，并且與用于讀取數(shù)據(jù)輸出的輸出使能信號(hào)的轉(zhuǎn)換邊沿同步地 接收提供給所述外部端子的信號(hào)；并且^f述外部端子是地址端子。
15、 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器，還包括寫入屏蔽電路， 該寫入屏蔽電路響應(yīng)于在所述測(cè)試模式電路進(jìn)入所述測(cè)試模式時(shí)提供的 所述寫入使能信號(hào)而禁止寫入操作。
16、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括第一測(cè)試電路， 該第一測(cè)試電路在所述測(cè)試模式下禁止所述定時(shí)器測(cè)量所述預(yù)定時(shí)間，并且響應(yīng)于接收所述外部訪問信號(hào)而強(qiáng)制輸出所述訪問請(qǐng)求信號(hào)。
17、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括第二測(cè)試電路， 該第二測(cè)試電路在測(cè)試模式下向外部端子輸出測(cè)量信號(hào)，該測(cè)量信號(hào)表示所述定時(shí)器正在測(cè)量所述預(yù)定時(shí)間。
18、 根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器，其中所述第二測(cè)試電路包括重置禁止電路，該重置禁止電路禁止所述定時(shí)器在經(jīng)過所述預(yù)定時(shí)間之后進(jìn)行重置，以便重復(fù)地測(cè)量所述預(yù)定時(shí)間；以及定時(shí)器輸出電路，該定時(shí)器輸出電路接收根據(jù)所述重置禁止電路的 操作在每個(gè)預(yù)定時(shí)間輸出的所述訪問請(qǐng)求信號(hào)，響應(yīng)于第一個(gè)訪問請(qǐng)求 信號(hào)輸出所述測(cè)量信號(hào)，并且在接收到所述訪問請(qǐng)求信號(hào)預(yù)定次數(shù)之后 輸出所述測(cè)量信號(hào)。
19、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括第三測(cè)試電路， 該第三測(cè)試電路在測(cè)試模式下響應(yīng)于所述外部訪問信號(hào)強(qiáng)制產(chǎn)生刷新請(qǐng) 求，在完成與所述外部訪問信號(hào)相對(duì)應(yīng)的讀取操作時(shí)，響應(yīng)于所述刷新 請(qǐng)求開始刷新操作，并且響應(yīng)于所述刷新操作強(qiáng)制產(chǎn)生讀取操作請(qǐng)求， 以執(zhí)行讀取操作。
20、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括 第一和第二數(shù)據(jù)端子，該第一和第二數(shù)據(jù)端子分別接收第一寫入數(shù)據(jù)和第二寫入數(shù)據(jù)；第一和第二數(shù)據(jù)使能端子，該第一和第二數(shù)據(jù)使能端子分別接收用 于使得能夠?qū)⑺龅谝缓偷诙懭霐?shù)據(jù)寫入所述存儲(chǔ)器內(nèi)核的第一和第二數(shù)據(jù)使能信號(hào)；寫入使能端子，該寫入使能端子接收用于執(zhí)行寫入操作的寫入使能 信號(hào)；寫入控制電路，該寫入控制電路響應(yīng)于所述寫入使能信號(hào)和所述第 一數(shù)據(jù)使能信號(hào)向所述存儲(chǔ)器內(nèi)核輸出第一寫入信號(hào)，并且響應(yīng)于所述 寫入使能信號(hào)和所述第二數(shù)據(jù)使能信號(hào)向所述存儲(chǔ)器內(nèi)核輸出第二寫入 信號(hào)，其中所述存儲(chǔ)器內(nèi)核包括第一存儲(chǔ)器單元和第二存儲(chǔ)器單元，該第一存 儲(chǔ)器單元和第二存儲(chǔ)器單元分別響應(yīng)于第一寫入信號(hào)和第二寫入信號(hào)各自獨(dú)立地進(jìn)行寫入操作。
21、根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器，還包括輸入控制電路， 該輸入控制電路響應(yīng)于所述第一和第二寫入信號(hào)分別向所述第一和第二 存儲(chǔ)器單元輸出所述第一和第二寫入數(shù)據(jù)，所述第一和第二寫入數(shù)據(jù)是 分別通過所述第一和第二數(shù)據(jù)端子提供的。
全文摘要
一種半導(dǎo)體存儲(chǔ)器。該半導(dǎo)體存儲(chǔ)器包括存儲(chǔ)器內(nèi)核；定時(shí)器，其從接收到外部訪問信號(hào)開始測(cè)量預(yù)定時(shí)間，并且在經(jīng)過所述預(yù)定時(shí)間之后輸出訪問請(qǐng)求信號(hào)，其中所述預(yù)定時(shí)間比內(nèi)核操作時(shí)間長(zhǎng)；邊沿檢測(cè)電路，其在檢測(cè)到外部訪問信號(hào)的轉(zhuǎn)換邊沿時(shí)輸出轉(zhuǎn)換測(cè)得信號(hào)，其中定時(shí)器響應(yīng)于轉(zhuǎn)換測(cè)得信號(hào)開始測(cè)量所述預(yù)定時(shí)間；重置電路，其與轉(zhuǎn)換測(cè)得信號(hào)同步地產(chǎn)生用于重置定時(shí)器的重置信號(hào)；以及設(shè)置電路，其與轉(zhuǎn)換測(cè)得信號(hào)同步地產(chǎn)生設(shè)置信號(hào)，該設(shè)置信號(hào)具有從產(chǎn)生重置信號(hào)開始的延遲，該設(shè)置信號(hào)啟動(dòng)定時(shí)器，其中重置電路響應(yīng)于從定時(shí)器輸出的訪問請(qǐng)求信號(hào)產(chǎn)生重置信號(hào)。
文檔編號(hào)G11C11/4076GK101452738SQ20091000220
公開日2009年6月10日 申請(qǐng)日期2003年2月20日 優(yōu)先權(quán)日2002年6月25日
發(fā)明者三代俊哉, 中村俊和, 江渡聰 申請(qǐng)人:富士通微電子株式會(huì)社