技術編號：9812405
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。以往有一種半導體裝置，其通過將半導體芯片積層為多級而能夠降低占有面積。此種半導體裝置例如通過將形成有半導體元件或集成電路的基板貼合為多級并切割為半導體芯片單位而制造成。在所貼合的各基板的表面一般而言設置有半導體氧化膜，且在各半導體氧化膜的表面的對應的位置，設置有通過貼合基板而連接的多個電極。此處，在將基板彼此貼合的步驟中，所連接的電極的位置存在產生錯位的情況。該情況下，設置于一基板側的電極的金屬會與設置于另一基板表面的半導體氧化膜直接接觸，當在其后進行的熱...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。