技術編號：8340834
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。計算機以及各種電子設備廣泛的應用于現(xiàn)代生活的各個方面，對內存產(chǎn)品(DRAM存儲器)需求越來越大。人們對速度要求越來越快，存儲器的時鐘就越來越小。所以噪聲對產(chǎn)品性能的影響越來越大。存儲器的延遲計數(shù)器是用來實現(xiàn)存儲器的讀指令的。每當一個讀指令，用戶期望在一個固定延遲周期(用戶可以配置)后的時鐘上升沿得到期望的數(shù)據(jù)，如圖1所示為DRAM存儲器讀指令操作示意圖，圖中延遲周期為6。為了實現(xiàn)上述讀操作，DRAM存儲器一般分3步完成Step A存儲器接受外部讀指令，產(chǎn)生...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。