技術(shù)編號：7803430
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。一種用于執(zhí)行加密的處理器，包括解碼器，用于對所述處理器接收到的指令進行解碼；執(zhí)行單元，用于執(zhí)行所述指令；寄存器文件，其通過內(nèi)部互連耦合至所述執(zhí)行單元；所述執(zhí)行單元包括密碼電路，該密碼電路用于響應(yīng)于具有第一操作數(shù)和第二操作數(shù)、并可在多種加密模式中使用的單個加密指令，將明文值與第二值進行邏輯結(jié)合以產(chǎn)生一結(jié)合結(jié)果，并且使用高級加密標(biāo)準(zhǔn)(AES)算法和由第一隱式寄存器提供的密鑰來對該結(jié)合結(jié)果進行加密以產(chǎn)生一加密結(jié)果，其中，所述第一操作數(shù)用于確定所述多種加密模式中的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。