技術(shù)編號(hào)：7511560
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種應(yīng)用于集成電路設(shè)計(jì)中概率計(jì)算電路，特別是一種利用CMOS器件設(shè)計(jì)的模擬概率異效門電路。 〔〕 本發(fā)明涉及信號(hào)與信息處理及集成電路設(shè)計(jì)領(lǐng)域。 〔背景技術(shù)〕 在數(shù)字通信系統(tǒng)中，為了克服信道干擾，一般都采用糾錯(cuò)碼編解碼器。糾錯(cuò)碼的解碼從數(shù)學(xué)角度看有代數(shù)解碼和概率解碼兩種方式。從電路實(shí)現(xiàn)形式上看一般都采用數(shù)字電路實(shí)現(xiàn)糾錯(cuò)碼解碼器。數(shù)字電路與代數(shù)解碼配合得很好，但對(duì)于概率解碼用數(shù)字電路實(shí)現(xiàn)起來(lái)比較復(fù)雜。 用模擬電路實(shí)現(xiàn)糾錯(cuò)碼的解碼，其數(shù)學(xué)基礎(chǔ)是...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。