技術(shù)編號(hào)：7182305
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路制造，尤其涉及一種克服鉬(Mo)基金屬柵疊層結(jié) 構(gòu)制備中Mo與硅反應(yīng)的方法。背景技術(shù)隨著半導(dǎo)體器件的特征尺寸進(jìn)入到45nm技術(shù)節(jié)點(diǎn)以后，為了減小柵隧穿電流，降 低器件的功耗，并徹底消除多晶硅耗盡效應(yīng)和PM0SFET (P型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng) 晶體管)中B擴(kuò)散引起的可靠性問(wèn)題，緩解費(fèi)米能級(jí)釘扎效應(yīng)，采用高K (介電常數(shù))/金屬 柵材料代替?zhèn)鹘y(tǒng)的Si02/poly (多晶硅)結(jié)構(gòu)已經(jīng)成為了必然的選擇。雖然高K、金屬柵材 料的制備問(wèn)題已...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。