技術(shù)編號：7159382
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種提高外延層電阻均勻性的方法、外延片及半導體器件。 背景技術(shù)對于半導體器件來說，需要外延層具有完美的晶體結(jié)構(gòu)，而且對外延層的厚度、導電類型、電阻率及電阻均勻性等方面均有一定的要求。半導體的電阻率一般隨著溫度、摻雜濃度、磁場強度及光照強度等因素的變化而改變。對于外延層與襯底片的組合及產(chǎn)品規(guī)格是由后道產(chǎn)品應(yīng)用所決定。電路與電子元件需要在外延層上制作完成，不同的應(yīng)用如MOS型中PM0S、NM0S、CM0S和雙極型中飽和型和非飽和型。隨著集成電路設(shè)計朝...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。