技術編號：7158600
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造，更具體地涉及。背景技術通常，集成電路(IC)包含形成在襯底上的NMOS (η型金屬-氧化物-半導體)晶體管和PMOS (P型金屬-氧化物-半導體)晶體管的組合。為了提高超大規(guī)模集成電路的效率并降低其制造成本，持續(xù)的趨勢是減小器件的特征尺寸，尤其是柵電極的長度。然而，柵電極長度的減小會導致短溝道效應，從而降低半導體器件和整個集成電路的性能。SOI (絕緣體上硅)技術是在頂層硅和背襯底之間引入了一層埋氧化層(BOX)。由于埋氧化層的存在，...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。