技術編號：7099995
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體集成電路的制造領域，尤其涉及。背景技術在半導體集成電路制造工藝中，側墻(Spacer)是制作半導體CMOS器件必需的一個結構，不僅能夠保護柵極，搭配上淺摻雜(Lightly Doped Drain,簡稱LDD)工藝,還能夠很好地降低短溝道效應。目前，傳統(tǒng)的側墻工藝較多采用二氧化硅和氮化硅的復合層(其中氮化硅是外層)，而到了 65納米工藝及其以下工藝時，對于氮化硅薄膜的沉積要求越來越高，不僅需要低溫沉積制程(小于30(T60(TC)，還需要其...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。