技術編號：7059185
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本公開內(nèi)容的實施方式描述靜電放電(ESD)電路以及相關聯(lián)的技術和配置。在一種實施方式中，ESD電路包括與電源電壓節(jié)點和接地節(jié)點耦接的第一節(jié)點；與第一節(jié)點和電源電壓節(jié)點耦接的第一晶體管；與第一節(jié)點和接地節(jié)點耦接的第二晶體管；與第一晶體管和第二晶體管耦接的第二節(jié)點；與第二節(jié)點耦接的第三晶體管；以及與第三晶體管耦接的第三節(jié)點，其中，用于對第一節(jié)點充電的第一時間段小于用于對第三節(jié)點放電的第二時間段?？梢悦枋龊?或要求保護其他實施方式。專利說明靜電放電(ESD)電路...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。