技術(shù)編號：7040187
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提出，通過在一上表面設(shè)置有背柵的襯底的上表面設(shè)置有背柵氧化層；并在背柵氧化層上設(shè)置浮柵結(jié)構(gòu)，在很小的電壓就能完成數(shù)據(jù)寫入，并且采用的浮體單元自動刷新技術(shù)，保持時間大大增加，顯著降低了功耗，同時由于存儲單元尺寸也非常小，集成度也非常高。用本發(fā)明單管存儲結(jié)構(gòu)替代原來六管存儲單元結(jié)構(gòu)的靜態(tài)隨機(jī)存儲器可大幅降低CMOS處理器芯片面積，并且適用于28/20/14nm甚至以下工藝節(jié)點，成本明顯降低，功耗也顯著下降。專利說明[0001]本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。