技術(shù)編號(hào)：6954514
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于半導(dǎo)體制造方法，尤其是硅外延工藝中降低外延自摻雜效應(yīng)的方法。 背景技術(shù)硅外延在雙極器件、CMOS、硅基B i CMOS、鍺硅B i CMOS和BCD等器件中有著廣泛的應(yīng)用。電阻率是外延層的主要特性參數(shù)之一，對半導(dǎo)體器件的性能有重要的影響，因此外延層電阻率的均勻性對其應(yīng)用至關(guān)重要。外延層電阻率的調(diào)節(jié)通過在其中摻入雜質(zhì)來實(shí)現(xiàn)，如 P型外延通常摻入硼(B)，η型外延通常摻入磷(P)或砷(As)，摻入雜質(zhì)的多少?zèng)Q定了電阻率的大小。但是，外延過程中還或多或...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。