技術編號：6954371
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體技術，特別涉及一種。背景技術隨著半導體制造技術的發(fā)展，雙應力薄膜(dual stress liner)技術得到了廣泛的應用，其可提高半導器件的響應速率，同時降低半導體器件的功耗。圖1 圖14為現(xiàn)有技術中的過程剖面示意圖，該方法主要包括步驟101，參見圖1，提供一半導體襯底1001，在半導體襯底1001上形成N阱1002、 P阱1003以及淺溝槽隔離區(qū)(STI) 1004。首先，采用雙阱工藝來定義N型金屬氧化物半導體(NMOQ管和P型金屬氧化...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。