技術編號：6939149
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及制造半導體器件的方法，更具體地說，涉及使具有埋入式柵極的半導 體器件的制造工序簡化并且使該制造工序所產生的問題最少的制造半導體器件的方法。背景技術隨著例如動態(tài)隨機存取存儲器(DRAM)等半導體存儲器件的集成度提高，金屬氧 化物半導體(MOS)晶體管所占據(jù)的面積逐漸減小。因此，MOS晶體管的溝道長度也減小，從 而會產生短溝道效應。具體地說，如果在用于DRAM的存儲單元(cell，又稱為晶胞)中的存 取MOS晶體管中產生短溝道效應，則DRAM單元的閾...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。