技術(shù)編號：6935650
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種制造半導體元件的方法，且特別涉及一種于高介電常數(shù) 金屬柵極技術(shù)中改善介電品質(zhì)的方法。背景技術(shù)半導體集成電路工業(yè)已經(jīng)歷了快速成長。于集成電路材料與設(shè)計中的技 術(shù)發(fā)展已產(chǎn)生集成電路世代，其中各世代相較于先前的世代具有更小與更復 雜的電路。然而，這些發(fā)展已增加了加工與制造集成電路的復雜度，而為了 能實現(xiàn)這些發(fā)展，需要于集成電路加工與制造中的相似發(fā)展。于集成電路進展過程中，通常增加功能性密度(fbnctional density)(即每 芯片面積的內(nèi)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。