技術(shù)編號：6894774
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于一種，且特別是有關(guān)于一種可有效改善研磨效率的。背景技術(shù) 在存儲器晶圓(memory wafer)或邏輯晶圓(logic wafer)等半導(dǎo)體元件的制作中，為了提高電子元件的集成度以及降低生產(chǎn)成本，所以近來在工藝上有逐漸提高深寬比(aspect ratio)且增加導(dǎo)線層(conductive circuit layer)的堆棧層數(shù)的趨勢。不過，在制作此多層導(dǎo)線層結(jié)構(gòu)時，隨著堆棧層數(shù)的增加，于晶片表面所產(chǎn)生的凹凸或扭曲等不平坦的現(xiàn)象會日益顯著，因...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。