技術編號：6870769
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造，特別涉及一種半導體隔離結構形成方法和用所述方法形成的隔離結構。背景技術 半導體集成電路通常包含有源區(qū)和位于有源區(qū)之間的隔離區(qū)，這些隔離區(qū)在制造有源器件之前形成。現(xiàn)有技術中形成隔離區(qū)域的方法主要有局部氧化隔離工藝(LOCOS)或淺溝槽隔離工藝(STI)。LOCOS工藝是在晶片表面淀積一層氮化硅，然后再進行刻蝕，對部分凹進區(qū)域進行氧化生長氧化硅。有源器件在氮化硅所確定的區(qū)域生成。對于隔離技術來說，局部氧化隔離在電路中的有效局部氧化隔離仍然...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。