技術編號：6866427
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。方法本發(fā)明涉及形成一種互連結(jié)構(gòu)的方法。具體地，本發(fā)明涉及一種方法，該方法包括淀積一薄層共形鈍化電介質(zhì)和/或擴散阻擋帽蓋層和/或硬掩模。本發(fā)明尤其涉及制造鑲嵌和雙鑲嵌結(jié)構(gòu)的方法。背景技術 高端微處理器芯片的性能越來越受到互連布線中的信號傳送延遲的限制，該互連布線用來在該芯片中的各設備間保持連接。通常稱之為線后端(BEOL)的互連，這些導線中的延遲通過與之相關的電阻R和電容C的乘積來表示。當已經(jīng)通過在BEOL布線中采用Cu代替Al來減少R時，C的減少可以通過減...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。