技術(shù)編號:6816021
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種集成電路,特別是一種可避免栓鎖效應(yīng)的集成電路。背景技術(shù) 栓鎖效應(yīng)(latchup)是CMOS IC中很重要的可靠度問題,是一種由寄生PNPN(硅控整流器,SCR)結(jié)構(gòu)導(dǎo)通所形成的一低阻抗?fàn)顟B(tài)。由于電源線與地之間在栓鎖效應(yīng)發(fā)生時,具有一個低的并聯(lián)阻抗,因此,大量的電源線電流就會存在于電源線之間。如果此電流沒有被限制的話,這將導(dǎo)致邏輯錯誤,電路誤動作,或是對IC產(chǎn)生不可回復(fù)的傷害。很不幸地,因?yàn)镻MOS的P+,NMOS的NWELL,P基板、N+將...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。