技術(shù)編號：6746045
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。在ROM結(jié)構(gòu)中，通過真實的存儲單元的尺寸和通過引線到存儲單元的所需空間確定存儲單元區(qū)域的所需面積，存儲單元可以被制成掩膜程序化的晶體管，浮動門單元或者相似的。為了在預(yù)先確定單元尺寸的情況下，每個芯片晶面獲得增加的存儲容量，必須降低引線的所需面積。通過單元區(qū)域的所謂虛地結(jié)構(gòu)來實現(xiàn)這個情況，正例如在B.Eitan etal的發(fā)表中，在IEEE Electron Device Letters 12中，450～452頁(1991)；在IEDM91中的311～314...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。