技術(shù)編號：6745857
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及到到一種半導體存儲裝置，特別是涉及到一種適用于同步DRAM(動態(tài)隨機存取存儲器)的配置。同步DRAM的一個重要特性是它遵循其它通用DRAM的結(jié)構(gòu)并可以使用低壓TTL接口以100MHz或更高的頻率觸發(fā)。另外，所述DRAM具有時鐘同步型特性并允許流水線操作，從而即使是在一個地址輸入和譯碼的周期期間內(nèi)也能夠傳輸一個段數(shù)據(jù)。為了滿足這些優(yōu)良的功能，例如在DRAM內(nèi)使用將時鐘頻率分成1/2所獲得的一個時鐘。因此，可以在不考慮外部時鐘輸入狀態(tài)的情況下使用外部...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。