技術編號：6608088
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明是關于微處理器，特別是關于微處理器中的分支目標地址快取(branch target address caches)0背景技術傳統的分支目標地址快取(branch target address cache ；BTAC)大約只能將兩 個分支指令儲存至指令數據的一給定對齊(aligned)的16字節(jié)片段中。此設計選擇是為 了縮短耗時并減少功率消耗與晶粒尺寸。允許儲存三個或四個分支指令要比儲存兩個分支 指令復雜的多。雖然從指令快取中提取三個或多個分支指令(其...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。